KR101050355B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101050355B1
KR101050355B1 KR1020040049979A KR20040049979A KR101050355B1 KR 101050355 B1 KR101050355 B1 KR 101050355B1 KR 1020040049979 A KR1020040049979 A KR 1020040049979A KR 20040049979 A KR20040049979 A KR 20040049979A KR 101050355 B1 KR101050355 B1 KR 101050355B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
electrode line
line
crystal panel
Prior art date
Application number
KR1020040049979A
Other languages
English (en)
Other versions
KR20060000979A (ko
Inventor
이덕원
이경미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040049979A priority Critical patent/KR101050355B1/ko
Priority to US11/167,621 priority patent/US7525607B2/en
Publication of KR20060000979A publication Critical patent/KR20060000979A/ko
Application granted granted Critical
Publication of KR101050355B1 publication Critical patent/KR101050355B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치는 액정패널의 상측에 공통전극 라인이 배열되고, 공통전극 라인의 좌우측에 2개의 정전기 보호패턴이 구비될 때, 2개의 정전기 보호패턴 중 하나의 정전기 보호패턴 대신에 도전 패턴이나 금속 패턴으로 공통전극 라인과 연결시킨다. 이에 따라, 액정패널의 내부에 존재하는 잔류 DC가 도전 패턴이나 금속 패턴을 통해 외부로 신속히 방출됨으로써, 잔상이나 플리커를 제거하여 화질을 향상시킬 수 있다.
Figure R1020040049979
액정표시장치, 잔류DC, 정전기 보호패턴, 잔상, 플리커

Description

액정표시장치{Liquid Crystal Display Device}
도 1은 일반적인 액정표시장치의 어레이 기판을 개략적으로 도시한 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 도시한 도면.
도 3은 본 발명의 바람직한 다른 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 게이트 라인 2 : 데이터 라인
3, 4, 5 : 공통전극 라인 6, 7, 8, 9, 10 : 정전기 보호패턴
11 : 도전 패턴 12 : 금속 패턴
본 발명은 액정표시장치에 관한 것으로, 특히 잔류DC를 제거할 수 있는 액정표시장치에 관한 것이다.
일반적으로, 통상적으로, 액정표시장치(Liquid Crystal Display Device)는 영상신호에 대응하도록 광빔의 투과량을 조절함에 의해 화상을 표시하는 대표적인 평판 표시장치이다. 특히, 액정표시장치는 경량화, 박형화, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다.
통상, 액정표시장치는 화상을 표시하는 액정패널과, 상기 액정패널의 게이트라인에 게이트 신호를 인가하기 위한 게이트 드라이버와, 상기 액정패널의 데이터라인에 데이터신호를 공급하는 데이터 드라이버를 구비한다. 이때, 상기 게이트 드라이버와 데이터 드라이버는 통상적으로 타이밍 콘트롤러의 제어에 의해 구동된다.
상기 액정패널은 박막트랜지스터가 구비된 어레이 기판 기판과, 컬러필터가 구비된 컬러필터 기판과, 두 기판 사이에 게재된 액정층을 구비한다.
상기 어레이 기판은 도 1에 도시된 바와 같이, 제1 방향으로 배열된 다수의 게이트 라인들(1)과, 상기 제1 방향과 수직인 제2 방향으로 배열된 다수의 데이터 라인들(2)을 구비한다. 이때, 상기 게이트라인(1)과 데이터라인(2)에 의해 화소영역이 정의된다.
스위칭 소자로서 기능하는 박막트랜지스터가 상기 게이트라인(1)과 데이터라인(2)에 연결된다. 즉, 상기 박막트랜지스터의 게이트전극이 상기 게이트라인(1)과 연결되고, 소오스전극이 데이터라인(2)과 연결된다. 한편, 상기 박막트랜지스터의 드레인전극에 화소전극이 연결된다.
이때, 공통전극은 액정층의 액정 모드에 따라 상기 어레이 기판 또는 컬러필터 기판에 구비될 수 있다. 즉, TN(Twisted Nematic) 모드인 경우, 상기 공통전극 은 상기 컬러필터기판 상에 구비된다. 이때, 상기 공통전극은 면 형상으로 형성될 수 있다. 이러한 경우, 화소전극과 공통전극에 소정의 전압이 인가될 때, 어레이 기판 상에 형성된 화소전극과 컬러필터 기판 상에 구비된 공통전극 사이에 소정의 수직 전계가 발생되어, 이러한 수직 전계에 의해 액정이 구동되어 화상을 표시하게 된다. 이러한 TN 모드 액정표시장치는 액정의 변위폭이 제한되게 되어 시야각이 좁아지는 문제점이 있었다. 이에 반해, IPS(In-Pane Switching) 모드인 경우, 상기 공통전극은 상기 어레이 기판 상에 화소전극과 함께 구비된다. 이때, 상기 공통전극은 라인 형태로 이루어져 상기 게이트라인(1)과 평행하게 배열될 수 있다. 이때, 화소전극에 데이터라인(2)과 평행한 다수의 화소전극 바들이 배열되고, 공통전극에 상기 화소전극 바들과 교대로 엇갈리게 배열된 다수의 공통전극 바들이 배열된다. 이러한 경우, 상기 화소전극과 공통전극에 소정의 전압이 인가되면, 상기 화소전극 바들과 공통전극 바들 사이에 수평전계(또는 횡전계)가 발생되어, 이러한 횡전계에 의해 액정이 구동되어 화상이 표시되게 된다. 이러한 IPS 모드 액정표시장치는 액정의 변위폭에 제한이 거의 없기 때문에 넓은 시야각을 갖는다.
한편, 상기 공통전극에 외부에서 공급된 공통전압이 공급되도록 유도하는 공통전극 라인(3, 4, 5)이 상기 액정패널의 테두리를 따라 배열된다. 즉, 상기 액정패널의 좌측 테두리에 제1 공통전극 라인(3)이 배열되고, 상기 액정패널의 우측 테두리에 제2 공통전극 라인(4)이 배열되며, 상기 액정패널의 상측 테두리에 제3 공통전극 라인(5)이 배열된다. 상기 제3 공통전극 라인(5)은 상기 제1 공통전극 라인(3)과 상기 제2 공통전극 라인(4) 사이에 연결된다. 이때, 상기 액정패널의 하 측에는 상기 액정패널의 좌우측 테두리의 하측으로 연장되어 배열된 제1 및 제2 공통전극 라인(3, 4) 사이에는 접지를 위한 그라운드 라인(6)이 배열된다.
이와 같이 각 공통전극 라인(3, 4, 5)이 배열된 경우, 액정패널 내에 배열된 다수의 게이트 라인들(1)은 제1 정전기 보호패턴(6)을 사이에 두고 상기 제1 공통전극 라인(3)에 연결된다. 또한, 상기 다수의 게이트 라인들(1)은 제2 정전기 보호패턴(7)을 사이에 두고 상기 제2 공통전극 라인(4)에 연결된다. 상기 제3 공통전극 라인(5)의 좌측 및 우측에는 각각 제3 및 제4 정전기 보호패턴(8, 9)이 구비된다. 또한, 상기 제3 공통전극 라인(5)과 데이터라인들(2) 각각 사이에는 제5 정전기 보호패턴(10)이 구비된다. 여기서, 정전기 보호패턴(6, 7, 8, 9, 10)은 정전기 방전(ESD: ElectroStaic Discharge)으로부터 소자의 내부가 손상되는 것을 방지한다. 이러한 정전기 보호패턴(6, 7, 8, 9, 10)은 일 방향으로만 전류가 흐를 수 있는 다이오드 기능을 갖는 트랜지스터로 이루어질 수 있다. 즉, 상기 정전기 보호패턴(6, 7, 8, 9, 10)은 상기 액정패널의 내부에서 발생된 정전기는 신속하게 외부로 방출시키고, 반대로 외부에서 발생된 정전기는 상기 액정패널의 내부로 유입되는 것을 차단시킨다. 이에 따라, 상기 정전기 보호패턴(6, 7, 8, 9, 10)으로 인해 상기 액정패널의 내부에 구비된 박막트랜지스터나 화소전극 등이 안전하게 보호될 수 있다.
한편, 상기와 같이 구성된 IPS 모드 액정표시장치를 구동시키면, 상측의 제3 공통전극 라인을 따라 잔류 DC가 존재하고, 이러한 잔류 DC에 의해 잔상이나 플리커가 발생되게 되어 화질을 저하시키게 된다.
종래의 IPS 모드 액정표시장치에서는 이와 같은 잔류 DC가 존재하면, 잔류 DC가 정전기 보호패턴에 의해 차단되어 외부로 방출될 수가 없다. 즉, 상기 제1 및 제 2 공통전극 라인 사이에 연결된 제3 공통전극 라인의 좌우측에는 정전기 보호패턴이 형성되어 있다. 이러한 정전기 보호패턴은 외부로부터 정전기가 발생되어 상기 제1 및 제2 공통전극 라인을 따라 유입될 때, 도통되어 제3 공통전극 라인으로 흐르도록 유도한다. 이때, 상기 정전기 보호패턴은 일방향으로 도통되는 다이오드 형태로 이루어지므로, 내부에 존재하는 잔류 DC는 상기 정전기 보호패턴에 의해 차단되므로 외부로 방출될 수 없게 된다.
한편, 아직까지 상부의 제3 공통전극 라인으로 잔류 DC가 존재하는 이유에 대해서는 규명되지 않고 있다. 어쨌든, 이러한 잔류 DC는 화질을 저하시키는 주요 요인이므로 반드시 제거시킬 필요성이 대두되고 있다.
본 발명은 잔류DC를 신속하게 외부로 방출하여 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 액정표시장치는, 화상을 표시하는 액정패널; 상기 액정패널의 좌우측의 세로 방향으로 배열된 제1 및 제2 공통전극 라인; 상기 제1 및 제2 공통전극 라인 사이에 연결된 제3 공통전극 라인; 상기 제3 공통전극 라인에 평행하게 배열된 다수의 게이트 라인; 및 상기 제3 공통전극 라인에 수직으로 배열된 다수의 데이터 라인을 포함하고, 상기 3 공통전극 라인은 일측에 정전기 보호패턴이 형성되고, 타측에 소정의 도전 패턴이 상기 제3 공통전극 라인과 연결된다.
상기 도전 패턴은 ITO로 이루어지는 것이 바람직하다.
본 발명의 바람직한 다른 실시예에 따르면, 액정표시장치는, 화상을 표시하는 액정패널; 상기 액정패널의 좌우측의 세로 방향으로 배열된 제1 및 제2 공통전극 라인; 상기 제1 및 제2 공통전극 라인 사이에 연결된 제3 공통전극 라인; 상기 제3 공통전극 라인에 평행하게 배열된 다수의 게이트 라인; 및 상기 제3 공통전극 라인에 수직으로 배열된 다수의 데이터 라인을 포함하고, 상기 3 공통전극 라인은 일측에 정전기 보호패턴이 형성되고, 타측에 소정의 금속 패턴이 상기 제3 공통전극 라인과 연결된다.
상기 금속 패턴은 상기 제3 공통전극 라인과 동일한 물질로 이루어지는 것이 바람직하다.
상기 금속 패턴은 상기 제3 공통전극 라인과 일체로 연결될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 도시한 도면이다.
도 2에서, 상기 어레이 기판은 제1 방향으로 배열된 다수의 게이트 라인들(1)과, 상기 제1 방향과 수직인 제2 방향으로 배열된 다수의 데이터 라인들(2)을 구비한다. 이때, 상기 게이트라인(1)과 데이터라인(2)에 의해 화소영역이 정의된다.
스위칭 소자로서 기능하는 박막트랜지스터가 상기 게이트라인(1)과 데이터라인(2)에 연결된다. 즉, 상기 박막트랜지스터의 게이트전극이 상기 게이트라인(1)과 연결되고, 소오스전극이 데이터라인(2)과 연결된다. 한편, 상기 박막트랜지스터의 드레인전극에 화소전극이 연결된다.
도 2에 도시된 액정표시장치는 IPS 모드로 한정된다. 이와 같은 IPS 모드의 액정표시장치에서는 공통전극이 상기 어레이 기판에 화소전극과 함께 구비된다. 이때, 상기 공통전극은 라인 형태로 이루어져 상기 게이트라인(1)과 평행하게 배열될 수 있다. 이때, 화소전극에 데이터라인(2)과 평행한 다수의 화소전극 바들이 배열되고, 공통전극에 상기 화소전극 바들과 교대로 엇갈리게 배열된 다수의 공통전극 바들이 배열된다. 이러한 경우, 상기 화소전극과 공통전극에 소정의 전압이 인가되면, 상기 화소전극 바들과 공통전극 바들 사이에 수평전계(또는 횡전계)가 발생되어, 이러한 횡전계에 의해 액정이 구동되어 화상이 표시되게 된다. 이러한 IPS 모드 액정표시장치는 액정의 변위폭에 제한이 거의 없기 때문에 넓은 시야각을 갖는다.
한편, 상기 공통전극에 외부에서 공급된 공통전압이 공급되도록 유도하는 공통전극 라인(3, 4, 5)이 상기 액정패널의 테두리를 따라 배열된다. 즉, 상기 액정패널의 좌측 테두리에 제1 공통전극 라인(3)이 배열되고, 상기 액정패널의 우측 테두리에 제2 공통전극 라인(4)이 배열되며, 상기 액정패널의 상측 테두리에 제3 공 통전극 라인(5)이 배열된다. 상기 제3 공통전극 라인(5)은 상기 제1 공통전극 라인(3)과 상기 제2 공통전극 라인(4) 사이에 연결된다. 이때, 상기 액정패널의 하측에는 상기 액정패널의 좌우측 테두리의 하측으로 연장되어 배열된 제1 및 제2 공통전극 라인(3, 4) 사이에는 접지를 위한 그라운드 라인(6)이 배열된다.
이와 같이 각 공통전극 라인(3, 4, 5)이 배열된 경우, 액정패널 내에 배열된 다수의 게이트 라인들(1)은 제1 정전기 보호패턴(6)을 사이에 두고 상기 제1 공통전극 라인(3)에 연결된다. 또한, 상기 다수의 게이트 라인들(1)은 제2 정전기 보호패턴(7)을 사이에 두고 상기 제2 공통전극 라인(4)에 연결된다. 또한, 상기 제3 공통전극 라인(5)과 데이터라인들(2) 각각 사이에는 제5 정전기 보호패턴(10)이 구비된다. 여기서, 정전기 보호패턴(6, 7, 10)은 정전기 방전(ESD: ElectroStaic Discharge)으로부터 소자의 내부가 손상되는 것을 방지한다. 이러한 정전기 보호패턴(6, 7, 8, 9, 10)은 일방향으로만 전류가 흐를 수 있는 다이오드 기능을 갖는 트랜지스터로 이루어질 수 있다. 즉, 상기 정전기 보호패턴(6, 7, 10)은 상기 액정패널의 내부에서 발생된 정전기는 신속하게 외부로 방출시키고, 반대로 외부에서 발생된 정전기는 상기 액정패널의 내부로 유입되는 것을 차단시킨다. 이에 따라, 상기 정전기 보호패턴(6, 7, 10)으로 인해 상기 액정패널의 내부에 구비된 박막트랜지스터나 화소전극 등이 안전하게 보호될 수 있다.
특히, 상기 제1 공통전극 라인(3)과 상기 제2 공통전극 라인(4) 사이에 연결된 제3 공통전극 라인(5)의 일측에만 제3 정전기 보호패턴(8)이 형성될 수 있다. 즉, 도 1에 도시된 바와 같이, 종래에는 상기 제3 공통전극 라인(5)의 좌측 및 우 측에 각각 제3 및 제4 정전기 보호패턴(8, 9)이 형성되었다. 이와 같이 상기 제3 공통전극 라인(5)의 좌측 및 우측에 각각 정전기 보호패턴(8, 9)이 형성되는 경우, 액정패널의 내부에 존재하는 잔류 DC가 상기 정전기 보호패턴(8, 9)에 의해 차단되어 외부로 방출될 수가 없다.
이러한 문제점을 해결하기 위해 본 발명에서는 상기 제3 공통전극 라인(5)의 일측에만 제3 정전기 보호패턴(8)이 형성될 수 있다. 또한, 상기 제3 공통전극 라인(5)의 타측에는 제4 정전기 보호패턴(9) 대신에 소정의 도전 패턴(11)이 연결될 수 있다. 즉, 제4 정전기 보호패턴(9)이 제거된 자리에 소정의 도전 패턴(11)을 이용하여 상기 제3 공통전극 라인(5)을 연결시킨다. 여기서, 상기 도전 패턴(11)은 ITO(Indium-Tin-Oxide)로 이루어지는 것이 바람직하다.
이와 같이, 제3 정전기 보호패턴(8)이 상기 제3 공통전극 라인(5)의 일측에 형성되고, 소정의 도전 패턴(11)이 상기 제3 공통전극 라인(5)의 타측과 연결됨으로써, 상기 제3 공통전극 라인(5) 상에 존재하는 잔류 DC가 상기 도전 패턴(11)을 경유하여 상기 제2 공통전극 라인(4)을 통해 외부로 방출될 수 있다. 이와 같은 잔류 DC는 전원이 오프될 때 제거될 수 있다. 즉, 액정표시장치의 전원이 오프되게 되면, 게이트라인(1), 데이터 라인(2) 및 공통전극 라인(3, 4, 5)을 통해 어떠한 전압도 인가되지 않게 된다. 이러한 경우에 상기 제3 공통전극 라인(5)에 존재하는 잔류DC가 아무런 장애도 받지 않고 상기 도전패턴(11) 및 제2 공통전극 라인(4)을 통해 외부로 방출될 수 있다.
앞서 설명한 바와 같이, 아직 정확한 이유가 밝혀지지 않았지만, 상기와 같이 구성된 액정표시장치가 구동되면, 상기 제3 공통전극 라인(5) 상에 소정의 잔류 DC가 존재하게 된다. 종래에는 상기 제3 공통전극 라인(5)의 좌측 및 우측 모두에 제3 및 제4 정전기 보호패턴(8, 9)이 형성되게 되므로, 상기 잔류 DC가 상기 제3 및 제4 정전기 보호패턴(8, 9)에 의해 차단되게 되므로 외부로 방출될 수 없었다. 이에 따라, 잔상이나 플리커가 발생되어 화질을 저하시키게 된다. 이에 반해, 본 발명에서는 상기 제3 공통전극 라인(5)의 일측에는 기존대로 제3 정전기 보호패턴(8)이 형성되고, 타측에 소정의 도전 패턴(11)(즉, 종래에 정전기 보호패턴이 형성된 자리)이 상기 제3 공통전극 라인(5)과 연결됨으로써, 잔류 DC가 상기 도전 패턴(11)을 통해 외부로 방출될 수 있다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 액정표시장치의 어레이 기판을 개략적으로 도시한 도면이다.
도 3에서, 상기 어레이 기판의 구조는 도 2와 동일하다. 다만, 도 3의 어레이 기판에서 상기 제3 공통전극 라인(5)의 일측은 제3 정전기 보호패턴(8)이 형성되고, 타측에는 기존의 제4 정전기 보호패턴(9) 대신에 상기 제3 공통전극 라인(5)과 동일한 금속 패턴(12)이 상기 제3 공통전극 라인(5)과 일체로 연결된다. 여기서, 금속 패턴(12)은 상기 제3 공통전극 라인(5)과 동일한 물질로 이루어지는 것이 바람직하다.
즉, 종래에는 상기 제3 공통전극 라인(5)의 좌측 및 우측에 모두 제3 및 제4 정전기 보호패턴(8, 9)이 형성되게 되므로, 상기 제3 공통전극 라인(5) 상에 존재 하는 잔류 DC가 상기 제3 및 제4 정전기 보호패턴(8, 9)에 의해 차단되어 외부로 방출될 수 없었다. 이에 따라, 본 발명에서는 상기 제3 공통전극 라인(5)의 일측에만 제3 정전기 보호패턴(8)을 형성하고, 타측에는 상기 제3 공통전극 라인(5)과 동일한 물질을 갖는 금속 패턴(12)이 일체로 형성된다. 이와 같이 제3 공통전극 라인(5)이 형성됨으로써, 상기 액정표시장치가 구동될 때 상기 제3 공통전극 라인(5) 상에 존재하는 잔류 DC가 전원 오프될 때 자연적으로 상기 제3 정전기 보호패턴(8)이 형성된 반대편의 금속 패턴(12) 및 상기 제2 공통전극 라인(4)을 통해 외부로 방출될 수 있다. 이에 따라, 잔류 DC가 제거되어 잔상이나 플리커가 발생되지 않게 되어 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 액정패널의 내부에 존재하는 잔류 DC를 신속하게 외부로 방출시킴으로써, 잔상이나 플리커를 방지하여 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 화상을 표시하는 액정패널;
    상기 액정패널의 좌우측의 세로 방향으로 배열된 제1 및 제2 공통전극 라인;
    상기 액정패널의 상측에 배치되고 상기 제1 및 제2 공통전극 라인 사이에 연결된 제3 공통전극 라인;
    상기 제3 공통전극 라인에 평행하게 배열된 다수의 게이트 라인; 및
    상기 제3 공통전극 라인에 수직으로 배열된 다수의 데이터 라인
    을 포함하고,
    상기 제3 공통전극 라인의 일측에 정전기 보호패턴이 형성되고, 상기 제3 공통전극 라인의 타측에 상기 제3 공통전극 라인에서 생성된 잔류 DC를 방출하기 위해 도전 패턴이 연결되고,
    상기 도전 패턴은 상기 제3 공통전극 라인과 상이한 층에 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 도전 패턴은 ITO로 이루어지는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 공통전극 라인 사이에 연결되고 상기 게이트 라인 각각에 평행하게 배열된 다수의 공통전극;
    상기 게이트 라인과 상기 데이터 라인의 교차에 의해 정의된 화소 영역에 상기 공통 전극과 함께 형성된 화소 전극;
    상기 공통 전극으로부터 형성된 다수의 공통전극 바들; 및
    상기 화소 전극으로부터 형성되고 상기 공통 전극 바들과 교대로 배열된 다수의 화소 전극 바들
    을 더 포함하는 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 삭제
KR1020040049979A 2004-06-30 2004-06-30 액정표시장치 KR101050355B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040049979A KR101050355B1 (ko) 2004-06-30 2004-06-30 액정표시장치
US11/167,621 US7525607B2 (en) 2004-06-30 2005-06-27 LCD device for removing static electricity having first and second common lines interconnected with a third common line through a protection diode means at the first common line end and a conductive means at the second common line end

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049979A KR101050355B1 (ko) 2004-06-30 2004-06-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060000979A KR20060000979A (ko) 2006-01-06
KR101050355B1 true KR101050355B1 (ko) 2011-07-19

Family

ID=35513451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049979A KR101050355B1 (ko) 2004-06-30 2004-06-30 액정표시장치

Country Status (2)

Country Link
US (1) US7525607B2 (ko)
KR (1) KR101050355B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI346926B (en) * 2006-08-29 2011-08-11 Au Optronics Corp Esd protection control circuit and lcd
TWI387824B (zh) * 2008-08-13 2013-03-01 Chunghwa Picture Tubes Ltd 液晶顯示器面板
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
CN104795405B (zh) * 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930607A (en) 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
KR20010109048A (ko) * 2000-06-01 2001-12-08 구본준, 론 위라하디락사 축적용량방식용 액정표시장치의 공통전극 배선과,횡전계모드용 액정표시장치의 스토리지전극 배선의 구조

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008877A (en) * 1996-11-28 1999-12-28 Sharp Kabushiki Kaisha Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide
KR100819369B1 (ko) * 2001-12-31 2008-04-04 엘지.필립스 엘시디 주식회사 노광용 척

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930607A (en) 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
KR20010109048A (ko) * 2000-06-01 2001-12-08 구본준, 론 위라하디락사 축적용량방식용 액정표시장치의 공통전극 배선과,횡전계모드용 액정표시장치의 스토리지전극 배선의 구조

Also Published As

Publication number Publication date
KR20060000979A (ko) 2006-01-06
US20060001787A1 (en) 2006-01-05
US7525607B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
JP4663622B2 (ja) 液晶表示装置
KR101348754B1 (ko) 액정 표시 장치
JP5727120B2 (ja) 液晶表示装置
KR101392160B1 (ko) 액정표시장치
JP2007047786A (ja) 液晶表示装置
KR20070032192A (ko) 횡전계방식 액정표시장치, 그 제조 방법 및 액정패널의구동방법
KR100884465B1 (ko) 액정 표시 장치
KR20080022920A (ko) 액정표시장치
KR102329979B1 (ko) 액정표시장치
TW201626356A (zh) 液晶顯示器
KR100604270B1 (ko) 액정 표시소자
KR101050355B1 (ko) 액정표시장치
KR101327300B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US7626666B2 (en) Multi-domain vertical alignment (MVA) liquid crystal display device having symmetrical second slits on opposite edges of first slits and on opposite sides of protrusions
KR20080006034A (ko) 프린즈필드스위칭 액정표시소자의 시야각 조절 방법
KR101157841B1 (ko) 횡전계모드 액정표시소자
KR101027887B1 (ko) 액정표시장치
KR20080001900A (ko) 수평 전계형 액정표시장치 및 그 제조 방법
KR101182319B1 (ko) 액정표시장치 및 그 제조방법
KR20020055783A (ko) 횡전계 방식의 액정표시장치
JP5159687B2 (ja) 液晶表示装置
KR20080002436A (ko) 액정 패널
KR20070029899A (ko) 어레이 기판 및 이를 갖는 표시패널
EP1821138A1 (en) Liquid crystal display
KR20070057481A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9