JPH06164087A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH06164087A JPH06164087A JP30668192A JP30668192A JPH06164087A JP H06164087 A JPH06164087 A JP H06164087A JP 30668192 A JP30668192 A JP 30668192A JP 30668192 A JP30668192 A JP 30668192A JP H06164087 A JPH06164087 A JP H06164087A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- conductor
- circuit board
- connection hole
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 微小欠陥が発生せず、ノイズ低減に有効な大
面積グランド層を形成した電子基板を提供することを目
的とする。 【構成】 金属基板上に絶縁体を形成すると共に該絶縁
体に層間接続穴を貫通して設け、更に前絶縁体上に導体
を積層することにより、前記層間接続穴を通じて前記金
属基板と前記導体とを電気的に導通させることを特徴と
する。
面積グランド層を形成した電子基板を提供することを目
的とする。 【構成】 金属基板上に絶縁体を形成すると共に該絶縁
体に層間接続穴を貫通して設け、更に前絶縁体上に導体
を積層することにより、前記層間接続穴を通じて前記金
属基板と前記導体とを電気的に導通させることを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置の電子回路に
適用される回路基板に関する。
適用される回路基板に関する。
【０００２】
【従来の技術】従来の回路基板を図６に示す。同図に示
すように、従来の回路基板においては、金属基板２上に
絶縁体１、導体７を順に蒸着し、更に、図７に示すよう
に導体７をエッチングしてグランド層を形成していた。
すように、従来の回路基板においては、金属基板２上に
絶縁体１、導体７を順に蒸着し、更に、図７に示すよう
に導体７をエッチングしてグランド層を形成していた。
【０００３】
【発明が解決しようとする課題】しかし、図８に示すよ
うに、絶縁体１に成膜欠陥８がある場合には、金属基板
２と導体７との間で絶縁不良が生じ、また、図９に示す
ように、導体７上にレジスト膜１０を設けてをエッチン
グする際、レジスト膜１０に欠陥９があると、導体７に
微小穴が生じる場合がある。
うに、絶縁体１に成膜欠陥８がある場合には、金属基板
２と導体７との間で絶縁不良が生じ、また、図９に示す
ように、導体７上にレジスト膜１０を設けてをエッチン
グする際、レジスト膜１０に欠陥９があると、導体７に
微小穴が生じる場合がある。
【０００４】このような微小欠陥があると基板が使用不
可能となるため、基板全体について検査する必要がある
が、微小欠陥について高倍率顕微鏡によって基板全体を
検査することは、極めて煩雑な作業であった。本発明
は、上記従来技術に鑑みてなされたものであり、微小欠
陥が発生せず、ノイズ低減に有効な大面積グランド層を
形成した電子基板を提供することを目的とする。
可能となるため、基板全体について検査する必要がある
が、微小欠陥について高倍率顕微鏡によって基板全体を
検査することは、極めて煩雑な作業であった。本発明
は、上記従来技術に鑑みてなされたものであり、微小欠
陥が発生せず、ノイズ低減に有効な大面積グランド層を
形成した電子基板を提供することを目的とする。
【０００５】
【課題を解決するための手段】斯かる目的を達成する本
発明は、次のような手段を用いる。 （１）金属基板上に、絶縁体を蒸着によって形成する。 （２）エッチングを用いて、絶縁体に層間接続穴を形成
する。 （３）絶縁体上に導体を積層し、層間接続穴を通じて、
グランドを必要とする導体と金属基板とを電気的に導通
させる。
発明は、次のような手段を用いる。 （１）金属基板上に、絶縁体を蒸着によって形成する。 （２）エッチングを用いて、絶縁体に層間接続穴を形成
する。 （３）絶縁体上に導体を積層し、層間接続穴を通じて、
グランドを必要とする導体と金属基板とを電気的に導通
させる。
【０００６】
【作用】金属基板上に絶縁体を形成しているので、その
上の絶縁体に形成した電子回路はグランド層である金属
基板と電気的に絶縁される。また、絶縁体上に形成した
電化回路のグランドを必要とする回路は、絶縁体に設け
た層間接続穴を通じて、グランドで層ある基板と電気的
に導通される。
上の絶縁体に形成した電子回路はグランド層である金属
基板と電気的に絶縁される。また、絶縁体上に形成した
電化回路のグランドを必要とする回路は、絶縁体に設け
た層間接続穴を通じて、グランドで層ある基板と電気的
に導通される。
【０００７】
【実施例】以下、本発明について、図面に示す実施例を
参照して詳細に説明する。図１〜図５に本発明の一実施
例を示す。同図に示す実施例は、金属基板上に絶縁体と
導体とを交互に積層して電子回路を構成するものであ
る。まず、図１に示すように、予め充分に洗浄した金属
基板２上に、絶縁体１を蒸着によって形成する。
参照して詳細に説明する。図１〜図５に本発明の一実施
例を示す。同図に示す実施例は、金属基板上に絶縁体と
導体とを交互に積層して電子回路を構成するものであ
る。まず、図１に示すように、予め充分に洗浄した金属
基板２上に、絶縁体１を蒸着によって形成する。
【０００８】次に、図２に示すように、絶縁体１の上に
レジスト膜３を塗布し、層間接続穴となる位置のレジス
ト膜３を露光・現像により除去する。引続き、図３に示
すように、層間接続穴となる位置の絶縁体１をエッチン
グにより除去して、層間接続穴４を形成する。その後、
レジスト膜３を除去する。ここで、絶縁体１上には、図
示しない電子回路等を実装するが、絶縁体１を介してい
るため、基板２とは絶縁状態である。
レジスト膜３を塗布し、層間接続穴となる位置のレジス
ト膜３を露光・現像により除去する。引続き、図３に示
すように、層間接続穴となる位置の絶縁体１をエッチン
グにより除去して、層間接続穴４を形成する。その後、
レジスト膜３を除去する。ここで、絶縁体１上には、図
示しない電子回路等を実装するが、絶縁体１を介してい
るため、基板２とは絶縁状態である。
【０００９】更に、図４に示すように、絶縁体１上に導
体５を蒸着して層間接続穴４を通じて導体５とグランド
である基板２とを電気的に導通させる。そして、絶縁体
１上に実装された電子回路のうち、グランド（接地）を
必要とする端子等の回路を導体５へ接続する。更に、図
５に示すように、導体５の上に絶縁体６を蒸着し、層間
接続穴を設けて、以後、同様に導体と絶縁体とを交互に
積層することにより、金属基板２上に電子回路を形成す
る。
体５を蒸着して層間接続穴４を通じて導体５とグランド
である基板２とを電気的に導通させる。そして、絶縁体
１上に実装された電子回路のうち、グランド（接地）を
必要とする端子等の回路を導体５へ接続する。更に、図
５に示すように、導体５の上に絶縁体６を蒸着し、層間
接続穴を設けて、以後、同様に導体と絶縁体とを交互に
積層することにより、金属基板２上に電子回路を形成す
る。
【００１０】このように本実施例によれば、層間接続穴
４を通じて、各導体５とグランドである金属基板２とが
電気的に導通されるので、絶縁体１上に設けた電子回路
のグランドを採ることが容易となる。この為、従来の回
路基板における微小欠陥の問題が解消され、コスト減少
が可能となる。また、金属基板２をグランドとして使用
するため、従来の樹脂基板に比べて、ノイズレベルを１
／３程度に低減することが可能となる。
４を通じて、各導体５とグランドである金属基板２とが
電気的に導通されるので、絶縁体１上に設けた電子回路
のグランドを採ることが容易となる。この為、従来の回
路基板における微小欠陥の問題が解消され、コスト減少
が可能となる。また、金属基板２をグランドとして使用
するため、従来の樹脂基板に比べて、ノイズレベルを１
／３程度に低減することが可能となる。
【００１１】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明は金属基板をグランドとして直接に利
用するので、大面積グランド層を有する回路基板を得る
ことができる。この為、従来の回路基板における微小欠
陥の問題が解消され、コスト減少となると共にノイズ低
減となる。
たように、本発明は金属基板をグランドとして直接に利
用するので、大面積グランド層を有する回路基板を得る
ことができる。この為、従来の回路基板における微小欠
陥の問題が解消され、コスト減少となると共にノイズ低
減となる。
【図１】本発明の一実施例における回路基板を作製する
工程を示す断面である。
工程を示す断面である。
【図２】本発明の一実施例における回路基板を作製する
工程を示す断面図である。
工程を示す断面図である。
【図３】本発明の一実施例における回路基板を作製する
工程を示す断面図である。
工程を示す断面図である。
【図４】本発明の一実施例における回路基板を作製する
工程を示す断面図である。
工程を示す断面図である。
【図５】本発明の一実施例における回路基板を作製する
工程を示す断面図である。
工程を示す断面図である。
【図６】従来技術に係る回路基板を作製する工程を示す
断面図である。
断面図である。
【図７】従来技術に係る回路基板を作製する工程を示す
断面図である。
断面図である。
【図８】成膜欠陥を示す断面図である。
【図９】レジスト膜欠陥を示す断面図である。
１ 絶縁体 ２ 基板 ３ レジスト膜 ４ 層間接続穴 ５ 導体 ６ 絶縁体 ７ 導体 ８ 成膜欠陥 ９ レジスト膜欠陥 １０ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 直樹 愛知県春日井市神屋町字地福1218−18 玉 川エンジニアリング株式会社内
Claims (1)
- 【請求項１】 金属基板上に絶縁体を形成すると共に該
絶縁体に層間接続穴を貫通して設け、更に前絶縁体上に
導体を積層することにより、前記層間接続穴を通じて前
記金属基板と前記導体とを電気的に導通させることを特
徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30668192A JPH06164087A (ja) | 1992-11-17 | 1992-11-17 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30668192A JPH06164087A (ja) | 1992-11-17 | 1992-11-17 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164087A true JPH06164087A (ja) | 1994-06-10 |
Family
ID=17960041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30668192A Withdrawn JPH06164087A (ja) | 1992-11-17 | 1992-11-17 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164087A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862789A1 (en) * | 1995-11-22 | 1998-09-09 | Olin Corporation | Semiconductor package with ground or power ring |
| JP2007115864A (ja) * | 2005-10-20 | 2007-05-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
-
1992
- 1992-11-17 JP JP30668192A patent/JPH06164087A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862789A1 (en) * | 1995-11-22 | 1998-09-09 | Olin Corporation | Semiconductor package with ground or power ring |
| EP0862789A4 (en) * | 1995-11-22 | 1999-07-07 | Olin Corp | SEMICONDUCTOR HOUSING WITH A GROUNDING OR POWER SUPPLY RING |
| JP2007115864A (ja) * | 2005-10-20 | 2007-05-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06164087A (ja) | 回路基板 | |
| KR100261826B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5890755A (ja) | 半導体装置 | |
| JPH02232628A (ja) | 薄膜トランジスタアレイ基板 | |
| JPS5887848A (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| JPH03268451A (ja) | 半導体装置 | |
| JPH11135499A (ja) | 半導体装置及びその製造方法 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JPH06112653A (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| KR19980046262A (ko) | 배선 형성 방법 | |
| KR960014459B1 (ko) | 다층배선 형성방법 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR19980053654A (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| CN108682630A (zh) | 封装基板的制造方法 | |
| JPH0496397A (ja) | プリント配線板及びその製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11186262A (ja) | 半導体装置の製造方法 | |
| JPH02218149A (ja) | 半導体装置およびその製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |