JPH01228132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01228132A JPH01228132A JP63055443A JP5544388A JPH01228132A JP H01228132 A JPH01228132 A JP H01228132A JP 63055443 A JP63055443 A JP 63055443A JP 5544388 A JP5544388 A JP 5544388A JP H01228132 A JPH01228132 A JP H01228132A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- layer
- etching
- etching process
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000001681 protective effect Effects 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 abstract description 20
- 238000007781 pre-processing Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 34
- 239000013522 chelant Substances 0.000 description 12
- 239000008188 pellet Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体製造技術に関し、特に半導体ウェハ（
以下、単に「ウェハ」と略称する。）の前処理工程にお
いて、パッシベーション保護膜の形成に適用して有効な
技術に関する。
以下、単に「ウェハ」と略称する。）の前処理工程にお
いて、パッシベーション保護膜の形成に適用して有効な
技術に関する。
近年のＬＳＩプロセスについて紹介されている例として
は、株式会社工業調査会、昭和６２年１１月１８日発行
、「電子材料別冊、超ＬＳＩ製造・試験装置ガイドブッ
ク」Ｐ４１〜Ｐ５１がある。
は、株式会社工業調査会、昭和６２年１１月１８日発行
、「電子材料別冊、超ＬＳＩ製造・試験装置ガイドブッ
ク」Ｐ４１〜Ｐ５１がある。
上記文献においては、ＣＶＤ法による前処理工程が種々
説明されているが、最近では半導体装置ットの回路形成
面の最上層において、レジンフィラーあるいは無用な押
圧力の印加による絶縁膜の破壊等を防止するため、ポリ
イミド樹脂等の合成樹脂を塗布して保護膜を形成するこ
とが知られている。
説明されているが、最近では半導体装置ットの回路形成
面の最上層において、レジンフィラーあるいは無用な押
圧力の印加による絶縁膜の破壊等を防止するため、ポリ
イミド樹脂等の合成樹脂を塗布して保護膜を形成するこ
とが知られている。
ところで、上記のような保護膜の形成後に、ワイヤボン
ディングを行なう場合、ポンディングパッドの上の保護
ズならびに絶瞳膜にエツチング処理を繰り返してボンデ
ィング用窓を形成する工程が必要となる。当該工程を第
６図（ａ）〜（ｅ）によって説明する。
ディングを行なう場合、ポンディングパッドの上の保護
ズならびに絶瞳膜にエツチング処理を繰り返してボンデ
ィング用窓を形成する工程が必要となる。当該工程を第
６図（ａ）〜（ｅ）によって説明する。
同図（ａ）において、６１は半導体基板、６２はアルミ
ニウム（Ａｊ）からなるポンディングパッドを示してい
る。
ニウム（Ａｊ）からなるポンディングパッドを示してい
る。
まず、半導体基板６１に所定の特性領域（図示せず）お
よび上記ポンディングパッド６２等が形成された後、リ
ン・シリケートガラスあるいはナイトライドからなる絶
縁膜６３を形成し、さらにその上層にアルミニウムを薄
く被着したキレート膜６４が形成される。さらに、第６
図（ａ）では、上記キレート膜６４上にポリイミド樹脂
等の合成樹脂からなる保護膜６５が形成されている（同
図（ａ））。
よび上記ポンディングパッド６２等が形成された後、リ
ン・シリケートガラスあるいはナイトライドからなる絶
縁膜６３を形成し、さらにその上層にアルミニウムを薄
く被着したキレート膜６４が形成される。さらに、第６
図（ａ）では、上記キレート膜６４上にポリイミド樹脂
等の合成樹脂からなる保護膜６５が形成されている（同
図（ａ））。
このように形成された半導体基板６１上のポンディング
パッド６２の上層にボンディング用窓６６を形成して上
記ポンディングパッド６２を露出状態とするためには、
以下に説明する工程が必要となっている。
パッド６２の上層にボンディング用窓６６を形成して上
記ポンディングパッド６２を露出状態とするためには、
以下に説明する工程が必要となっている。
すなわち、まずポンディングパッド６２の最上層の保護
膜６５の除去が行なわれるが、この工程では、まず保護
膜６５の上層にレジスト材６７ａが塗布される（同図う
））。このレジスト材６７ａは、保護膜６５のエツチン
グ特性よりネガレジストが用いられる。このネガレジス
トは、光の照射部分の化学的特性が変化するものであり
、これに用いられるフォトマスク６８ａも同図ら）に示
されるように、エツチング除去を行なう部分のみが遮光
された遮光パターン７０ａを有するものである。
膜６５の除去が行なわれるが、この工程では、まず保護
膜６５の上層にレジスト材６７ａが塗布される（同図う
））。このレジスト材６７ａは、保護膜６５のエツチン
グ特性よりネガレジストが用いられる。このネガレジス
トは、光の照射部分の化学的特性が変化するものであり
、これに用いられるフォトマスク６８ａも同図ら）に示
されるように、エツチング除去を行なう部分のみが遮光
された遮光パターン７０ａを有するものである。
次に、上記遮光パターン７０ａの部分に対応するレジス
ト材６７ａの一部が除去されて、該範囲の保護膜６５の
表面が露出状態となる。続いて、該露出状態となった保
護膜６５に対してエツチングを行い、当該保護膜６５の
所定範囲が除去され、さらにその下層のキレート膜６４
がエツチング処理されて絶縁膜６３が所定範囲にわたっ
て露出状態となる（同図（Ｃ））。
ト材６７ａの一部が除去されて、該範囲の保護膜６５の
表面が露出状態となる。続いて、該露出状態となった保
護膜６５に対してエツチングを行い、当該保護膜６５の
所定範囲が除去され、さらにその下層のキレート膜６４
がエツチング処理されて絶縁膜６３が所定範囲にわたっ
て露出状態となる（同図（Ｃ））。
続いて、上記によって露出状態となった絶縁膜６３の所
定範囲に再度レジスト材６７ｂが塗布される。このレジ
スト材６７ｂはポジレジストでありフォトマスク６８ｂ
の遮光パターン７０ｂのない部分に対応したレジスト部
分がエツチング除去される構造のものである（同図（（
支））。このようにして下層のポンディングパッド６２
が露出状態とされる（同図（ｅ））。
定範囲に再度レジスト材６７ｂが塗布される。このレジ
スト材６７ｂはポジレジストでありフォトマスク６８ｂ
の遮光パターン７０ｂのない部分に対応したレジスト部
分がエツチング除去される構造のものである（同図（（
支））。このようにして下層のポンディングパッド６２
が露出状態とされる（同図（ｅ））。
以上のように、上層の保護膜６５と下層の絶縁膜６３と
ではエツチング特性が異なるため、ボンディング用窓６
６を開孔しポンディングパッド６２を露出状態とするた
めには、ネガ極性のフォトレジスト工程とポジ極性のフ
ォトレジスト工程とを独立した工程でそれぞれ行なわな
ければならなかった。このようにフォトレジスト工程数
が複数となるため、効率的な半導体装置製造にとって大
きな障害となっていた。
ではエツチング特性が異なるため、ボンディング用窓６
６を開孔しポンディングパッド６２を露出状態とするた
めには、ネガ極性のフォトレジスト工程とポジ極性のフ
ォトレジスト工程とを独立した工程でそれぞれ行なわな
ければならなかった。このようにフォトレジスト工程数
が複数となるため、効率的な半導体装置製造にとって大
きな障害となっていた。
また、上記のように従来技術ではネガ極性によるエツチ
ングとポジ極性によるエツチングで２回のフォトマスク
による位置合わせを必要としているため、これらのフォ
トマスクの位置ずれをある程度考慮して最初の保護膜６
５のエツチング範囲は、第６図に示すように、パッドエ
ツジから広い範囲！、（第６図（ｅ））でとらざるを得
なかった。
ングとポジ極性によるエツチングで２回のフォトマスク
による位置合わせを必要としているため、これらのフォ
トマスクの位置ずれをある程度考慮して最初の保護膜６
５のエツチング範囲は、第６図に示すように、パッドエ
ツジから広い範囲！、（第６図（ｅ））でとらざるを得
なかった。
そのために、ポンディングパッド６２の周囲の絶縁膜６
３の一部（１１Ｌ）が露出状態となり、この露出部分の
絶縁膜６３上に同図に破線で示すようにボンディングポ
イントのずれたワイヤボンディング等がなされると、絶
縁膜６３を破壊するばかりか、半導体基板６１の特性領
域に特性変化を生じたり、電気的不良を生じる可能性も
あった。
３の一部（１１Ｌ）が露出状態となり、この露出部分の
絶縁膜６３上に同図に破線で示すようにボンディングポ
イントのずれたワイヤボンディング等がなされると、絶
縁膜６３を破壊するばかりか、半導体基板６１の特性領
域に特性変化を生じたり、電気的不良を生じる可能性も
あった。
本発明は、上記課題に着目してなされたものであり、そ
の目的は半導体装置の製造プロセス工程を効率的に行な
い、ウェハ処理工程の工完短縮を実現するとともに、半
導体ペレットの保護信頼性を高めることのできる技術を
提供することにある。
の目的は半導体装置の製造プロセス工程を効率的に行な
い、ウェハ処理工程の工完短縮を実現するとともに、半
導体ペレットの保護信頼性を高めることのできる技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ポジレジスト又はネガレジストでの異なるレ
ジスト極性を必要とする２以上の積層された複数層に対
して連続的にエツチングを行う際に、まず上層のレジス
ト極性に対応したフォトレジスト工程を実施して上層の
所定範囲を除去する第１のエツチング処理を行なった後
に、当該上層のエツチング処理後の残存部を保護マスク
として該範囲の下層の第２のエツチング処理を行なうも
のである。
ジスト極性を必要とする２以上の積層された複数層に対
して連続的にエツチングを行う際に、まず上層のレジス
ト極性に対応したフォトレジスト工程を実施して上層の
所定範囲を除去する第１のエツチング処理を行なった後
に、当該上層のエツチング処理後の残存部を保護マスク
として該範囲の下層の第２のエツチング処理を行なうも
のである。
上記した手段によれば、上層と下層とで本来ならばレジ
スト極性の異なるフォトレジスト材を用いる必要がある
場合にも、フォトマスクを用いた１回の露光工程で上層
と下層との連続的なエツチング処理が可能となり、半導
体装置の製造におけるウェハプロセスを効率化できる。
スト極性の異なるフォトレジスト材を用いる必要がある
場合にも、フォトマスクを用いた１回の露光工程で上層
と下層との連続的なエツチング処理が可能となり、半導
体装置の製造におけるウェハプロセスを効率化できる。
また、フォトマスク工程が１回で済むため、複数回のマ
スク毎の位置合わせによる位置ずれを考慮する必要がな
くなり、上層と下層とのエツチングエツジを一致させる
ことが可能となる。このため、上層の保護膜によって下
層の絶縁膜等を確実に保護することが可能となる。
スク毎の位置合わせによる位置ずれを考慮する必要がな
くなり、上層と下層とのエツチングエツジを一致させる
ことが可能となる。このため、上層の保護膜によって下
層の絶縁膜等を確実に保護することが可能となる。
〔実施例１〕
第１図（ａ）〜（ｄ）はそれぞれ本発明の一実施例であ
るウェハプロセスの一部を示す説明断面図、第１図（ｅ
）はボンディング用窓部の平面図、第２図は本実施例に
よって得られた半導体装置の構造説明のための概略断面
図、第３図はウェハ上の特性領域の形成からパッケージ
組み立てに至る半導体装置の製造手順を示すフロー図、
第４図はウエノ１上におけるペレットの形成状態を示す
部分拡大図である。
るウェハプロセスの一部を示す説明断面図、第１図（ｅ
）はボンディング用窓部の平面図、第２図は本実施例に
よって得られた半導体装置の構造説明のための概略断面
図、第３図はウェハ上の特性領域の形成からパッケージ
組み立てに至る半導体装置の製造手順を示すフロー図、
第４図はウエノ１上におけるペレットの形成状態を示す
部分拡大図である。
本実施例の半導体装置１は、シリコン（Ｓｉ）等からな
る円柱形状の半導体単結晶のインゴットを径方向にスラ
イスして得られるウェハを分割して得られるＲ ＯＭ
（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）等の機能を有す
るペレッ）２ａを有するものであり、当該ペレッ）２ａ
はウェハ上において第４図に示されるようにＴ Ｅ Ｇ
（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）の形成領
域でもあるダイシングライン２４を境界としてマトリク
ス状に配列形成されている。ここで、ウェハ、すなわち
半導体基板２上の各層の形成状態を簡単に説明すると、
第２図において、３Ａおよび３ＢはそれぞれＮウェル、
Ｐウェルからなる特性領域、４はその上層に形成された
フィールド酸化膜、５はゲート電極、６は拡散層をそれ
ぞれ示している。
る円柱形状の半導体単結晶のインゴットを径方向にスラ
イスして得られるウェハを分割して得られるＲ ＯＭ
（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）等の機能を有す
るペレッ）２ａを有するものであり、当該ペレッ）２ａ
はウェハ上において第４図に示されるようにＴ Ｅ Ｇ
（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）の形成領
域でもあるダイシングライン２４を境界としてマトリク
ス状に配列形成されている。ここで、ウェハ、すなわち
半導体基板２上の各層の形成状態を簡単に説明すると、
第２図において、３Ａおよび３ＢはそれぞれＮウェル、
Ｐウェルからなる特性領域、４はその上層に形成された
フィールド酸化膜、５はゲート電極、６は拡散層をそれ
ぞれ示している。
上記各層の形成後に、ＲＯＭ情報の書き込みが行なわれ
ると、フィールド酸化膜４の上層にリン・シリケートガ
ラス（ＰＳＧ）からなる層間絶縁膜７が低温気相成長法
等の公知技術により形成され、所要部分にコンタクトス
ルーホール、あるいは短絡防止用の不純物の導入が行な
われた後、アルミニウムからなる配線層８、およびポン
ディングパッド１０が同時に形成される。さらに、上記
ポンディングパッド１０の形成後、水素アニールによる
熱処理が施される。
ると、フィールド酸化膜４の上層にリン・シリケートガ
ラス（ＰＳＧ）からなる層間絶縁膜７が低温気相成長法
等の公知技術により形成され、所要部分にコンタクトス
ルーホール、あるいは短絡防止用の不純物の導入が行な
われた後、アルミニウムからなる配線層８、およびポン
ディングパッド１０が同時に形成される。さらに、上記
ポンディングパッド１０の形成後、水素アニールによる
熱処理が施される。
続いて、上記ポンディングパッド１０の上面にリン・シ
リケートガラスあるいはナイトライド等からなる絶縁膜
１１が形成されるとともに、さらにその上層にアルミニ
ウムを薄く被着したキレート膜１２が形成されろく第１
図（ａ）参照）。当該キレート膜１２は、後述の保護膜
１３をエツチングする際の被エツチング材料の残着を防
止し、エツチング除去効率を向上させるためのものであ
る。
リケートガラスあるいはナイトライド等からなる絶縁膜
１１が形成されるとともに、さらにその上層にアルミニ
ウムを薄く被着したキレート膜１２が形成されろく第１
図（ａ）参照）。当該キレート膜１２は、後述の保護膜
１３をエツチングする際の被エツチング材料の残着を防
止し、エツチング除去効率を向上させるためのものであ
る。
このキレート膜１２の上層にはさらにポリイミド樹脂系
の合成樹脂からなる保護膜１３が塗布形成されている（
第１図（ａ））。上記保護膜１３は、第２図においては
ポンディングパッド１０の上面を除くペレット２ａのほ
ぼ全域にわたって形成された状態となっており、該保護
膜１３はパッケージング等の後工程時における絶縁膜１
１の破壊等を防止するために形成されている。
の合成樹脂からなる保護膜１３が塗布形成されている（
第１図（ａ））。上記保護膜１３は、第２図においては
ポンディングパッド１０の上面を除くペレット２ａのほ
ぼ全域にわたって形成された状態となっており、該保護
膜１３はパッケージング等の後工程時における絶縁膜１
１の破壊等を防止するために形成されている。
ところで、上記絶縁膜１１および保護膜１３にはポンデ
ィングパッドｌＯの直上にボンディング用窓１４が開孔
されているが、以下に該ボンディング用窓１４の開孔工
程について第１図（ａ）〜（ｄ）をもとに説明する。
ィングパッドｌＯの直上にボンディング用窓１４が開孔
されているが、以下に該ボンディング用窓１４の開孔工
程について第１図（ａ）〜（ｄ）をもとに説明する。
まず、上層の保護膜１３の開孔に際しては、該保護膜１
３上の全面にわたってレジスト材１５が塗布される（同
図（ａ））。ここで用いられるレジスト材１５としては
、いわゆるネガレジストであり、保護膜１３の形成材料
との特性適合性から用いられているものである。したが
って、フォトマスク１６としても同図（ａ）に示される
ように、エツチング除去を行なう部分に遮光パターン１
７の形成されたものが用意されてフォトマスク１６を介
したフォトレジスト工程が実施される。これによりレジ
スト材１５の感光処理が完了した後、上記遮光パターン
１７に対応する部分のレジスト材１５が除去され、保護
膜１３の所定範囲が露出状態となる（同図（ｂ））。次
に、上記レジスト材１５をマスクとして、ヒドラジン等
のエツチング材によって保護膜１３が除去され、下層の
キレート膜１２が露出された状態となる。さらに、上記
キレート膜１２がエツチング除去されて、その下層の絶
縁膜１１の所定表面が露出状態となる（同図（Ｃ））。
３上の全面にわたってレジスト材１５が塗布される（同
図（ａ））。ここで用いられるレジスト材１５としては
、いわゆるネガレジストであり、保護膜１３の形成材料
との特性適合性から用いられているものである。したが
って、フォトマスク１６としても同図（ａ）に示される
ように、エツチング除去を行なう部分に遮光パターン１
７の形成されたものが用意されてフォトマスク１６を介
したフォトレジスト工程が実施される。これによりレジ
スト材１５の感光処理が完了した後、上記遮光パターン
１７に対応する部分のレジスト材１５が除去され、保護
膜１３の所定範囲が露出状態となる（同図（ｂ））。次
に、上記レジスト材１５をマスクとして、ヒドラジン等
のエツチング材によって保護膜１３が除去され、下層の
キレート膜１２が露出された状態となる。さらに、上記
キレート膜１２がエツチング除去されて、その下層の絶
縁膜１１の所定表面が露出状態となる（同図（Ｃ））。
このとき、上記の保護膜１３をエツチング処理した際の
レジスト材１５は、保護膜１３上に残着させたままの状
態こしておく。
レジスト材１５は、保護膜１３上に残着させたままの状
態こしておく。
次に、上記残着状態のレジスト材１５および保護膜１３
をマスクとして、絶縁膜１１の露出範囲をエツチング除
去する。
をマスクとして、絶縁膜１１の露出範囲をエツチング除
去する。
上記エツチング処理によって、下層に位置されるポンデ
ィングパッドｌＯの表面が所定範囲にわたって露出状態
となり、ボンディング用窓１４の開孔が完了する（同図
（ｄ）および（ｅ））。
ィングパッドｌＯの表面が所定範囲にわたって露出状態
となり、ボンディング用窓１４の開孔が完了する（同図
（ｄ）および（ｅ））。
このように、本実施例では上層に位置される保護膜１３
を所定範囲でエツチング除去した後、このときのレジス
ト材１５およびエツチング処理後の保護膜１３をマスク
として下層の絶縁膜１１のエツチング処理を行なう。こ
のため、１回のフォトマスク工程で、保護膜１３と絶縁
膜１１のエツチング処理が順次可能となり、従来必要で
あった２回のフォトマスク工程が１回に短縮される。し
たがって、ウェハの前処理工程における処理効率を向上
させるとともに工完短縮が実現でき、半導体装置１の製
造効率を高めることができる。
を所定範囲でエツチング除去した後、このときのレジス
ト材１５およびエツチング処理後の保護膜１３をマスク
として下層の絶縁膜１１のエツチング処理を行なう。こ
のため、１回のフォトマスク工程で、保護膜１３と絶縁
膜１１のエツチング処理が順次可能となり、従来必要で
あった２回のフォトマスク工程が１回に短縮される。し
たがって、ウェハの前処理工程における処理効率を向上
させるとともに工完短縮が実現でき、半導体装置１の製
造効率を高めることができる。
また、本実施例によれば複数回のフォトマスクの位置合
わせを必要としないため、保護膜の工・戸チングの段階
から一貫した孔径ｌを保つことができ、同図（ｄ）に示
すように開孔部のエツジラインが一致したボンディング
用窓１４の開孔が可能となる。
わせを必要としないため、保護膜の工・戸チングの段階
から一貫した孔径ｌを保つことができ、同図（ｄ）に示
すように開孔部のエツジラインが一致したボンディング
用窓１４の開孔が可能となる。
以上のようにしてウェハでの前処理工程が完了した後、
該ウェハの裏面が所定の深さで切削されて、該裏面に付
着した異物等が除去され該裏面が清浄化される。続いて
各ベレット２ａの９１ 域（Ｄ Ｎ気的特性を検査する
プローブ検査等が行なわれた後、図示されないダイシン
グ装置により各ペレット２ａ毎に分割される。このよう
にして得られたペレッ）２ａは、４２７０イあるいはコ
バール等の導電性金属板を所定形状に加工して得られた
リードフレーム１８の主面に銀ペースト２０等の接着剤
により装着される。
該ウェハの裏面が所定の深さで切削されて、該裏面に付
着した異物等が除去され該裏面が清浄化される。続いて
各ベレット２ａの９１ 域（Ｄ Ｎ気的特性を検査する
プローブ検査等が行なわれた後、図示されないダイシン
グ装置により各ペレット２ａ毎に分割される。このよう
にして得られたペレッ）２ａは、４２７０イあるいはコ
バール等の導電性金属板を所定形状に加工して得られた
リードフレーム１８の主面に銀ペースト２０等の接着剤
により装着される。
次に、前述の工程でボンディング用窓１４が開孔されて
露出状態とされたポンディングパッドｌＯがリードフレ
ーム１８のインナーリード１８ａと、銅（Ｃｕ）、金（
Ａｕ）あるいはアルミニウム（Ａｊり等からなる導電性
のワイヤ２１で電気的に結線されるワイヤボンディング
が行なわれる。
露出状態とされたポンディングパッドｌＯがリードフレ
ーム１８のインナーリード１８ａと、銅（Ｃｕ）、金（
Ａｕ）あるいはアルミニウム（Ａｊり等からなる導電性
のワイヤ２１で電気的に結線されるワイヤボンディング
が行なわれる。
このワイヤボンディング工程について、以下に説明する
。
。
まず、図示されないキャピラリ等のボンディングツール
の先端から突出されたワイヤ２１の一端が放電トーチに
より加熱され球状のボンディングボール２２が形成され
、このボンディングボール２２０部分が前述のボンディ
ング用窓１４の開孔により露出状態とされたポンディン
グパッド１０の表面に超音波振動の印加とともに加熱状
態で押圧（熱圧着）されて、ボンディングボール２２と
ポンディングパッド１０とが超音波併用熱圧着ボンディ
ングにより接合される。
の先端から突出されたワイヤ２１の一端が放電トーチに
より加熱され球状のボンディングボール２２が形成され
、このボンディングボール２２０部分が前述のボンディ
ング用窓１４の開孔により露出状態とされたポンディン
グパッド１０の表面に超音波振動の印加とともに加熱状
態で押圧（熱圧着）されて、ボンディングボール２２と
ポンディングパッド１０とが超音波併用熱圧着ボンディ
ングにより接合される。
このとき、本実施例によれば、前述の第１図（ｄ）から
も明かなように、ボンディング用窓１４の開孔内壁のエ
ツジが一致しており、ポンディングパッド１０の周囲の
絶縁膜１１の上面が保護膜１３によりほぼ完全に覆われ
た状態とされている。このため、仮にボンディングポイ
ントが露出状態のポンディングパッド１０からずれた場
合にも、保護膜１３の弾性により絶縁膜１１の破壊を有
効に防止できる。
も明かなように、ボンディング用窓１４の開孔内壁のエ
ツジが一致しており、ポンディングパッド１０の周囲の
絶縁膜１１の上面が保護膜１３によりほぼ完全に覆われ
た状態とされている。このため、仮にボンディングポイ
ントが露出状態のポンディングパッド１０からずれた場
合にも、保護膜１３の弾性により絶縁膜１１の破壊を有
効に防止できる。
次に、ボンディングツールは、ワイヤ２１をたぐり出し
ながら所定形状のループを描くようにしてインナーリー
ド１８ａの所定表面に着地し、超音波振動の印加によっ
て該ワイヤ２１の腹部をインナーリード１８ａに対して
熱圧着接合する。
ながら所定形状のループを描くようにしてインナーリー
ド１８ａの所定表面に着地し、超音波振動の印加によっ
て該ワイヤ２１の腹部をインナーリード１８ａに対して
熱圧着接合する。
上記ワイヤボンディング工程を完了した後、上記リード
フレーム１８のインナーリード１８ａより内側の部分は
、エポキシ樹脂等のレジン２３によってモールドが行な
われる。当該レジンモールドは、所定形状のキャビティ
を備えた金型内にインナーリード１８ａを載置し、該金
型内に溶融状態のレジン２３を高圧注入した後に硬化さ
せることにより行なわれる。
フレーム１８のインナーリード１８ａより内側の部分は
、エポキシ樹脂等のレジン２３によってモールドが行な
われる。当該レジンモールドは、所定形状のキャビティ
を備えた金型内にインナーリード１８ａを載置し、該金
型内に溶融状態のレジン２３を高圧注入した後に硬化さ
せることにより行なわれる。
このレジンモールド工程の完了後、リードフレーム１８
の各リード１８ｂが独立状態に切断成形および折曲加工
されて、第２図に示すような半導体装置１が得られる。
の各リード１８ｂが独立状態に切断成形および折曲加工
されて、第２図に示すような半導体装置１が得られる。
〔実施例２〕
第５図は、本発明の他の実施例であるウェハプロセスの
一部を示す説明断面図である。
一部を示す説明断面図である。
本実施例が上記実施例１と異なる点は、保護膜１３を形
成する合成樹脂膜に所定波長の光の照射により化学的特
性を変化する感光特性を有する樹脂を採用している点で
ある。
成する合成樹脂膜に所定波長の光の照射により化学的特
性を変化する感光特性を有する樹脂を採用している点で
ある。
すなわち、第５図において、半導体基板２上に形成され
た絶縁膜１１およびキレート膜１２については上記実施
例１の構造と同じであるが、当該キレート膜１２の上層
に形成された保護膜１３は、それ自体が感光特性を有す
る材質で形成されている。この感光特性についてはネガ
特性あるいはポジ特性のいずれの極性を有するものでも
よく、各特性に対応したフォトマスク１６によって感光
処理が行なわれる。
た絶縁膜１１およびキレート膜１２については上記実施
例１の構造と同じであるが、当該キレート膜１２の上層
に形成された保護膜１３は、それ自体が感光特性を有す
る材質で形成されている。この感光特性についてはネガ
特性あるいはポジ特性のいずれの極性を有するものでも
よく、各特性に対応したフォトマスク１６によって感光
処理が行なわれる。
第５図では、上記保護膜１３がネガ特性を有する場合で
説明しており、フォトマスク１６の遮光パターン１７に
対応した部分がエツチングで除去されるようになってい
る。
説明しており、フォトマスク１６の遮光パターン１７に
対応した部分がエツチングで除去されるようになってい
る。
このように、本実施例２によれば保護膜１３自体が感光
特性を有しているため、レジスト材１５の塗布および該
レジスト材１５のエツチング処理が不要となり、フォト
マスク工程の後、直接保護膜１３をエツチングで除去す
ることが可能である。
特性を有しているため、レジスト材１５の塗布および該
レジスト材１５のエツチング処理が不要となり、フォト
マスク工程の後、直接保護膜１３をエツチングで除去す
ることが可能である。
このため、ウェハプロセスをさらに効率化することがで
きる。
きる。
なお、以降の各工程については、実施例１と同様である
ため説明を省略する。
ため説明を省略する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるＲＯＭ素子としてのベ
レットを搭載した半導体装置の製造方法に適用した場合
について説明したが、これに限定されるものではなく、
ＲＡ Ｍあるいは他のメモリ素子、あるいはまたロジッ
ク素子等、ポンディングパッド上に窓の開孔を必要とす
る他の素子に広く適用できる。
をその利用分野である、いわゆるＲＯＭ素子としてのベ
レットを搭載した半導体装置の製造方法に適用した場合
について説明したが、これに限定されるものではなく、
ＲＡ Ｍあるいは他のメモリ素子、あるいはまたロジッ
ク素子等、ポンディングパッド上に窓の開孔を必要とす
る他の素子に広く適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、上層と下層とで本来ならばレジスト極性の異
なるフォトレジスト材を用いる必要がある場合にも、フ
ォトマスクを用いた１回の露光工程で上層と下層との連
続的なエツチング処理が可能となり、半導体装置の製造
におけるウェハプロセスを効′率化できる。
なるフォトレジスト材を用いる必要がある場合にも、フ
ォトマスクを用いた１回の露光工程で上層と下層との連
続的なエツチング処理が可能となり、半導体装置の製造
におけるウェハプロセスを効′率化できる。
また、フォトマスク工程が１回で済むため、複数回のマ
スク毎の位置合わせによる位置ずれを考慮する必要がな
（なり、上層と下層とのエツチングエツジを一致させる
ことが可能となる。このため、上層が合成樹脂の保護膜
として機能する場合等、下層の絶縁膜等を確実に保護す
ることが可能となる。
スク毎の位置合わせによる位置ずれを考慮する必要がな
（なり、上層と下層とのエツチングエツジを一致させる
ことが可能となる。このため、上層が合成樹脂の保護膜
として機能する場合等、下層の絶縁膜等を確実に保護す
ることが可能となる。
第１図（ａ）〜（ｄ）はそれぞれ本発明の一実施例であ
るウェハプロセスの一部を示す説明断面図、第１図（ｅ
）はボンディング用窓部の平面図、第２図は上記実施例
によって得られた半導体装ｌの構造説明のための概略断
面図、 第３図は実施例におけるウェハ上の特性領域の形成から
パッケージ組み立てに至る半導体装置の製造手順を示す
フロー図、 第４図は上記実施例におけるウェハ上のペレットの形成
状態を示す部分拡大図、 第５図は本発明の他の実施例であるウェハプロセスの一
部を示す説明断面図、 第６図（ａ）〜（ｅ）は従来技術におけるウェハプロセ
スの一部を示す説明断面図である。 １・・・半導体装置、２・・・半導体基板、２ａ・・・
ペレット、３Ａ・・・Ｎウェル層、３Ｂ・・・Ｐウェル
層、４・・・フィールド酸化膜、５・・・ゲート電極、
６・・・拡散層、７・・・層間絶縁膜、８・・・配線層
、１０・・・ポンディングパッド、１１・・・絶縁膜、
１２・・・キレート膜、１３・・・保護膜、１４・・・
ボンディング用窓、１５・・・レジスト材、１６・・・
フォトマスク、１７・・・遮光ハターン、１８・・・リ
ードフレーム、１８ａ・・・インナーリード、１８ｂ・
・ ・リード、２０・ ・ ・銀ペースト、２１・・
・ワイヤ、２２・・・ボンディングボール、２３・・・
レジン、２４・・・ダイシングライン１．６１・・・半
導体基板、６２・・・ポンディングパッド、６３・・・
絶縁膜、６４・・・キレート膜、６５・・・保護膜、６
６・・・ボンディング用窓、６７ａ・・・レジスト材（
ネガ）、６７ｂ・・・レジスト材（ポジ）、６８ａ、６
８ｂ・・・フォトマスク、７０ａ、７０ｂ・・・遮光パ
ターン。 代理人 弁理士 筒 井 大 和 第６図 ６′２ （ｅ）
るウェハプロセスの一部を示す説明断面図、第１図（ｅ
）はボンディング用窓部の平面図、第２図は上記実施例
によって得られた半導体装ｌの構造説明のための概略断
面図、 第３図は実施例におけるウェハ上の特性領域の形成から
パッケージ組み立てに至る半導体装置の製造手順を示す
フロー図、 第４図は上記実施例におけるウェハ上のペレットの形成
状態を示す部分拡大図、 第５図は本発明の他の実施例であるウェハプロセスの一
部を示す説明断面図、 第６図（ａ）〜（ｅ）は従来技術におけるウェハプロセ
スの一部を示す説明断面図である。 １・・・半導体装置、２・・・半導体基板、２ａ・・・
ペレット、３Ａ・・・Ｎウェル層、３Ｂ・・・Ｐウェル
層、４・・・フィールド酸化膜、５・・・ゲート電極、
６・・・拡散層、７・・・層間絶縁膜、８・・・配線層
、１０・・・ポンディングパッド、１１・・・絶縁膜、
１２・・・キレート膜、１３・・・保護膜、１４・・・
ボンディング用窓、１５・・・レジスト材、１６・・・
フォトマスク、１７・・・遮光ハターン、１８・・・リ
ードフレーム、１８ａ・・・インナーリード、１８ｂ・
・ ・リード、２０・ ・ ・銀ペースト、２１・・
・ワイヤ、２２・・・ボンディングボール、２３・・・
レジン、２４・・・ダイシングライン１．６１・・・半
導体基板、６２・・・ポンディングパッド、６３・・・
絶縁膜、６４・・・キレート膜、６５・・・保護膜、６
６・・・ボンディング用窓、６７ａ・・・レジスト材（
ネガ）、６７ｂ・・・レジスト材（ポジ）、６８ａ、６
８ｂ・・・フォトマスク、７０ａ、７０ｂ・・・遮光パ
ターン。 代理人 弁理士 筒 井 大 和 第６図 ６′２ （ｅ）
Claims (1)
- 【特許請求の範囲】 １、ポジレジスト又はネガレジストでの異なるレジスト
極性を必要とする少なくとも第１および第２の層が積層
された状態の複数層に対して連続的にエッチングを行う
際に、まず上層である第１の層のレジスト極性に対応し
たフォトレジスト工程を実施して第１の層の所定範囲を
除去する第１のエッチング処理を行なった後に、当該第
１の層のエッチング処理後の残存部を保護マスクとして
該範囲の第２の層に対して第２のエッチング処理を行な
うことを特徴とする半導体装置の製造方法。 ２、第１のエッチング処理後に、該第１のエッチング処
理に用いたフォトレジスト材をそのまま残着させた状態
で、このフォトレジスト材と上記第１の層の残存部とで
積層保護マスクを構成し、当該積層保護マスクによって
第２のエッチング処理を行なうことを特徴とする請求項
１記載の半導体装置の製造方法。 ３、上層である第１の層の形成材料が光の照射によって
特性を変化する感光特性を有しており、レジスト材を用
いることなく第１のエッチング処理を行なうことを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055443A JP2664924B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055443A JP2664924B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228132A true JPH01228132A (ja) | 1989-09-12 |
| JP2664924B2 JP2664924B2 (ja) | 1997-10-22 |
Family
ID=12998737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63055443A Expired - Fee Related JP2664924B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664924B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229829A (ja) * | 1983-05-23 | 1984-12-24 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS6015948A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS6337640A (ja) * | 1986-07-31 | 1988-02-18 | Nec Corp | 半導体装置の製造方法 |
| JPS6386550A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多層配線層の形成方法 |
| JPS63299253A (ja) * | 1987-05-29 | 1988-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01166527A (ja) * | 1987-12-23 | 1989-06-30 | Oki Electric Ind Co Ltd | 半導体集積回路の製造方法 |
-
1988
- 1988-03-08 JP JP63055443A patent/JP2664924B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229829A (ja) * | 1983-05-23 | 1984-12-24 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS6015948A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS6337640A (ja) * | 1986-07-31 | 1988-02-18 | Nec Corp | 半導体装置の製造方法 |
| JPS6386550A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多層配線層の形成方法 |
| JPS63299253A (ja) * | 1987-05-29 | 1988-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01166527A (ja) * | 1987-12-23 | 1989-06-30 | Oki Electric Ind Co Ltd | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664924B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101043313B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6329606B1 (en) | Grid array assembly of circuit boards with singulation grooves | |
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
| CN100395886C (zh) | 半导体器件的制造方法 | |
| JPS61111561A (ja) | 半導体装置 | |
| KR20020091327A (ko) | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 | |
| US7678706B2 (en) | Method of manufacturing a semiconductor device | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| US20060097408A1 (en) | Semiconductor package device and method for fabricating the same | |
| JPH0936166A (ja) | ボンディングパッド及び半導体装置 | |
| JPH01228132A (ja) | 半導体装置の製造方法 | |
| JP2004235612A (ja) | 半導体装置の製造方法 | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| CN1983573A (zh) | 半导体器件及其制造方法 | |
| JP3521383B2 (ja) | 半導体装置及びその製造方法 | |
| KR100556351B1 (ko) | 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 | |
| KR100301061B1 (ko) | 씨.에스.피(ｃｓｐ)용 반도체 칩 및 그 제조방법 | |
| KR0146214B1 (ko) | 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JP3751731B2 (ja) | 半導体装置の製造方法 | |
| JP3231620B2 (ja) | 半導体基板及びこれを用いた半導体装置 | |
| KR100206916B1 (ko) | 반도체 칩의 디아이액에 대한 패드 보호방법 | |
| US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |