KR0146214B1 - 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 - Google Patents
리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조Info
- Publication number
- KR0146214B1 KR0146214B1 KR1019950019635A KR19950019635A KR0146214B1 KR 0146214 B1 KR0146214 B1 KR 0146214B1 KR 1019950019635 A KR1019950019635 A KR 1019950019635A KR 19950019635 A KR19950019635 A KR 19950019635A KR 0146214 B1 KR0146214 B1 KR 0146214B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- lead
- adhesive
- chip
- mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조에 관한 것으로, 웨이퍼상에 형성된 리드 온 칩들의 일정한 부분에 접착제를 도포할 수 있는 마스크를 이용하여 추후에 내부리드들의 하면에 테이프를 접착하여 그 내부리드들에 대응하는 개별의 칩상면에 접착시키는 공정 대신에 직접 웨이퍼 상태에서 내부리드들을 접착시킴으로써, 그 테이프 흡습으로 인한 패키지 신뢰성 저하를 방지할 수 있는 동시에 리드 온 칩 패키지를 대량/저가로 생산할 수 있는 것을 특징으로 한다.
Description
제1도는 종래 기술에 의한 리드 온 칩 패키지 제조방법의 흐름도.
제2도는 본 발명에 다른 리드 온 칩 웨이퍼용 접착제 도포 마스크와 웨이퍼를 도시한 개략 사시도.
제3a도는 본 발명의 다른 리드 온 칩 웨이퍼용 접착제 도포 마스크를 도시한 개략 사시도.
제3b도는 제3a도의 A부분을 상세하게 나타내는 개략 확대도.
제4도는 본 발명에 의한 리드 온 칩 웨이퍼용 접착제 도포 마스크를 이용한 리드온 칩 패키지의 제조방법의 흐름도.
제5a도는 본 발명의 리드 온 칩 웨이퍼용 식각 마스크를 이용한 웨이퍼 상태의 리드 온 칩의 구조를 나타낸 개략 사시도.
제5b도는 제5a도의 B부분을 상세하게 나타내는 개략 확대도.
제5c도는 제5a도의 B-B선으로 자른 개략 단면도.
제6도는 본 발명의 리드 온 칩 웨이퍼용 식각/접착제 도포 마스크를 이용한 리드 온 칩 패키지의 제조방법의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
40, 50 : 웨이퍼 42,52 : 칩
44, 64, 74 : 접착제 46 : 절단선
60, 70 : 접착제 도포 마스크 62, 72, 82 : 관통부
76 : 돌출선 78 : 덮개
본 발명은 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조에 관한 것으로, 더욱 상세하게는 웨이퍼 상태에서 각각의 칩들상에 접착제를 도포할 때에 오버 플로우(Overflow)를 방지하기 위해 리드 온 칩 웨이퍼용 식각 마스크를 이용하여 칩들상에 접착제가 도포될 부분을 식각을 하고, 그 식각된 칩들상에 접착제를 도포할 수 있는 리드 온 칩 웨이퍼용 접착제 도포 마스크를 이용하여 각각의 칩들상에 대응되는 내부리드들이 테이프에 의해서 접착될 부분(식각 부분)에 미리 접착제를 도포하여 리드 온 칩 패키지를 제조하는 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조에 관한 것이다.
리드 온 칩 패키지는 대형의 칩의 효과적인 탑재는 물론 칩에 전원을 공급하는 버스바(busbar)의 설치가 가능하여 반도체의 전기적 특성 개선에 효과적이다.
또한, 리드 온 칩 기술을 반도체 패키지에 도입하게 되면 내부리드들이 와이어에 의해서 전기적으로 연결되는 칩상에 형성된 본딩패드들이 위치 제약을 받지 않기 때문에 칩 회로 설계시 유연하게 대처할 수 있으며, 근본적으로 다이패드를 갖지 않기 때문에 그 다이패드와 성형수지간의 상이한 열팽창 계수에 의하여 발생되는 박리현상이 발생되지 않는다.
그러나, 리드 온 칩 패키지는 흡습하는 성질을 갖는 테이프를 사용하여 칩상에 내부리드들을 접착하게 되므로 반도체 패키지의 신뢰성 검사와 같은 가혹한 조건에서 그 테이프의 흡습에 의해서 불량을 유발하는 단점을 내포하게 되었다.
제1도는 종래 기술에 의한 리드 온 칩 패키지 제조방법의 흐름도이다.
제1도를 참조하면, 리드 온 칩 패키지는, 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상에 칩들을 형성하여 그 개별의 칩들에 전기 특성 검사를 마친 웨이퍼 소자 제조 단계(11)와, 그 웨이퍼 이면에 테이프를 부착하는 테이프 마운팅 단계(12)와, 그 웨이퍼상의 절단선을 따라 절단수단을 이용하여 절단하는 웨이퍼 절단 단계(13)와, 그 웨이퍼로부터 개별의 칩들로 분리하고, 또한 리드프레임의 내부리드 하면상에 폴리이미드 테이프를 부착한 후, 그 개별 칩상의 소정위치에 폴리이미드 테이프가 부착된 내부리드들을 접착하는 다이접착 단계(14)와, 그 칩상에 형성되어 있는 본딩패드들과 대응되는 내부리드들을 전기적 연결하는 본딩 단계(15)와, 그 칩과 전기적 연결된 소정의 부분을 전기적 또는 화학적, 물리적 충격으로부터 보호하기 위해 수지로 성형하는 성형 단계(16)와, 그 수지로부터 노출된 리드프레임의 사이드 레일부위를 절단하고 패키지의 고유 모양으로 형성하기 위해 외부리드를 절곡하는 절단/절곡 단계(17)와, 그 외부리드들에 납 또는 주석 도금막을 입혀 납땜성 및 전기전도성을 양호하게 하는 리드 마무리 단계(18)를 거쳐서 제조된다.
전술한 종래 기술에 의한 리드 온 칩 패키지 제조방법의 단점을 기술하면 다음과 같다.
첫째, 폴리이미드 테이프의 제조는 폴리이미드 베이스 필름에 용해상태의 접착제를 균일하게 도포하고, 그 베이스 필름을 경화시켜 접착제를 고체상태로 만든 후, 그 베이스 필름을 일정한 폭으로 절단하여 두루마기 형태(roll)로 만드는 복잡한 단계를 거치기 때문에 제조 단가의 상승을 야기하며, 또한 폴리이미드 테이프 제작은 최소 두께에 한계가 있어 반도체 패키지 조립 후에 신뢰성 평가에서 그 테이프의 흡습에 의한 불량을 유발하는 요인이 된다.
둘째, 폴리이미드 테이프를 리드프레임의 내부리드에 접착하는 단계는 펀치를 이용하는 기계적 방법이기 때문에, 그 펀치의 가공한계가 접착되는 테이프의 최소 두께를 결정짓는 인자로 작용하는 동시에 펀칭 과정에서 흔히 발생되는 테이프의 깔쭉깔쭉한 부분(burr)이 패키지 조립단계에서 불량을 유발하기도 한다.
세째, 패키지 신뢰성 검사에서 리드 온 칩 패키지의 불량을 유발하는 가장 큰 요인은 칩 상면과 리드프레임의 내부리드를 접착하는 폴리이미드 테이프와 다른 재료들과의 상이한 열팽창 계수로 인한 응력, 접착 단계에서 발생하는 박리현상과 보이드(void) 등이 있으며, 또한 테이프의 흡습에 의한 패키지 크랙이 있다.
따라서 본 발명의 목적은 웨이퍼상에 형성된 칩들상의 소정위치에 접착제를 도포하여 내부리드를 접착함으로써, 종래 기술에서 사용되는 테이프의 흡습으로 인한 패키지 신뢰성 저하를 방지하고, 웨이퍼 수준에서 접착제를 한번에 도포함으로써 대량 생산 및 원가 절감을 기할 수 있는 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조를 제공하는데 있다.
상기 목적을 달성하기 위하여,
리드 온 칩용 웨이퍼상에 형성된 칩들의 상면과 그 각각의 칩상면의 도포부분들에 대응되는 내부리드들이 접착되도록 그 리드 온 칩용 웨이퍼상의 칩들의 접착제가 도포된 도포부분들의 위치와 동일한 위치에 복수개의 형성된 관통부들을 갖으며, 그 리드 온 칩용 웨이퍼의 크기에 대해 적어도 작지 않은 크기를 갖는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크를 제공한다.
상기 다른 목적을 달성하기 위하여,
리드 온 칩용 웨이퍼상의 개별 칩 사방에 형성된 절단선과 동일한 위치에 일정 높이만큼 돌출 · 형성되어 있는 돌출선들이 있으며, 그 돌출선들의 내부에는 상기 칩들의 상면과 그 각각의 칩상면의 도포부분들에 대응되는 내부리드들이 접착되도록 그 리드 온 칩용 웨이퍼상의 칩들의 접착제가 도포된 도포부분들의 위치와 동일한 위치에 형성된 복수개의 관통부들을 갖으며, 상기 소정의 도포부분들에 접착제가 도포되는 것을 방지하기 위해 그 도포부분에 대응되는 관통부들을 덮는 수단을 갖으며, 그 리드 온 칩용 웨이퍼의 크기에 대해 적어도 작지 않은 크기를 갖는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크를 제공한다.
상기 또 다른 목적을 달성하기 위하여,
(a)리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상에 형성되어 있는 칩들상면과 그 칩상면의 소정위치에 대응되는 내부리드들을 접착시키기 위해 그 소정위치와 동일한 위치에 관통부들이 뚫려진 접착제 도포 마스크를 정렬키를 이용하여 정렬하는 단계와;
(b)그 접착제 도포 마스크상에 접착제를 도포한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장치에 넣어 경화시키는 접착제 도포/경화 단계를 포함하는 리드 온 칩 웨이퍼용 마스크 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법을 제공한다.
상기 또 다른 목적을 달성하기 위하여,
본딩패드들이 상면에 형성된 리드 온 칩들과; 그 리드 온 칩들의 본딩패드들은 노출하며 각각의 그 칩들의 상면에 적층된 보호막들과; 상기 리드 온 칩들의 사이에 일정하게 이격되어 형성된 절단선을 갖으며 그 리드 온 칩들이 상면에 형성된 리드 온 칩용 웨이퍼에 있어서,
접착제를 상기 보호막들 상면의 일정한 영역에 도포하고 그 보호막들의 일정한 상면에 대응되는 부분과 내부리드들을 접착시킬 때 상기 접착제의 오버 플로우(Overflow)를 방지하기 위해 상기 보호막들의 일부를 노출시킨 것을 특징으로 하는 웨이퍼의 구조를 제공한다.
상기 또 다른 목적을 달성하기 위하여,
(a)리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상의 소자들 및 회로들을 제조 후, 상기 웨이퍼상에 형성된 칩들상에 형성되어 본딩패드들과 그 본딩패드를 제외하고 소자들과 회로들을 보호하기 위해 그 칩상에 적층되어 있는 보호막상에 감광액을 도포하는 단계와;
(b)그 보호막중에서 추후 접착제가 도포될 노출부분에 대응되는 소정위치와 동일하게 관통부들이 뚫려진 리드 온 칩 웨이퍼용 식각 마스크(이하 식각 마스크라 한다)를 상기 웨이퍼와 정렬시키는 단계와;
(c)그 정렬된 식각 마스크 위에 식각액을 도포하여 상기 칩들상에 적층된 보호막에서 소정의 노출부분을 노출시키는 단계와;
(d)그 식각 마스크를 제거하고 그 감광액이 도포된 웨이퍼를 플라즈마를 이용하여 감광액을 제거하는 에싱(ashing)하는 단계와;
(e)그 에싱이 끝난 웨이퍼에서 남은 감광액을 완전히 제거하는 포토 레지스트 스트립(strip)을 하는 단계와;
(f)그 웨이퍼상에 형성되어 있는 칩들상면과 그 칩상면의 소정위치에 대응되는 내부리드들을 접착시키기 위해 그 소정위치와 동일한 위치에 관통부들이 뚫려진 접착제 도포 마스크를 정렬키를 이용하여 정렬하는 단계와;
(g)그 접착제 도포 마스크상에 접착제를 도포한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장치에 넣어 경화시키는 접착제 도포/경화 단계를 포함하는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명에 따른 리드 온 칩 웨이퍼용 접착제 도포 마스크와 웨이퍼를 도시한 개략 사시도이다.
제2도를 참조하면, 전기 특성 검사를 마친 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)(40)의 상면에는 일정한 간격을 두고 접착제를 도포하기 위해 일정하게 관통부(62)들이 뚫려져 있는 리드 온 칩 웨이퍼용 접착제 마스크(이하 접착제 도포 마스크라 한다)(60)가 배치되어 있어, 결과적으로 상기 접착제 도포 마스크(60)의 관통부(62)들을 제외한 부분에는 접착제(64)가 도포되고, 그 뚫려진 관통부(62)들을 통해서 웨이퍼(40)상에 형성된 칩(42)들의 소정위치에 접착제(44)가 도포된다.
좀 더 상세히 언급하면, 웨이퍼(40)는 소자(도시 안됨)들과 회로(도시 안됨)들이 상면에 형성되어 칩(42)들과 그 칩(42)들 사이의 경계 역할을 하는 동시에 다이 접착 공정전(前)에 절단 수단(도시 안됨)에 의해서 개별의 칩으로 절단하기 위해 형성되어 있는 절단선(scribe line)을 포함한다.
또한, 접착제 도포 마스크(60)는 상기 웨이퍼(40)와 정렬되게 배치되기 위해 정렬키(도시 안됨)에 의해서 정렬이 되며, 상기 웨이퍼(40)상에 형성되어 있는 칩(42)들상에 접착제(44)를 도포하기 위해 일정한 간격으로 관통부(62)들이 뚫려 있으며, 그 관통부(62)들은 상기 칩(42)상의 소정위치에 대응되는 내부리드(도시 안됨)들을 상기 칩(42)들 상면과 접착하기 위해 형성되어 있고, 상기 접착제 도포 마스크(60)의 크기는 상기 웨이퍼(40) 보다는 일정 크기만큼 크게 형성되어 있는 구조로 되어 있다.
제3a도는 본 발명의 다른 리드 온 칩 웨이퍼용 접착제 도포 마스크를 도시한 개략 사시도이다.
제3b도는 제3a도의 A부분을 상세하게 나타내는 개략 확대도이다.
제3도를 참조하면, 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)(40)의 상면에는 일정한 간격, 즉 미세한 간격을 두고 접착제를 도포하기 위해 일정하게 관통부(72)들이 뚫려져 있는 리드 온 칩 웨이퍼용 접착제 마스크(이하 접착제 도포 마스크라 한다)(70)가 배치되어 있어, 결과적으로 상기 접착제 도포 마스크(70)의 관통부(72)들을 제외한 부분에는 접착제(74)가 도포되고, 그 뚫려진 관통부(72)들을 통해서 웨이퍼(40)상에 형성된 칩(42)들의 소정위치에 접착제(44)가 도포된다.
좀 더 상세히 언급하면, 접착제 도포 마스크(70)는 웨이퍼(40)상에 형성되어 있는 절단선(46)과 동일한 위치에 일정 높이만큼 돌출·형성되어 있는 돌출선(76)들이 있으며, 그 돌출선(76)들의 내부에는 상기 칩(42)들상과 그 칩(42)들상의 소정위치에 대응되는 내부리드(도시 안됨)들을 서로 접착시키기 위해 그 동일한 소정위치에 형성되어 있는 관통부(72)들이 있는 구조로 되어 있다.
상기 돌출선(76)을 좀 더 자세히 언급하면, 상기 웨이퍼상의 칩들 중에서 소정의 검사에 불합격된 칩(도시 안됨)들은 그 칩들의 표면에 까맣게 점을 찍는데 그 불량처리된 칩들은 제품으로서 가치가 없음으로 그 불량처리 된 개별의 칩들에 대응되는 접착제 도포 마스크(70)의 돌출선(76)내에 접착제(74)의 도포를 방지하기 위한 덮개(78)들을 용이하게 착탈할 수 있게 일정 높이를 갖게 형성되어 있으며, 그 덮개(78)들의 두께는 상기 돌출선(75)의 높이를 초과하지 않는 범위내가 바람직하다.
제4도는 본 발명에 의한 리드 온 칩 웨이퍼용 접착제 도포 마스크를 이용한 리드 온 칩 패키지의 제조방법의 흐름도이다.
제4도를 참조하면, 리드 온 칩 패키지는, 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상에 칩들을 형성하여 그 개별의 칩들에 전기 특성 검사를 마친 웨이퍼 소자 제조 단계(21)와, 그 웨이퍼상에 형성되어 있는 칩들상면과 그 칩상면의 소정위치에 대응되는 내부리드들을 접착시키기 위해 그 소정위치와 동일한 위치에 관통부들이 뚫려진 리드 온 칩 패키지용 접착제 도포 마스크(이하 접착제 도포 마스크라 한다)를 정렬키를 이용하여 정렬하고 그 접착제 도포 마스크상에 접착제를 도포한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장 치에 넣어 경화시키는 접착제 도포/경화 단계(21a)와, 그 웨이퍼 이면에 테이프를 부착하는 테이프 마운팅 단계(22)와, 그 웨이퍼상의 절단선을 따라 절단수단을 이용하여 절단하는 웨이퍼 절단 관계(23)와, 그 웨이퍼로부터 개별의 칩들로 분리하고, 또한 그 개별 칩상의 소정위치에 도포/경화된 접착제와 그 접착제가 존재하는 부분에 대응되는 내부리드들을 접착하는 다이접착 단계(24a)와, 그 칩상에 형성되어 있는 본딩패드들과 대응되는 내부리드들을 전기적 연결하는 본딩 단계(25)와, 그 칩과 전기적 연결된 소정의 부분을 전기적 또는 화학적, 물리적 충격으로부터 보호하기 위해 수지로 성형하는 성형 단계(26)와, 그 수지로부터 노출된 리드프레임의 사이드 레일부위를 절단하고 패키지의 고유 모양으로 형성하기 위해 외부리드를 절곡하는 절단/절곡 단계(27)와, 그 외부리드들에 납 또는 주석 도금막을 입혀 납땜성 및 전기전도성을 양호하게 하는 리드 마무리 단계(28)를 거쳐서 제조된다.
제5a도는 본 발명의 리드 온 칩 웨이퍼용 식각 마스크를 이용한 웨이퍼 상태의 리드 온 칩의 구조를 나타낸 개략 사시도이다.
제5b도는 제5a도의 B부분을 상세하게 나타내는 개략 확대도이다.
제5c도는 제5a도의 B-B선으로 자른 개략 단면도이다.
제5도를 참조하면, 전기 특성 검사를 마친 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)(50)의 상면에는 일정한 간격을 두고 일정하게 관통부(82)들이 뚫려져 있는 리드 온 칩 웨이퍼용 식각 마스크(이하 식각 마스크라 한다)(80)가 배치되어 있으며, 결과적으로 상기 식각 마스크(80)의 관통부(82)들을 통해서 상기 웨이퍼(50)상에 형성되어 있는 칩(52)들상의 노출부분(그 칩상에 적층되어 있는 보호막으로 추후 접착제가 도포될 부분)(53)이 현상·노출되어 있는 구조로 되어 있다.
좀 더 상세히 언급하면, 웨이퍼(50)는 그 웨이퍼(50)상에 소자(도시 안됨)들과 회로(도시 안됨)들이 상면에 형성되어 있는 칩(52)들이 존재하며, 그 칩(52)들의 상면, 즉 본딩 단계에서 내부리드(도시 안됨)들과 전기적 연결되는 본딩패드(도시 안됨)들과 추후 리드 온 칩 웨이퍼용 접착제 도포 마스크(이하 접착제 도포 마스크라 한다)(도시 안됨)에 의해 접착제(도시 안됨)가 도포될 노출부분(53)을 제외한 소자들과 회로들 위에 보호막(예: 폴리이미드 층)(55)이 적층되어 있는 구조를 갖는다.
또한, 상기 식각 마스크(80)의 구조는 제3도(a)의 접착제 도포 마스크(70)과 동일하며, 또한 제2도의 접착제 도포 마스크(60)를 사용할 수도 있다.
본 발명에 따른 웨이퍼 상태의 칩 구조의 보호막 노출부분은(53), 추후에 접착제가 도포될 때에 그 접착제가 오버 플로우(overflow)되는 것을 방지하는 역할을 하는 것으로, 패키지의 신뢰성을 보다 더 개선시킬 수 있다.
제6도는 본 발명의 리드 온 칩 웨이퍼용 식각/접착제 도포 마스크를 이용한 리드 온 칩 패키지의 제조방법의 흐름도이다.
제6도를 참조하면, 리드 온 칩 패키지는, 리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상에 칩들을 형성하여 그 개별의 칩들에 전기 특성 검사를 마친 웨이퍼 소자 제조 단계(31)와, 그 칩들상에 형성되어 본딩패드들과 그 본딩패드를 제외하고 소자들과 회로들을 보호하기 위해 그 칩상에 적층되어 있는 보호막(예: 폴리이미드 층)상에 감광액을 도포하고, 그 보호막중에서 추후 접착제가 도포될 노출부분에 대응되는 소정위치와 동일하게 관통부들이 뚫려진 리드 온 칩 웨이퍼용 식각 마스크(이하 식각 마스크라 한다)를 상기 웨이퍼와 정렬시키고, 그 정렬된 식각 마스크위에 식각액을 도포하여 상기 칩들상에 적층된 보호막에서 소정의 노출부분을 노출시키는 식각 단계(31a)와, 그 식각 마스크를 제거하고 그 감광액이 도포된 웨이퍼를 플라즈마를 이용하여 감광액을 제거하는 에싱(ashing)을 하고 그 에싱이 끝난 웨이퍼에서 남은 감광액을 완전히 제거하는 포토 레지스트 스트립(strip)을 하는 에싱/스트립 단계(31b)와, 그 칩들상에 노출된 노출부분과 그 노출부분에 대응되게 동일한 관통부들이 뚫려져 있는 리드 온 칩 웨이퍼용 접착제 도포 마스크를 상기 웨이퍼에 정렬키를 이용하여 정렬하고, 그 접착제 도포 마스크상에 접착제를 도포 한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장치에 넣어 경화시키는 접착제 도포/경화 단계(31c)와, 그 웨이퍼 이면에 테이프를 부착하는 테이프 마운팅 단계(32)와, 그 웨이퍼상의 절단선을 따라 절단수단을 이용하여 절단하는 웨이퍼 절단 단계(33)와, 그 웨이퍼로부터 개별의 칩들로 분리하고, 또한 그 개별 칩상의 소정위치에 도포/경화된 접착제와 그 접착제가 존재하는 부분에 대응되는 내부리드들을 접착하는 다이접착 단계(34a)와, 그 칩상에 형성되어 있는 본딩패드들과 대응되는 내부리드들을 전기적 연결하는 본딩 단계(35)와, 그 칩과 전기적 연결된 소정의 부분을 전기적 또는 화학적, 물리적 충격으로부터 보호하기 위해 수지로 성형하는 성형 단계(36)와, 그 수지로부터 노출된 리드프레임의 사이드 레일부위를 절단하고 패키지의 고유 모양으로 형성하기 위해 외부리드를 절곡하는 절단/절곡 단계(37)와, 그 외부리드들에 납 또는 주석 도금막을 입혀 납땜성 및 전기전도성을 양호하게 하는 리드 마무리 단계(38)를 거쳐서 제조된다.
본 발명의 리드 온 칩 웨이퍼용 마스크는 식각과 접착제 도포에 별개로 사용할 수 있도록 제작할 수도 있으며, 식각 마스크를 세척한 후에 접착제 도포 마스크로도 사용할 수 있으며, 상기 두 마스크는 동일한 구조를 갖는 것이 바람직하다.
본 발명에 따른 구조 및 방법에 의하면, 리드 온 칩 패키지를 대량/저가로 생산할 수 있는 동시에 개선된 신뢰성을 제공하는 이점(利點)이 있다.
Claims (10)
- 리드 온 칩용 웨이퍼상에 명성된 칩들의 상면과 그 각각의 칩상면의 도포부분들에 대응되는 내부리드들이 접착되도록 그 리드 온 칩용 웨이퍼상의 칩들의 접착제가 도포된 도포부분들의 위치와 동일한 위치에 복수개의 형성된 관통부들을 갖으며, 그 리드 온 칩용 웨이퍼의 크기에 대해 적어도 작지 않은 크기를 갖는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크.
- 리드 온 칩용 웨이퍼상의 개별 칩 사방에 형성된 절단선과 동일한 위치에 일정 높이만큼 돌출·형성되어 있는 돌출선들이 있으며, 그 돌출선들의 내부에는 상기 칩들의 상면과 그 각각의 칩상면의 도포부분들에 대응되는 내부리드들이 접착 되도록 그 리드 온 칩용 웨이퍼상의 칩들의 접착제나 도포된 도포부분들의 위치와 동일한 위치에 형성된 복수개의 관통부들을 갖으며, 상기 소정의 도포부분들에 접착제가 도포되는 것을 방지하기 위해 그 도포부분에 대응되는 관통부들을 덮는 수단을 갖으며, 그 리드 온 칩용 웨이퍼의 크기에 대해 적어도 작지 않은 크기를 갖는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크.
- 제2항에 있어서, 상기 덮는 수단은 그 수단이 덮는 관통부들 보다 크기가 적어도 크며 상기 개별의 돌출선 보다는 크기가 적어도 작은 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크.
- 제2항 또는 제3항에 있어서, 상기 돌출선의 높이는 상기 덮는 수단의 높이와 동일한 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크.
- 제2항 또는 제3항에 있어서, 상기 돌출선의 높이는 상기 덮는 수단의 높이보다 적어도 높은 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크.
- (a)리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상에 형성되어 있는 칩들상면과 그 칩상면의 소정위치에 대응되는 내부리드들을 접착시키기 위해 그 소정위치와 동일한 위치에 관통부들이 뚫려진 접착제 도포 마스크를 정렬키를 이용하여 정렬하는 단계 와; (b)그 접착제 도포 마스크상에 접착제를 도포한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장치에 넣어 경화시키는 접착제 도포/경화 단계를 포함하는 리드 온 칩 웨이퍼용 마스크 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법.
- 본딩패드들이 상면에 형성된 리드 온 칩들과; 그 리드 온 칩들의 본딩패드들은 노출하며 각각의 그 칩들의 상면에 적층된 보호막들과; 상기 리드 온 칩들의 사이에 일정하게 이격되어 형성된 절단선을 갖으며 그 리드 온 칩들이 상면에 형성된 리드 온 칩용 웨이퍼에 있어서, 접착제를 상기 보호막들 상면의 일정한 영역에 도포하고 그 보호막들의 일정한 상면에 대응되는 부분과 내부리드들을 접착시킬 때 상기 접착제의 오버 플로우(overflow)를 방지하기 위해 상기 보호막들의 일부를 노출시킨 것을 특징으로 하는 웨이퍼의 구조.
- 제7항에 있어서, 상기 일부 노출된 부분들의 깊이가 도포될 접착제의 두께와 동일한 것을 특징으로 하는 웨이퍼의 구조.
- 제7항에 있어서, 상기 일부 노출된 부분들의 깊이가 도포될 접착제의 두께에 비하여 더 깊은 것을 특징으로 하는 웨이퍼의 구조.
- (a)리드 온 칩용 웨이퍼(이하 웨이퍼라 한다)상의 소자들 및 회로들을 제조 후, 상기 웨이퍼상에 형성된 칩들상에 형성되어 본딩패드들과 그 본딩패드를 제외하고 소자들과 회로들을 보호하기 위해 그 칩상에 적층되어 있는 보호막상에 감광액을 도포하는 단계와; (b)그 보호막중에서 추후 접착제가 도포될 노출부분에 대응되는 소정위치와 동일하게 관통부들이 뚫려진 리드 온 칩 웨이퍼용 식각 마스크(이하 식각 마스크라 한다)를 상기 웨이퍼와 정렬시키는 단계와; (c)그 정렬된 식각 마스크 위에 식각액을 도포하여 상기 칩들상에 적층된 보호막에서 소정의 노출부분을 노출시키는 단계와; (d)그 식각 마스크를 제거하고 그 감광액이 도포된 웨이퍼를 플라즈마를 이용하여 감광액을 제거하는 에싱(ashing)하는 단계와; (e)그 에싱이 끝난 웨이퍼에서 남은 감광액을 완전히 제거하는 포토 레지스트 스트립(strip)을 하는 단계와; (f)그 웨이퍼상에 형성되어 있는 칩들상면과 그 칩상면의 소정위치에 대응되는 내부리드들을 접착시키기 위해 그 소정위치와 동일한 위치에 관통부들이 뚫려진 접착제 도포 마스크를 정렬키를 이용하여 정렬하는 단계와; (g)그 접착제 도포 마스크상에 접착제를 도포한 후, 그 접착제 도포 마스크를 제거하고, 그 접착제가 도포된 웨이퍼를 경화장치에 넣어 경화시키는 접착제 도포/경화 단계를 포함하는 것을 특징으로 하는 리드 온 칩 웨이퍼용 마스크를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019635A KR0146214B1 (ko) | 1995-07-05 | 1995-07-05 | 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 |
| TW085113630A TW381332B (en) | 1995-07-05 | 1996-11-07 | Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces in a wafer level and a method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019635A KR0146214B1 (ko) | 1995-07-05 | 1995-07-05 | 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008495A KR970008495A (ko) | 1997-02-24 |
| KR0146214B1 true KR0146214B1 (ko) | 1998-11-02 |
Family
ID=19419832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019635A KR0146214B1 (ko) | 1995-07-05 | 1995-07-05 | 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR0146214B1 (ko) |
| TW (1) | TW381332B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110901216A (zh) * | 2019-12-02 | 2020-03-24 | 珠海格力新元电子有限公司 | 半导体引线框架印刷用钢网及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5789436B2 (ja) | 2011-07-13 | 2015-10-07 | ファスフォードテクノロジ株式会社 | ダイボンダ |
-
1995
- 1995-07-05 KR KR1019950019635A patent/KR0146214B1/ko not_active IP Right Cessation
-
1996
- 1996-11-07 TW TW085113630A patent/TW381332B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110901216A (zh) * | 2019-12-02 | 2020-03-24 | 珠海格力新元电子有限公司 | 半导体引线框架印刷用钢网及装置 |
| CN110901216B (zh) * | 2019-12-02 | 2021-07-23 | 珠海格力新元电子有限公司 | 半导体引线框架印刷用钢网及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008495A (ko) | 1997-02-24 |
| TW381332B (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129259B2 (en) | Manufacturing method of preparing a substrate with forming and removing the check patterns in scribing regions before dicing to form semiconductor device | |
| KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
| US6344696B2 (en) | Chip size package semiconductor device and method of forming the same | |
| US7754534B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN100395886C (zh) | 半导体器件的制造方法 | |
| KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
| JP2000068401A (ja) | 半導体装置およびその製造方法 | |
| US20170245365A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008078335A (ja) | 半導体装置及び、半導体装置の製造方法 | |
| US7294451B2 (en) | Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board | |
| CN113594051B (zh) | 半导体封装方法 | |
| KR0146214B1 (ko) | 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 | |
| JP4067507B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| JP2006100666A (ja) | 半導体装置及びその製造方法 | |
| CN114695283A (zh) | 芯片封装结构及其制作方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| US6420212B1 (en) | Method and apparatus to enclose dice | |
| JP2005057280A (ja) | 高信頼性チップスケールパッケージ | |
| Kiyono et al. | Consideration of mechanical chip crack on fbga packages | |
| US20240170432A1 (en) | Semiconductor device | |
| JP3722784B2 (ja) | 半導体装置 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |