JP3231620B2 - 半導体基板及びこれを用いた半導体装置 - Google Patents
半導体基板及びこれを用いた半導体装置Info
- Publication number
- JP3231620B2 JP3231620B2 JP11412296A JP11412296A JP3231620B2 JP 3231620 B2 JP3231620 B2 JP 3231620B2 JP 11412296 A JP11412296 A JP 11412296A JP 11412296 A JP11412296 A JP 11412296A JP 3231620 B2 JP3231620 B2 JP 3231620B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- lead
- external connection
- connection terminal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はシリコンウェハーを
そのまま利用し、ワイヤボンディングが容易でしかも多
品種少量生産に対応できる半導体基板及びこれを用いた
半導体装置に関する。
そのまま利用し、ワイヤボンディングが容易でしかも多
品種少量生産に対応できる半導体基板及びこれを用いた
半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置に使用する半導体素子
の製造は、特定極性に加工されたシリコンウェハー上
に、絶縁層を形成する酸化被膜を形成し、その上にフォ
トレジスト膜を形成し、予め半導体素子に合わせて特定
のパターンが形成されたマスクを被せて露光した後、現
像処理して前記酸化被膜上に前記パターンを食刻し、次
にフォトレジスト膜やダストの残存物を超純水で洗い流
し、特定種類のガスを吹き込み露出したシリコンウェハ
ーに不純物をしみ込ませて半導体極を形成し、更にアル
ミ蒸着を行って各半導体極の回路連結を行っていた。そ
して、一つのシリコンウェハー上に縦横に多数の半導体
素子を製造し、必要な検査を行って各半導体素子を切り
離して個々の半導体素子を製造し、製造された個々の半
導体素子を特定のリードフレーム上に搭載し、ワイヤボ
ンディングを行うと共に樹脂封止を行って製品である半
導体装置を製造していた。
の製造は、特定極性に加工されたシリコンウェハー上
に、絶縁層を形成する酸化被膜を形成し、その上にフォ
トレジスト膜を形成し、予め半導体素子に合わせて特定
のパターンが形成されたマスクを被せて露光した後、現
像処理して前記酸化被膜上に前記パターンを食刻し、次
にフォトレジスト膜やダストの残存物を超純水で洗い流
し、特定種類のガスを吹き込み露出したシリコンウェハ
ーに不純物をしみ込ませて半導体極を形成し、更にアル
ミ蒸着を行って各半導体極の回路連結を行っていた。そ
して、一つのシリコンウェハー上に縦横に多数の半導体
素子を製造し、必要な検査を行って各半導体素子を切り
離して個々の半導体素子を製造し、製造された個々の半
導体素子を特定のリードフレーム上に搭載し、ワイヤボ
ンディングを行うと共に樹脂封止を行って製品である半
導体装置を製造していた。
【０００３】
【発明が解決しようとする課題】しかしながら、前記半
導体装置の製造方法においては、シリコンウェハーの上
に多数の半導体素子を同時に製造するので大量生産に適
しているが、設備が大型化して設備コストがかかり、多
品種少量生産には不向きであった。また、一枚のシリコ
ンウェハーに形成された多数の半導体素子の全てが良品
ではなく、部分的には不良品も発生するので予め検査を
行って不良品をマークし、ダイシング工程によって各半
導体素子を分離した後、個別に選別して不良品を除去す
る必要があった。また、各半導体素子の表面には、ワイ
ヤボンディングを行うための電極パッドが形成されてい
るので、半導体素子の回路構成の都合によって、電極パ
ッドとリードフレームの端子（インナーリード）と連結
する場合にボンディングワイヤが交錯し、ボンディング
ワイヤを立体配線とする必要があり、極めて手間をかけ
て配線を行う必要があった。本発明はかかる事情に鑑み
てなされたもので、ワイヤボンディングが簡単であり、
多品種少量生産に対応する半導体基板及びこれを用いた
半導体装置を提供することを目的とする。
導体装置の製造方法においては、シリコンウェハーの上
に多数の半導体素子を同時に製造するので大量生産に適
しているが、設備が大型化して設備コストがかかり、多
品種少量生産には不向きであった。また、一枚のシリコ
ンウェハーに形成された多数の半導体素子の全てが良品
ではなく、部分的には不良品も発生するので予め検査を
行って不良品をマークし、ダイシング工程によって各半
導体素子を分離した後、個別に選別して不良品を除去す
る必要があった。また、各半導体素子の表面には、ワイ
ヤボンディングを行うための電極パッドが形成されてい
るので、半導体素子の回路構成の都合によって、電極パ
ッドとリードフレームの端子（インナーリード）と連結
する場合にボンディングワイヤが交錯し、ボンディング
ワイヤを立体配線とする必要があり、極めて手間をかけ
て配線を行う必要があった。本発明はかかる事情に鑑み
てなされたもので、ワイヤボンディングが簡単であり、
多品種少量生産に対応する半導体基板及びこれを用いた
半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体基板は、所定寸法の円柱又は多角柱の外郭
形状を有するシリコン単結晶棒からスライスされ、その
表面及び裏面にはシリコン酸化被膜層が形成された半導
体基板（即ち、シリコンウェハー）が用いられ、前記半
導体基板の表面の中央部に、抵抗及び／又は容量を含む
能動回路、並びにトランジスタを含む受動回路とが組み
込まれたモノリシック集積回路領域部と、前記モノリシ
ック集積回路領域部外で、前記半導体基板の周辺部内側
に設けられた複数の外部接続端子ランドと、前記モノリ
シック集積回路領域部の各電極パッドと前記各々の外部
接続端子ランドをそれぞれ連結する導体リードと、前記
それぞれの外部接続端子ランドを除いた他の部分の表面
に、前記モノリシック集積回路領域部及び導体リードを
保護する耐熱樹脂被膜とを有している。また、請求項２
記載の半導体基板は、請求項１記載の半導体基板におい
て、前記半導体基板には２以上のモノリシック集積回路
領域部が形成されている。請求項３記載の半導体装置
は、請求項１又は２記載の半導体基板を用いた半導体装
置であって、前記半導体基板の周囲に離間して放射状に
配置され、それぞれ内端子と外端子とを有する複数のリ
ードを備えたリードパターンと、前記半導体基板のそれ
ぞれ外部接続端子ランドと前記リードパターンの各リー
ドの内端子とを連結するボンディング手段と、前記半導
体基板、前記ボンディング手段及び前記各リードの内端
子を覆う樹脂封止体とを有している。請求項４記載の半
導体装置は、請求項３記載の半導体装置において、前記
ボンディング手段が、前記半導体基板のそれぞれ外部接
続端子ランドと前記リードパターンの各リードの内端子
とを連結するボンディングワイヤからなっている。請求
項５記載の半導体装置は、請求項３記載の半導体装置に
おいて、前記ボンディング手段が、前記半導体基板のそ
れぞれ外部接続端子ランドと前記リードパターンの各リ
ードの内端子とを電気的に連結するインナーリードボン
ディングからなっている。そして、請求項６記載の半導
体装置は、請求項３記載の半導体装置において、前記ボ
ンディング手段が、前記半導体基板のそれぞれ外部接続
端子ランドと前記リードパターンの各リードの内端子と
を電気的に連結するフリップチップボンディングからな
っている。
記載の半導体基板は、所定寸法の円柱又は多角柱の外郭
形状を有するシリコン単結晶棒からスライスされ、その
表面及び裏面にはシリコン酸化被膜層が形成された半導
体基板（即ち、シリコンウェハー）が用いられ、前記半
導体基板の表面の中央部に、抵抗及び／又は容量を含む
能動回路、並びにトランジスタを含む受動回路とが組み
込まれたモノリシック集積回路領域部と、前記モノリシ
ック集積回路領域部外で、前記半導体基板の周辺部内側
に設けられた複数の外部接続端子ランドと、前記モノリ
シック集積回路領域部の各電極パッドと前記各々の外部
接続端子ランドをそれぞれ連結する導体リードと、前記
それぞれの外部接続端子ランドを除いた他の部分の表面
に、前記モノリシック集積回路領域部及び導体リードを
保護する耐熱樹脂被膜とを有している。また、請求項２
記載の半導体基板は、請求項１記載の半導体基板におい
て、前記半導体基板には２以上のモノリシック集積回路
領域部が形成されている。請求項３記載の半導体装置
は、請求項１又は２記載の半導体基板を用いた半導体装
置であって、前記半導体基板の周囲に離間して放射状に
配置され、それぞれ内端子と外端子とを有する複数のリ
ードを備えたリードパターンと、前記半導体基板のそれ
ぞれ外部接続端子ランドと前記リードパターンの各リー
ドの内端子とを連結するボンディング手段と、前記半導
体基板、前記ボンディング手段及び前記各リードの内端
子を覆う樹脂封止体とを有している。請求項４記載の半
導体装置は、請求項３記載の半導体装置において、前記
ボンディング手段が、前記半導体基板のそれぞれ外部接
続端子ランドと前記リードパターンの各リードの内端子
とを連結するボンディングワイヤからなっている。請求
項５記載の半導体装置は、請求項３記載の半導体装置に
おいて、前記ボンディング手段が、前記半導体基板のそ
れぞれ外部接続端子ランドと前記リードパターンの各リ
ードの内端子とを電気的に連結するインナーリードボン
ディングからなっている。そして、請求項６記載の半導
体装置は、請求項３記載の半導体装置において、前記ボ
ンディング手段が、前記半導体基板のそれぞれ外部接続
端子ランドと前記リードパターンの各リードの内端子と
を電気的に連結するフリップチップボンディングからな
っている。
【０００５】請求項１、２記載の半導体基板及び請求項
３〜６記載の半導体装置においては、所定寸法の円形又
は角形の半導体基板中（即ち、シリコンウェハー）に、
モノリシック集積回路領域部を設け、その周囲に外部接
続端子ランドを設け、この外部接続端子ランドとモノリ
シック集積回路領域部の各電極パッドを導体リードを介
して連結するようにしているので、半導体素子を含む半
導体装置を個別に製造することが可能となる。更に、半
導体基板の状態で性能検査等を行え、不良の場合には廃
棄し良品の場合に使用するので、従来のように多数の半
導体素子の良否を個別に検査する必要がなく、設備の簡
略化が可能となる。また、外部接続端子ランドは半導体
基板の周辺部内側に設けられているので、ボンディング
するワイヤの複雑な交錯を防止できる。特に、請求項２
記載の半導体基板においては、一つの半導体基板に２以
上のモノリシック集積回路領域部が形成されているの
で、これらを組み合わせて複雑な回路構成が可能とな
る。請求項３〜６記載の半導体装置においては、請求項
１又は２記載の半導体基板を用い、半導体基板の外部接
続端子ランドと各リードの内端子をボンディング手段に
よって連結し、更に半導体基板、ボンディング手段、及
び各リードの内端子を樹脂封止体で封止しているので、
これによって一つの半導体装置が形成される。特に、請
求項６記載の半導体装置においては、ボンディング手段
としてフリップチップボンディングを用いているので、
半導体基板と各リードの接続が最短距離で、その接続も
簡便となる。
３〜６記載の半導体装置においては、所定寸法の円形又
は角形の半導体基板中（即ち、シリコンウェハー）に、
モノリシック集積回路領域部を設け、その周囲に外部接
続端子ランドを設け、この外部接続端子ランドとモノリ
シック集積回路領域部の各電極パッドを導体リードを介
して連結するようにしているので、半導体素子を含む半
導体装置を個別に製造することが可能となる。更に、半
導体基板の状態で性能検査等を行え、不良の場合には廃
棄し良品の場合に使用するので、従来のように多数の半
導体素子の良否を個別に検査する必要がなく、設備の簡
略化が可能となる。また、外部接続端子ランドは半導体
基板の周辺部内側に設けられているので、ボンディング
するワイヤの複雑な交錯を防止できる。特に、請求項２
記載の半導体基板においては、一つの半導体基板に２以
上のモノリシック集積回路領域部が形成されているの
で、これらを組み合わせて複雑な回路構成が可能とな
る。請求項３〜６記載の半導体装置においては、請求項
１又は２記載の半導体基板を用い、半導体基板の外部接
続端子ランドと各リードの内端子をボンディング手段に
よって連結し、更に半導体基板、ボンディング手段、及
び各リードの内端子を樹脂封止体で封止しているので、
これによって一つの半導体装置が形成される。特に、請
求項６記載の半導体装置においては、ボンディング手段
としてフリップチップボンディングを用いているので、
半導体基板と各リードの接続が最短距離で、その接続も
簡便となる。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の第１の実施
の形態に係る半導体基板の平面図、図２は本発明の第１
の実施の形態に係る半導体基板の部分断面図、図３
（Ａ）、（Ｂ）は同半導体基板を用いて製造した半導体
装置の断面図、図４（Ａ）、（Ｂ）は本発明の第２の実
施の形態に係る半導体基板の説明図、図５は同半導体基
板を用いた半導体装置の断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の第１の実施
の形態に係る半導体基板の平面図、図２は本発明の第１
の実施の形態に係る半導体基板の部分断面図、図３
（Ａ）、（Ｂ）は同半導体基板を用いて製造した半導体
装置の断面図、図４（Ａ）、（Ｂ）は本発明の第２の実
施の形態に係る半導体基板の説明図、図５は同半導体基
板を用いた半導体装置の断面図である。
【０００７】図１、図２に本発明の第１の実施の形態に
係る半導体基板１０を示す。まず、この半導体基板１０
の製造方法について説明すると、前記製造方法は、多結
晶シリコンからシリコン単結晶棒を製造する第１工程
と、前記シリコン単結晶棒からシリコンウェハーを製造
する第２工程と、前記シリコンウェハーから所定の処理
を行って抵抗及び／又は容量を含む能動回路、並びにト
ランジスタを含む受動回路が組み込まれたモノリシック
集積回路領域部１１、複数の外部接続端子ランド１２及
びこれらを連結する複数の導体リード１３からなる導体
リード回路を形成する第３工程と、外部接続端子ランド
１２を除いて他の部分の表面に耐熱樹脂被膜１４を形成
する第４工程とを有する。以下、これらについて説明す
る。
係る半導体基板１０を示す。まず、この半導体基板１０
の製造方法について説明すると、前記製造方法は、多結
晶シリコンからシリコン単結晶棒を製造する第１工程
と、前記シリコン単結晶棒からシリコンウェハーを製造
する第２工程と、前記シリコンウェハーから所定の処理
を行って抵抗及び／又は容量を含む能動回路、並びにト
ランジスタを含む受動回路が組み込まれたモノリシック
集積回路領域部１１、複数の外部接続端子ランド１２及
びこれらを連結する複数の導体リード１３からなる導体
リード回路を形成する第３工程と、外部接続端子ランド
１２を除いて他の部分の表面に耐熱樹脂被膜１４を形成
する第４工程とを有する。以下、これらについて説明す
る。
【０００８】第１工程においては、多結晶シリコンを融
解し、ＣＺ法（引上げ法）やＦＺ法（フローティングゾ
ーン法）等の周知の手段によってシリコンの単結晶棒を
製造する。製造されたシリコンの単結晶棒の両端を切断
し、直径を揃えるために円周を研削して、円周側面にオ
リエンテーション・フラット１５の平面加工を行う。こ
のオリエンテーション・フラット１５は結晶の方向や、
各種処理を行う場合の基準位置として使用されるが、シ
リコンウェハーの不使用部分に設ける貫通孔やアライメ
ント・マーク１７、１７ａを設けることによって代える
ことも可能である。第２工程においては、このシリコン
の単結晶棒をダイヤモンドカッターで薄くスライスし、
表面をラッピング研磨して鏡面にし超純水で洗浄して、
純粋なシリコンからなるシリコンウェハー１６を製造す
る。
解し、ＣＺ法（引上げ法）やＦＺ法（フローティングゾ
ーン法）等の周知の手段によってシリコンの単結晶棒を
製造する。製造されたシリコンの単結晶棒の両端を切断
し、直径を揃えるために円周を研削して、円周側面にオ
リエンテーション・フラット１５の平面加工を行う。こ
のオリエンテーション・フラット１５は結晶の方向や、
各種処理を行う場合の基準位置として使用されるが、シ
リコンウェハーの不使用部分に設ける貫通孔やアライメ
ント・マーク１７、１７ａを設けることによって代える
ことも可能である。第２工程においては、このシリコン
の単結晶棒をダイヤモンドカッターで薄くスライスし、
表面をラッピング研磨して鏡面にし超純水で洗浄して、
純粋なシリコンからなるシリコンウェハー１６を製造す
る。
【０００９】第３工程においては、第２工程によって製
造されたシリコンウェハー１６に不純物を混入して、Ｐ
型、Ｎ型又は厚み方向片側がＰ型で他側がＮ型の半導体
を製造する。この製造方法としては、拡散法が一般的で
あるが合金法、イオン注入法、ＣＶＤ法（化学的気相成
長法）等であってもよい。硼素等３価の不純物を混入す
るとＰ型の半導体になり、リン等の５価の不純物を混入
するとＮ型の半導体になる。次に、このように不純物が
混入されて特定の極性の半導体になったシリコンウェハ
ー１６の表面に、周知のＣＶＤ法（化学的気相成長法）
によって酸化膜（ＳｉＯ2 ）からなる絶縁層１６ａを形
成する。なお、前記ＣＶＤ法には常圧ＣＶＤ法、減圧Ｃ
ＶＤ法及びプラズマＣＶＤ法がある。
造されたシリコンウェハー１６に不純物を混入して、Ｐ
型、Ｎ型又は厚み方向片側がＰ型で他側がＮ型の半導体
を製造する。この製造方法としては、拡散法が一般的で
あるが合金法、イオン注入法、ＣＶＤ法（化学的気相成
長法）等であってもよい。硼素等３価の不純物を混入す
るとＰ型の半導体になり、リン等の５価の不純物を混入
するとＮ型の半導体になる。次に、このように不純物が
混入されて特定の極性の半導体になったシリコンウェハ
ー１６の表面に、周知のＣＶＤ法（化学的気相成長法）
によって酸化膜（ＳｉＯ2 ）からなる絶縁層１６ａを形
成する。なお、前記ＣＶＤ法には常圧ＣＶＤ法、減圧Ｃ
ＶＤ法及びプラズマＣＶＤ法がある。
【００１０】次に、前記絶縁層１６ａに窓１６ｂを設
け、その部分に不純物拡散を行って回路を作る。まず、
ＩＣ化したい回路図を基にＣＡＤを用いてパターンを作
り、これを実際のシリコンウェハーの大きさに縮小した
マスクを用意する。そして、ネガ型レジスト液を均一に
塗布すると共に加熱乾燥して、シリコンウェハー上にフ
ォトレジスト膜を均一に形成する。この状態で、前記マ
スクを通じて紫外線を照射しパターンを転写する。この
後、シリコンウェハーを溶剤に入れて紫外線が当たらず
反応しなかったフォトレジスト膜だけを溶かし、紫外線
が当たって反応したフォトレジスト膜だけをシリコンウ
ェハー上に残し、シリコンウェハー全体を加熱して残っ
たフォトレジスト膜をシリコンウェハー上に固定させ
る。次に、このシリコンウェハーを酸化膜だけを溶かす
薬液に入れるとフォトレジスト膜の形成されていない部
分の酸化膜が除去されて酸化膜に窓１６ｂが開くことに
なる。
け、その部分に不純物拡散を行って回路を作る。まず、
ＩＣ化したい回路図を基にＣＡＤを用いてパターンを作
り、これを実際のシリコンウェハーの大きさに縮小した
マスクを用意する。そして、ネガ型レジスト液を均一に
塗布すると共に加熱乾燥して、シリコンウェハー上にフ
ォトレジスト膜を均一に形成する。この状態で、前記マ
スクを通じて紫外線を照射しパターンを転写する。この
後、シリコンウェハーを溶剤に入れて紫外線が当たらず
反応しなかったフォトレジスト膜だけを溶かし、紫外線
が当たって反応したフォトレジスト膜だけをシリコンウ
ェハー上に残し、シリコンウェハー全体を加熱して残っ
たフォトレジスト膜をシリコンウェハー上に固定させ
る。次に、このシリコンウェハーを酸化膜だけを溶かす
薬液に入れるとフォトレジスト膜の形成されていない部
分の酸化膜が除去されて酸化膜に窓１６ｂが開くことに
なる。
【００１１】前記処理によって開かれた窓１６ｂに、熱
拡散法やイオン注入法等で不純物を拡散する。こうした
工程を何回か繰り返して所定のモノリシック集積回路領
域部１１に半導体回路を形成する。図１に示すように、
シリコンウェハー１６の周囲のＳｉＯ2 上にアルミニウ
ムを蒸着して外部接続端子ランド１２を形成すると共
に、他のＰ層、Ｎ層、ＳｉＯ2 層の上に、モノリシック
集積回路領域部１１と外部接続端子ランド１２との連結
を行うリード線１３を形成する。なお、前記外部接続端
子ランド１２は蒸着したアルミ層の上に貴金属めっき処
理が行われて、耐熱樹脂被膜１４からやや突出してい
る。これによって、外部接続端子ランド１２の腐食を防
止すると共にワイヤボンディング性の向上を図ることが
できる。第４工程では外部接続端子ランド１２を除く他
の部分に耐熱樹脂被膜１４を形成する。これによって、
一つの半導体基板１０が製造される。前記外部接続端子
ランド１２の表面には、必要に応じて貴金属めっきをす
ることも可能であり、これによって外部接続端子ランド
１２の腐食を防止すると共に、ワイヤボンディング性の
向上を図ることができる。
拡散法やイオン注入法等で不純物を拡散する。こうした
工程を何回か繰り返して所定のモノリシック集積回路領
域部１１に半導体回路を形成する。図１に示すように、
シリコンウェハー１６の周囲のＳｉＯ2 上にアルミニウ
ムを蒸着して外部接続端子ランド１２を形成すると共
に、他のＰ層、Ｎ層、ＳｉＯ2 層の上に、モノリシック
集積回路領域部１１と外部接続端子ランド１２との連結
を行うリード線１３を形成する。なお、前記外部接続端
子ランド１２は蒸着したアルミ層の上に貴金属めっき処
理が行われて、耐熱樹脂被膜１４からやや突出してい
る。これによって、外部接続端子ランド１２の腐食を防
止すると共にワイヤボンディング性の向上を図ることが
できる。第４工程では外部接続端子ランド１２を除く他
の部分に耐熱樹脂被膜１４を形成する。これによって、
一つの半導体基板１０が製造される。前記外部接続端子
ランド１２の表面には、必要に応じて貴金属めっきをす
ることも可能であり、これによって外部接続端子ランド
１２の腐食を防止すると共に、ワイヤボンディング性の
向上を図ることができる。
【００１２】前記方法によって製造された半導体基板１
０を組み付けた半導体装置２２を、図３（Ａ）に示す
が、半導体基板１０の周囲に放射状に配置されたリード
パターンを構成する複数のインナーリード２３の底部を
絶縁タブ２４によって連結し、その上に接着剤を介して
前記円形の半導体基板１０を貼り付けている。そして、
前記インナーリード２３の先端と半導体基板１０の外部
接続端子ランド１２とをボンディング手段の一例である
ボンディングワイヤ２６によって電気的結合をした後、
樹脂２７で封止している。図３（Ｂ）に示す半導体装置
２８においては、半導体基板１０の周囲にインナーリー
ド２９の先端を接合し、半導体基板１０の外部接続端子
ランド１２とインナーリード２９とのワイヤボンディン
グを行っている。３０はボンディングワイヤを、３１は
封止樹脂を示す。
０を組み付けた半導体装置２２を、図３（Ａ）に示す
が、半導体基板１０の周囲に放射状に配置されたリード
パターンを構成する複数のインナーリード２３の底部を
絶縁タブ２４によって連結し、その上に接着剤を介して
前記円形の半導体基板１０を貼り付けている。そして、
前記インナーリード２３の先端と半導体基板１０の外部
接続端子ランド１２とをボンディング手段の一例である
ボンディングワイヤ２６によって電気的結合をした後、
樹脂２７で封止している。図３（Ｂ）に示す半導体装置
２８においては、半導体基板１０の周囲にインナーリー
ド２９の先端を接合し、半導体基板１０の外部接続端子
ランド１２とインナーリード２９とのワイヤボンディン
グを行っている。３０はボンディングワイヤを、３１は
封止樹脂を示す。
【００１３】図４（Ａ）、（Ｂ）には、本発明の第２の
実施の形態に係る半導体基板３３を示すが、前記した第
３工程を経て酸化被膜層が形成されたシリコンウェハー
３４の内側には、複数のモノリシック集積回路領域部３
５、３５ａが形成され、その周囲に外部接続端子ランド
３６（角形でも丸形でもよい）が形成され、モノリシッ
ク集積回路領域部３５、３５ａとは導体リード３７によ
って連結されている。そして、図４（Ｂ）に示すよう
に、それぞれの外部接続端子ランド３６にはボール半田
３８が固着されている。なお、このように、１つのシリ
コンウェハー３４に複数のモノリシック集積回路領域部
３５、３５ａを組み付けることによって、一つのシステ
ムを一つのシリコンウェハー３４上に構成でき、外部で
の配線の省略を行うことができる。
実施の形態に係る半導体基板３３を示すが、前記した第
３工程を経て酸化被膜層が形成されたシリコンウェハー
３４の内側には、複数のモノリシック集積回路領域部３
５、３５ａが形成され、その周囲に外部接続端子ランド
３６（角形でも丸形でもよい）が形成され、モノリシッ
ク集積回路領域部３５、３５ａとは導体リード３７によ
って連結されている。そして、図４（Ｂ）に示すよう
に、それぞれの外部接続端子ランド３６にはボール半田
３８が固着されている。なお、このように、１つのシリ
コンウェハー３４に複数のモノリシック集積回路領域部
３５、３５ａを組み付けることによって、一つのシステ
ムを一つのシリコンウェハー３４上に構成でき、外部で
の配線の省略を行うことができる。
【００１４】図５にはこの半導体基板３３を使用した半
導体装置３９を示すが、図に示すように、半導体基板３
３のボール半田３８が下側を向くように半導体基板３３
を裏返し、予め用意されたインナーリード４１の接合部
分にそれぞれのボール半田３８が載るようにして適当温
度に加熱し、フリップチップボンディングで半導体基板
３３にインナーリード４１を接合している。これによっ
て、複雑なワイヤボンディングが不要となり、製造工程
の簡略化が図れる。なお、４２は封止樹脂を示す。前記
ボール半田３８の代わりに導電性ペースト（例えば、ク
リーム半田）を外部接続端子ランド３６の上に塗布し、
これを用いてインナーリード４１との接合、即ちインナ
ーリードボンディングを行うこともできる。また、前記
インナーリード４１の上に半導体基板３３を接合しない
で、直接ＰＣ基板の上に半導体基板３３を接合すること
もできる。
導体装置３９を示すが、図に示すように、半導体基板３
３のボール半田３８が下側を向くように半導体基板３３
を裏返し、予め用意されたインナーリード４１の接合部
分にそれぞれのボール半田３８が載るようにして適当温
度に加熱し、フリップチップボンディングで半導体基板
３３にインナーリード４１を接合している。これによっ
て、複雑なワイヤボンディングが不要となり、製造工程
の簡略化が図れる。なお、４２は封止樹脂を示す。前記
ボール半田３８の代わりに導電性ペースト（例えば、ク
リーム半田）を外部接続端子ランド３６の上に塗布し、
これを用いてインナーリード４１との接合、即ちインナ
ーリードボンディングを行うこともできる。また、前記
インナーリード４１の上に半導体基板３３を接合しない
で、直接ＰＣ基板の上に半導体基板３３を接合すること
もできる。
【００１５】
【発明の効果】請求項１、２記載の半導体基板及び請求
項３〜６記載の半導体装置は、以上の説明からも明らか
なように、一枚のシリコンウェハーの上に、モノリシッ
ク集積回路領域部、外部接続端子ランド及びこれらを連
結する導体リードが設けられているので、一つの回路を
一枚のシリコンウェハーに搭載して半導体装置を製造す
る場合に適しており、多品種少量の製品に対応できる。
また、外部接続端子ランドを同一半径を保ちながら、円
形のシリコンウェハー上に並べて形成してワイヤボンデ
ングを行う場合には、円形のシリコンウェハーの周囲に
放射状に配置された外側端子とのワイヤボンディングが
均一となり、結果として、ワイヤの混雑が減少しワイヤ
ボンディング不良等の発生を防止できる。そして、一つ
のシリコンウェハーをそのまま使用して半導体基板とす
るので、従来のようにチップを切り離すダイシング等が
不要になって、設備の簡略化を図ることができる。特
に、請求項２記載の半導体基板においては、２以上のモ
ノリシック集積回路領域部を備えているので、複雑な回
路構成の半導体基板の製造が可能となる。請求項５、６
記載の半導体装置においては、半導体基板とリードパタ
ーンの内端子とを接続するボンディング手段が導電性ペ
ースト又はフリップチップボンディングからなっている
ので、半導体基板とリードパターンとの接合が極めて容
易となって、製造コストの削減を図ることが可能とな
る。
項３〜６記載の半導体装置は、以上の説明からも明らか
なように、一枚のシリコンウェハーの上に、モノリシッ
ク集積回路領域部、外部接続端子ランド及びこれらを連
結する導体リードが設けられているので、一つの回路を
一枚のシリコンウェハーに搭載して半導体装置を製造す
る場合に適しており、多品種少量の製品に対応できる。
また、外部接続端子ランドを同一半径を保ちながら、円
形のシリコンウェハー上に並べて形成してワイヤボンデ
ングを行う場合には、円形のシリコンウェハーの周囲に
放射状に配置された外側端子とのワイヤボンディングが
均一となり、結果として、ワイヤの混雑が減少しワイヤ
ボンディング不良等の発生を防止できる。そして、一つ
のシリコンウェハーをそのまま使用して半導体基板とす
るので、従来のようにチップを切り離すダイシング等が
不要になって、設備の簡略化を図ることができる。特
に、請求項２記載の半導体基板においては、２以上のモ
ノリシック集積回路領域部を備えているので、複雑な回
路構成の半導体基板の製造が可能となる。請求項５、６
記載の半導体装置においては、半導体基板とリードパタ
ーンの内端子とを接続するボンディング手段が導電性ペ
ースト又はフリップチップボンディングからなっている
ので、半導体基板とリードパターンとの接合が極めて容
易となって、製造コストの削減を図ることが可能とな
る。
【図１】本発明の第１の実施の形態に係る半導体基板の
平面図である。
平面図である。
【図２】本発明の第１の実施の形態に係る半導体基板の
部分断面図である。
部分断面図である。
【図３】（Ａ）、（Ｂ）は同半導体基板を用いて製造し
た半導体装置の断面図である。
た半導体装置の断面図である。
【図４】（Ａ）、（Ｂ）は本発明の第２の実施の形態に
係る半導体基板の説明図である。
係る半導体基板の説明図である。
【図５】同半導体基板を用いた半導体装置の断面図であ
る。
る。
１０ 半導体基板 １１ モノリシ
ック集積回路領域部 １２ 外部接続端子ランド １３ 導体リー
ド（リード線） １４ 耐熱樹脂被膜 １５ オリエンテーション・フラット １６ シリコン
ウェハー １６ａ 絶縁層 １６ｂ 窓 １７ アライメントマーク １７ａ アライ
メントマーク ２２ 半導体装置 ２３ インナー
リード ２４ 絶縁タブ ２６ ボンディ
ングワイヤ ２７ 樹脂 ２８ 半導体装
置 ２９ インナーリード ３０ ボンディ
ングワイヤ ３１ 封止樹脂 ３３ 半導体基
板 ３４ シリコンウェハー ３５ モノリシ
ック集積回路領域部 ３５ａ モノリシック集積回路領域部 ３６ 外部接続
端子ランド ３７ 導体リード ３８ ボール半
田 ３９ 半導体装置 ４１ インナー
リード ４２ 封止樹脂
ック集積回路領域部 １２ 外部接続端子ランド １３ 導体リー
ド（リード線） １４ 耐熱樹脂被膜 １５ オリエンテーション・フラット １６ シリコン
ウェハー １６ａ 絶縁層 １６ｂ 窓 １７ アライメントマーク １７ａ アライ
メントマーク ２２ 半導体装置 ２３ インナー
リード ２４ 絶縁タブ ２６ ボンディ
ングワイヤ ２７ 樹脂 ２８ 半導体装
置 ２９ インナーリード ３０ ボンディ
ングワイヤ ３１ 封止樹脂 ３３ 半導体基
板 ３４ シリコンウェハー ３５ モノリシ
ック集積回路領域部 ３５ａ モノリシック集積回路領域部 ３６ 外部接続
端子ランド ３７ 導体リード ３８ ボール半
田 ３９ 半導体装置 ４１ インナー
リード ４２ 封止樹脂
フロントページの続き (56)参考文献 特開 昭57−52151（ＪＰ，Ａ) 特開 昭61−269331（ＪＰ，Ａ) 特開 平１−120843（ＪＰ，Ａ) 特開 平２−155261（ＪＰ，Ａ) 特開 平３−22550（ＪＰ，Ａ) 特開 平３−205853（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/88 H01L 21/60
Claims (6)
- 【請求項１】 所定寸法の円柱又は多角柱の外郭形状を
有するシリコン単結晶棒からスライスされ、その表面及
び裏面にはシリコン酸化被膜層が形成された半導体基板
が用いられ、 前記半導体基板の表面の中央部に、抵抗及び／又は容量
を含む能動回路、並びにトランジスタを含む受動回路と
が組み込まれたモノリシック集積回路領域部と、 前記モノリシック集積回路領域部外で、前記半導体基板
の周辺部内側に設けられた複数の外部接続端子ランド
と、 前記モノリシック集積回路領域部の各電極パッドと前記
各外部接続端子ランドをそれぞれ連結する導体リード
と、 前記それぞれの外部接続端子ランドを除いた他の部分の
表面に、前記モノリシック集積回路領域部及び導体リー
ドを保護する耐熱樹脂被膜とを有することを特徴とする
半導体基板。 - 【請求項２】 前記半導体基板には、２以上のモノリシ
ック集積回路領域部が形成されている請求項１記載の半
導体基板。 - 【請求項３】 請求項１又は２記載の半導体基板を用い
た半導体装置であって、 前記半導体基板の周囲に離間して放射状に配置され、そ
れぞれ内端子と外端子とを有する複数のリードを備えた
リードパターンと、 前記半導体基板のそれぞれ外部接続端子ランドと前記リ
ードパターンの各リードの内端子とを連結するボンディ
ング手段と、 前記半導体基板、前記ボンディング手段及び前記各リー
ドの内端子を覆う樹脂封止体とを有することを特徴とす
る半導体装置。 - 【請求項４】 前記ボンディング手段が、前記半導体基
板のそれぞれ外部接続端子ランドと前記リードパターン
の各リードの内端子とを連結するボンディングワイヤで
ある請求項３記載の半導体装置。 - 【請求項５】 前記ボンディング手段が、前記半導体基
板のそれぞれ外部接続端子ランドと前記リードパターン
の各リードの内端子とを電気的に連結するインナーリー
ドボンディングである請求項３記載の半導体装置。 - 【請求項６】 前記ボンディング手段が、前記半導体基
板のそれぞれ外部接続端子ランドと前記リードパターン
の各リードの内端子とを電気的に連結するフリップチッ
プボンディングである請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11412296A JP3231620B2 (ja) | 1996-04-10 | 1996-04-10 | 半導体基板及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11412296A JP3231620B2 (ja) | 1996-04-10 | 1996-04-10 | 半導体基板及びこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283553A JPH09283553A (ja) | 1997-10-31 |
| JP3231620B2 true JP3231620B2 (ja) | 2001-11-26 |
Family
ID=14629695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11412296A Expired - Fee Related JP3231620B2 (ja) | 1996-04-10 | 1996-04-10 | 半導体基板及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231620B2 (ja) |
-
1996
- 1996-04-10 JP JP11412296A patent/JP3231620B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283553A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339279B2 (en) | Chip-size package structure and method of the same | |
| KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP2549532B1 (en) | Method of electroplating pads on a semiconductor wafer | |
| EP0810659A2 (en) | Semiconductor packaging apparatus and method | |
| JP3759909B2 (ja) | 半導体装置及びその製造方法 | |
| KR100276097B1 (ko) | 필드 프로그램 가능한 상호연결칩 상에 형성되는 앤티퓨즈 장치 및 그 제조방법 | |
| US5034345A (en) | Method of fabricating a bump electrode for an integrated circuit device | |
| KR20030055171A (ko) | 양면접속형 반도체장치 | |
| JPH03129855A (ja) | 半導体装置の製造方法 | |
| US20040166662A1 (en) | MEMS wafer level chip scale package | |
| KR20040016399A (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH04356956A (ja) | 半導体装置及びその製造方法 | |
| JP3231620B2 (ja) | 半導体基板及びこれを用いた半導体装置 | |
| JPS63124434A (ja) | 半導体装置の製造方法 | |
| KR100288174B1 (ko) | 반도체 펠릿 및 반도체 장치 조립 방법 | |
| JPH0936143A (ja) | 半導体装置およびその製造方法並びにその実装方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| EP0117211B1 (en) | Method for fabricating a package for an integrated circuit | |
| JPH10303151A (ja) | 電子部品の製造方法 | |
| JPH09266225A (ja) | 半導体装置の製造方法 | |
| JP2000311841A (ja) | 半導体チップおよび半導体装置 | |
| US6800949B1 (en) | Embedded chip enclosure with solder-free interconnect | |
| EP0402592B1 (en) | Master slice semiconductor device and method of forming it | |
| JP3351100B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |