CN1983573A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1983573A
CN1983573A CNA2006100710862A CN200610071086A CN1983573A CN 1983573 A CN1983573 A CN 1983573A CN A2006100710862 A CNA2006100710862 A CN A2006100710862A CN 200610071086 A CN200610071086 A CN 200610071086A CN 1983573 A CN1983573 A CN 1983573A
Authority
CN
China
Prior art keywords
semiconductor device
chip
cofferdam layer
binding post
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100710862A
Other languages
English (en)
Other versions
CN1983573B (zh
Inventor
野坂圭司
爱场喜孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1983573A publication Critical patent/CN1983573A/zh
Application granted granted Critical
Publication of CN1983573B publication Critical patent/CN1983573B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有WLP结构且能够提高耐热性的半导体器件。在芯片的Si衬底和密封树脂之间形成围堰层，以围绕芯片的所有侧面，该围堰层分布在PI膜和Si衬底上。选择围堰层的材料，以在围堰层和Si衬底之间、围堰层和PI膜之间以及围堰层和密封树脂之间获得良好的附着性。从而，即使在加热环境中，在半导体器件的侧面上、Si衬底和密封树脂结合的部分处出现裂缝，该裂缝也不会延伸到围堰层中。因此，可避免密封树脂脱落或芯片内部出现脱落，并且保持半导体器件的性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种具有晶片级封装(WLP)结构的半导体器件及其制造方法。
背景技术
近几年来，WLP技术引起人们的注意，WLP技术用于在晶片状态下执行从在晶片中形成芯片的工艺到将晶片切割成独立芯片的工艺并且包含封装在内的所有工艺。WLP技术有望用于如微型化半导体器件，改善半导体器件的性能，增加半导体器件的封装密度，以及提高半导体器件制造工艺的效率。
顺便说一下，通常最适用于半导体器件的树脂被用来制造半导体器件的封装，同时需要考虑如半导体器件的用途或特性。此外，在密封树脂时，必须根据芯片的形式采取措施，以使半导体器件的性能不会恶化。比如，使用具有称为空气桥布线结构的芯片，以防止树脂进入布线部分之间的区域，已经有人提出围绕布线部分形成框架形围堰突出电极的方法(参见日本未审专利公开No.06-252208)。
树脂通常用于制造具有WLP结构的半导体器件的封装，但会出现下列问题。
图50为传统具有WLP结构的半导体器件实例的重要部分的剖视示意图。
在图50中，示出具有WLP结构的半导体器件100，对该半导体器件100已使用WLP技术执行切割工艺。
在半导体器件100中，硅(Si)衬底101用作半导体衬底。预定的晶体管结构(未显示)形成在Si衬底101中。层间介电膜102，如氧化硅(SiO2)膜，形成在Si衬底101上。铝(Al)焊盘1 03形成在层间介电膜102上。焊盘103通过在层间介电膜102中形成的布线(未显示)或通路(未显示)，与形成在Si衬底101中的晶体管电性相连。覆盖膜104，如SiO2膜，形成于除焊盘103表面部分之外的层间介电膜102上。形成聚酰亚胺(PI)膜105以覆盖层间介电膜102和覆盖膜104。
在具有WLP结构的半导体器件100中，具有预定图案的铜(Cu)重接布线106形成在没有被覆盖膜104或PI膜105覆盖的焊盘103上和PI膜105上。穿过密封树脂107的铜接线柱108的一端与重接布线106相连，而铜接线柱108的另一端与焊料块109相连。
在具有上述结构的半导体器件100边缘部分保留的划片区域110中，Si衬底101直接与密封树脂107相接触。Si衬底101和密封树脂107之间存在较大的热膨胀率差。因此，比如，由于半导体器件100运行时产生的热量，或靠近半导体器件100的其它部件或单元产生的热量，因而从半导体器件100的侧面上、Si衬底101与密封树脂107相接触的部分111处产生裂缝112(在图50中用虚线表示)。如果出现裂缝112，密封树脂107可能从Si衬底101或PI膜105脱落。如果裂缝112延伸到芯片内部，则在芯片内部可能发生脱落。如果发生这种脱落，极有可能使半导体器件100的性能下降。
上述密封树脂等脱落的问题不仅出现在具有WLP结构的半导体器件中，也出现在具有如传统芯片尺寸封装(CSP)结构且其制造不需要WLP技术的半导体器件中。也就是说，上述问题可能出现在完成后具有相同结构的半导体器件中。
发明内容
本发明在上述背景环境下完成。本发明的目的为提供一种具有良好的耐热性和高可靠性的半导体器件以及该半导体器件的制造方法。
为了达到上述第一目的，本发明提供一种半导体器件，其包括芯片，该芯片的一个表面被密封树脂密封。在这种半导体器件中，围堰层形成在芯片和密封树脂之间的芯片边缘部分上。
此外，为了达到上述第二目的，本发明提供一种半导体器件的制造方法，该半导体器件包括芯片，该芯片的一个表面被密封树脂密封。这种方法包含如下步骤：形成芯片；在芯片和密封树脂之间的芯片边缘部分上形成围堰层；以及通过在形成有围堰层的芯片表面上形成密封树脂而密封芯片。
根据以下结合附图的说明，本发明的上述和其它目的、特征及优点将会更加清楚，所述附图举例示出本发明的优选实施例。
附图说明
图1为示出根据本发明第一实施例的半导体器件实例的重要部分的剖视示意图。
图2为示出包含在根据本发明第一实施例的半导体器件中的围堰层的示意图。
图3为示出如何形成PI膜的另一实例的重要部分的剖视示意图。
图4为示出根据本发明第一实施例的半导体器件实例的重要部分的俯视示意图。
图5为沿着图4中的线A-A截取的剖视示意图。
图6为沿着图4中的线B-B截取的剖视示意图。
图7为示出开口形成工艺的重要部分的剖视示意图。
图8为示出PI膜形成工艺的重要部分的剖视示意图。
图9为示出籽晶金属形成工艺的重要部分的剖视示意图。
图10为示出重接布线和围堰层抗蚀剂图案化工艺的重要部分的剖视示意图。
图11为示出重接布线和围堰层形成工艺的重要部分的剖视示意图。
图12为示出第一抗蚀剂去除工艺的重要部分的剖视示意图。
图13为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图。
图14为示出接线柱形成工艺的重要部分的剖视示意图。
图15为示出第二抗蚀剂去除工艺的重要部分的剖视示意图。
图16为示出籽晶金属蚀刻工艺的重要部分的剖视示意图。
图17为示出密封树脂形成工艺的重要部分的剖视示意图。
图18为示出接线柱露出处理工艺的重要部分的剖视示意图。
图19为示出焊料块形成工艺的重要部分的剖视示意图。
图20为示出切割工艺的重要部分的剖视示意图。
图21为示出根据本发明第二实施例的半导体器件实例的重要部分的剖视示意图。
图22为示出包含在根据本发明第二实施例的半导体器件中的围堰层的示意图。
图23为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图24为示出接线柱形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图25为示出第二抗蚀剂去除工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图26为示出籽晶金属蚀刻工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图27为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图28为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图29为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图30为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
图31为示出根据本发明第三实施例的半导体器件实例的重要部分的剖视示意图。
图32为示出包含在根据本发明第三实施例的半导体器件中的围堰层的示意图。
图33为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图34为示出接线柱形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图35为示出第二抗蚀剂去除工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图36为示出籽晶金属蚀刻工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图37为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图38为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图39为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图40为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
图41为示出根据本发明第四实施例的半导体器件实例的重要部分的剖视示意图。
图42为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。
图43为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。
图44为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。
图45为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。
图46为示出根据本发明第五实施例的半导体器件实例的重要部分的剖视示意图。
图47为示出包含在根据本发明第五实施例的半导体器件中的围堰层的示意图。
图48为示出根据本发明第六实施例的半导体器件实例的重要部分的剖视示意图。
图49为示出包含在根据本发明第六实施例的半导体器件中的围堰层的示意图。
图50为示出传统具有WLP结构的半导体器件实例的重要部分的剖视示意图。
具体实施方式
下面以具有WLP结构的半导体器件为例并参照附图详细描述本发明的实施例。
首先描述本发明的第一实施例。
图1为示出根据本发明第一实施例的半导体器件实例的重要部分的剖视示意图。
在图1中示出具有WLP结构的半导体器件1，对该半导体器件1已采用WLP技术执行切割工艺。
在半导体器件1中，将Si衬底2用作半导体衬底。预定的晶体管结构(未显示)形成在Si衬底2中，并且层间介电膜3，如SiO2膜或氮化硅(SiN)膜，形成在Si衬底2上。层间介电膜3可为单层结构或者多层结构。铝焊盘4形成在层间介电膜3上。焊盘4通过形成在层间介电膜3中的布线(未显示)或通路(未显示)，与形成在Si衬底2中的晶体管电性相连。覆盖膜5，如SiO2膜或SiN膜，形成在除焊盘4表面部分之外的层间介电膜3上。形成PI膜6以覆盖层间介电膜3和覆盖膜5。通过这种方式制成包含在半导体器件1中的芯片。
在具有WLP结构的半导体器件1中，具有预定图案的铜重接布线7形成在没有被覆盖膜5或PI膜6覆盖的焊盘4上和PI膜6上。此外，铜围堰层8形成在PI膜6的侧面上及其附近，该PI膜6在芯片边缘部分覆盖层间介电膜3和覆盖膜5。在这种情况下，围堰层8形成在PI膜6的顶面和侧面以及Si衬底2的划片区域9上。如下文所述，围堰层8和重接布线7例如同时形成。
采用环氧树脂、丙烯酸树脂等形成密封树脂10，以覆盖芯片的一个表面。铜接线柱11作为用于外部连接的导电元件而形成且穿过密封树脂10，铜接线柱11的一端连接到重接布线7。焊料块12同样作为用于外部连接的导电部件而形成，焊料块12连接到接线柱11的另一端。
如上所述，在半导体器件1中，围堰层8形成在芯片和密封树脂10之间的芯片边缘部分。下面将更详细地描述包含在半导体器件1中的围堰层8。
图2为示出包含在根据本发明第一实施例的半导体器件中的围堰层的示意图。在图2中示出图1所示半导体器件1的部件中的Si衬底2、围堰层8和接线柱11，而其它部件未示出。
如图1所示，围堰层8形成在PI膜6的侧面上及其附近。如图2所示，围堰层形成为围绕形成芯片的区域(芯片区域)70的所有侧面。
形成围堰层8所用的材料为：与密封树脂10附着在Si衬底2上的情况相比，该材料与Si衬底2、PI膜6和密封树脂10都具有良好的附着性，也就是说，该材料与Si衬底2、PI膜6和密封树脂10的附着性高于或等于某一水平。
如上所述，在根据本发明第一实施例的半导体器件1中，形成的围堰层8分布于PI膜6和Si衬底2上方。此外，在围堰层8和PI膜6之间、围堰层8和Si衬底2之间、以及在围堰层8和密封树脂10之间均获得牢固的附着性。围堰层8围绕芯片的所有侧面。因此，即使从半导体器件1的侧面上、Si衬底2和密封树脂10结合的部分处出现裂缝，围堰层8也能阻止裂缝延伸到内部。从而，避免了密封树脂10的脱落或芯片内部出现脱落。因此，即使半导体器件1处于加热环境中，也能保持其性能。
此外，通过对重接布线7或围堰层8进行如喷砂(blasting)或涂覆黑色氧化物之类的表面处理，可进一步提高重接布线7和密封树脂10之间或围堰层8和密封树脂10之间的附着性。从而，更有效地避免了密封树脂10的脱落等。
此外，通过将围堰层8连接到半导体器件1的接地电极，可获得屏蔽效果。
在上述实例中，围堰层8在Si衬底2上的端部从半导体器件1的侧面进入密封树脂10内。然而，围堰层8在Si衬底2上的端部也可以暴露在半导体器件1的侧面上。在这种情况下，半导体器件1侧面上的围堰层8位于Si衬底2和密封树脂10之间，因此在半导体器件1的任一侧面上Si衬底2和密封树脂10都没有接触。从而，围堰层8和Si衬底2之间以及围堰层8和密封树脂10之间牢固的附着力自身避免了裂缝的出现。
在上述实例中，接线柱11的上端部在一定程度上从密封树脂10伸出。然而，只要确保重接布线7和焊料块12之间紧密的接合，仅接线柱11的上端可暴露在密封树脂10上。
在上述实例中，PI膜6覆盖层间介电膜3和覆盖膜5的侧面。然而，如图3所示，即使PI膜6没有覆盖层间介电膜3和覆盖膜5的侧面，仍能获得与上述相同的效果。
图3为示出如何形成PI膜的另一实例的重要部分的剖视示意图。
在图3中，PI膜6没有覆盖层间介电膜3和覆盖膜5的侧面。也就是说，PI膜6只形成于覆盖膜5的顶部。在这种情况下，应形成在PI膜6顶部上、层间介电膜3和覆盖膜5的侧面上以及Si衬底2的划片区域9上分布的围堰层8。借此，能获得与上述相同的效果。换句话说，避免了密封树脂10的脱落或芯片内部出现脱落。
在上面的描述中，围堰层8由铜形成。然而，如果能够确保围堰层8和Si衬底2之间、围堰层8和PI膜6之间以及围堰层8和密封树脂10之间的附着性达到某一水平或更高，则在原则上用于围堰层8的材料没有限制。这同样适用于PI膜6和密封树脂10。
此外，在上述实例中，在一个芯片上形成一个焊盘4和一个接线柱11。然而，在一个芯片上也能形成多个焊盘4和多个接线柱11。
图4为示出根据本发明第一实施例的半导体器件实例的重要部分的俯视示意图。图5为沿图4的线A-A截取的剖视示意图。图6是沿图4的线B-B截取的剖视示意图。在图4至图6中没有示出密封树脂10和焊料块12。
如图4所示，半导体器件1包括多个接线柱11和多条重接布线7。在这种情况下，如图5所示，每个接线柱11与一条重接布线7相连，并且如图6所示，与接线柱11相连的每条重接布线7与一个焊盘4相连。如图4和图6所示，围堰层8形成为围绕形成接线柱11、重接布线7、焊盘4等区域的所有侧面。
为了便于说明，以一个芯片包括一个焊盘4和一个接线柱11的情况为例(除了根据本发明第五实施例的无接线柱结构外)。
下面描述根据本发明第一实施例的半导体器件1的制造方法。
图7至图20示出根据本发明第一实施例的半导体器件1的制造方法。下面依序描述半导体器件1的制造方法。
图7为示出开口形成工艺的重要部分的剖视示意图。
在Si衬底2中将要形成各个芯片的区域中，首先通过一般方法形成晶体管结构。此后，在形成所需的布线和通路的同时，形成层间介电膜3。形成与晶体管电性相连的焊盘4。然后，形成覆盖膜5。开口13形成在覆盖膜5中，以便露出焊盘4的表面部分。此外，除去芯片之间的划片区域9上的覆盖膜5和层间介电膜3。
图8为示出PI膜形成工艺的重要部分的剖视示意图。
在开口13形成之后，首先，在整个表面上涂覆聚酰亚胺(PI)，以形成厚度大约为2至10μm的PI膜6。对PI膜6执行图案化，以露出开口13中的焊盘4表面和Si衬底2中的划片区域9表面。
图9为示出籽晶金属形成工艺的重要部分的剖视示意图。
在对PI膜6执行图案化之后，通过溅射在整个表面上形成用于形成重接布线7和围堰层8的籽晶金属14。在这种情况下，要考虑籽晶金属14和Si衬底2之间以及籽晶金属14和PI膜6之间的附着性。因此，举例来说，使用钛(Ti)、钛钨(TiW)、铬(Cr)等执行溅射，以形成下层。然后使用铜执行溅射，以形成上层。所述上层和下层被用作籽晶金属14。上层和下层的总厚度应该是大约0.2至1μm。
图10为示出重接布线和围堰层抗蚀剂图案化工艺的重要部分的剖视示意图。
在形成籽晶金属14之后，采用液体抗蚀剂或膜状抗蚀剂形成抗蚀膜15，该抗蚀膜15的图案具有相应于将形成重接布线7和围堰层8的区域的开口。也就是说，相应于重接布线7的部分抗蚀膜15具有相应于形成焊盘4的位置、形成接线柱11的位置等的预定图案。相应于围堰层8的部分抗蚀膜15具有围绕芯片所有侧面的图案。
图11为示出重接布线和围堰层形成工艺的重要部分的剖视示意图。图12为示出第一抗蚀剂去除工艺的重要部分的剖视示意图。
如图11所示，在形成抗蚀膜15之后，以抗蚀膜15作为掩模使用铜电镀籽晶金属14，以形成厚度大约为5至10μm的铜镀层16。在形成镀层16之后，去除抗蚀膜15，且获得图12所示的状态。在此电镀后的适当阶段，可以对镀层16执行如喷砂或涂覆黑色氧化物这样的表面处理，以增加镀层16和随后形成的密封树脂10之间的附着性。
图13为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图。
在去除用以形成镀层16的抗蚀膜15之后，采用液体抗蚀剂或膜状抗蚀剂形成抗蚀膜17，该抗蚀膜17的图案具有相应于将形成用于外部连接的接线柱11的区域的开口。
图14为示出接线柱形成工艺的重要部分的剖视示意图。图15为示出第二抗蚀剂去除工艺的重要部分的剖视示意图。
如图14所示，在形成抗蚀膜17之后，以抗蚀膜17作为掩模使用铜或依次使用铜、镍(Ni)和金(Au)电镀镀层16。借此，高度大约为50至100μm且直径大约为100μm的接线柱11形成在镀层16上。在形成接线柱11之后，去除抗蚀膜17，并获得图15所示的状态。在去除抗蚀膜17之后，对镀层16和接线柱11依次进行表面处理，以增加镀层16和随后形成的密封树脂10之间以及接线柱11和随后形成的密封树脂10之间的附着性。
图16为示出籽晶金属的蚀刻工艺的重要部分的示意剖视图。
在去除用于形成接线柱11的抗蚀膜17之后，通过以镀层16作为掩模蚀刻整个表面，除去暴露的籽晶金属14。借此，籽晶金属14仅保留在镀层16之下。从而，在预定位置形成均包含籽晶金属14和镀层16的重接布线7和围堰层8。
如果在切割线上有金属材料，则在下文描述的切割工艺中可能遇到麻烦。因此，如图16所示，从制造的观点看，优选地，未保留如籽晶金属14之类的金属材料的区域应形成在划片区域9上，而且应在该区域中切割晶片。
图17为示出密封树脂形成工艺的重要部分的剖视示意图。
在蚀刻籽晶金属14之后，形成密封树脂10。密封树脂10可通过采用环氧树脂等执行模塑形成或通过采用如丙烯酸树脂之类的液体树脂涂覆整个表面形成。在这种情况下，密封树脂10必须具有足够的厚度，以便包括接线柱11上端的所有部件都密封在密封树脂10中。
图18为示出接线柱露出处理工艺的重要部分的剖视示意图。
在预定厚度的密封树脂10形成之后，进行使密封在其内部的接线柱11上端部露出的工艺。举例来说，为了露出接线柱11的上端部，形成的较厚密封树脂10从表面逐渐减薄或通过灰化除去密封树脂10。
图19为示出焊料块形成工艺的重要部分的剖视示意图。
在接线柱11的上端部露出之后，在接线柱11的露出部分上形成焊料块12。为了形成焊料块12，可使用已知的印刷方法，焊料球装配方法等。然后执行回流。
图20为示出切割工艺的重要部分的剖视示意图。
在焊料块12形成之后，根据一般方法，使用金刚石锯18在划片区域9(金属材料不存在的地方)进行切割。从而，获得均具有图1所示结构的半导体器件1(包含在重接布线7和围堰层8中的籽晶金属14没有在图1、2、3、4、5或6中示出)。
通过采用上述方法，重接布线7和围堰层8能同时形成。因此，可以在不增加制造工序数量的情况下，采用现有的制造设备形成围堰层8。重接布线7和围堰层8可以在不同的步骤中形成。在这种情况下，重接布线7和围堰层8可采用不同的材料形成。
下面描述本发明的第二实施例。
图21为示出根据本发明第二实施例的半导体器件实例的重要部分的剖视示意图。图22为示出包含在根据本发明第二实施例的半导体器件中的围堰层的示意图。
图21和图22中与图1和图2中所示的相同的部件用相同的标号来表示，且省略对这些部件的详细说明。在图22中，仅示出图21所示半导体器件20的部件中的Si衬底2、围堰层8以及接线柱11和21，而未示出图21所示半导体器件20的其它部件。
如图22所示，图21所示半导体器件20与上述根据本发明第一实施例的半导体器件1的不同之处在于接线柱21形成在围绕芯片所有侧面的围堰层8上相应于芯片四个角的位置。
具有上述结构的半导体器件20，不仅形成围堰层8，而且还形成了四个接线柱21，因此，接线柱21和密封树脂10之间的附着性很牢固。因此，即使半导体器件20处于加热环境中，密封树脂10产生的热应力也可通过接线柱21释放，有效地避免了密封树脂10的脱落。
半导体器件20中，围堰层8形成为围绕芯片的所有侧面。因此，避免了由侧面上的裂缝引起的密封树脂10的脱落或芯片内部出现脱落。这与上述根据本发明第一实施例的半导体器件1是相同的。
下面描述根据本发明第二实施例的半导体器件20的制造方法实例。
图7至图12中所示的、用于制造上述根据本发明第一实施例的半导体器件1所执行的工艺，同样应用于制造半导体器件20。后续工艺将参照图23至图30描述。
图23为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
如图12所示，形成镀层16，且去除抗蚀膜15。然后，使用液体抗蚀剂或膜状抗蚀剂形成抗蚀膜22，该抗蚀膜22的图案具有相应于将形成接线柱11和21的区域的开口。也就是说，在这个实例中，形成的抗蚀膜22在镀层16上将形成接线柱11的预定位置以及在镀层16上相应于将形成接线柱21的芯片四个角的位置(在图23中由虚线表示)具有开口。
图24为示出接线柱形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。图25为示出第二抗蚀剂去除工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
如图24所示，在形成抗蚀膜22之后，以抗蚀膜22作为掩模，通过使用铜或依次使用铜、镍(Ni)和金(Au)电镀位于抗蚀膜22中开口下方的镀层16。借此，高度大约为50至100μm的接线柱11和21形成在镀层16上。在接线柱11和21形成之后，去除抗蚀膜22，并获得图25所示的状态。为了提高镀层16和后续形成的密封树脂10之间、接线柱11和后续形成的密封树脂10之间以及接线柱21和后续形成的密封树脂10之间的附着性，在去除抗蚀膜22之后，对镀层16以及接线柱11和21进行表面处理。
在通过这种方式形成接线柱11和21之后，根据本发明第二实施例的半导体器件20可通过用于制造上述根据本发明第一实施例的半导体器件1所执行的相同工艺制成。
图26为示出籽晶金属蚀刻工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。图27为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。图28为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。图29为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。图30为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第二实施例的半导体器件。
如图26所示，在去除用于形成接线柱11和21的抗蚀膜22之后，首先，通过以镀层16以及接线柱11和21作为掩模蚀刻整个表面，除去露出的籽晶金属14。从而，在预定位置形成均包括籽晶金属14和镀层16的重接布线7和围堰层8。
然后，如图27所示，通过模塑和采用液体树脂涂覆整个表面形成密封树脂10。在这种情况下，密封树脂10必须具有足够的厚度，以便所有部件都密封在密封树脂10中。如图28所示，通过研磨、灰化等除去部分密封树脂10，以便露出密封在密封树脂10内的接线柱11和21的上端部。如图29所示，在接线柱11和21的上端部露出之后，焊料块12仅形成在接线柱11上。
最后，如图30所示，用金刚石锯18进行切割。从而，获得均具有图21所示结构的半导体器件20(包含在重接布线7和围堰层8中的籽晶金属14没有在图21或图22中示出)。
通过采用上述方法，重接布线7和围堰层8能同时形成。此外，接线柱11和21也能同时形成。因此，可以在不增加制造工序数量的情况下，采用现有的制造设备形成围堰层8和21。重接布线7和围堰层8可以在不同的步骤中形成。而且，接线柱11和21也可以在不同的步骤中形成。
根据本发明第二实施例的半导体器件20中，接线柱21形成在围绕芯片所有侧面的围堰层8上相应于芯片的四个角的位置。然而，接线柱21形成在相应于芯片的四个角的位置不是必需的。如果多个接线柱以固定的间隔形成在围绕芯片所有侧面的围堰层8上，则可获得通过形成上述接线柱21所获得的相同的效果。
下面描述本发明的第三实施例。
图31为示出根据本发明第三实施例的半导体器件实例的重要部分的剖视示意图。图32为示出包含在根据本发明第三实施例的半导体器件中的围堰层的示意图。
图31和图32中与图1和图2中所示的相同的部件用相同的标号来表示，且省略对这些部件的详细说明。在图32中，仅示出图31所示半导体器件30的部件中的Si衬底2、围堰层8以及接线柱11和31，而未示出图31所示半导体器件30的其它部件。
如图32所示，图31所示半导体器件30与上述根据本发明第一实施例的半导体器件1的不同之处在于接线柱31形成在围绕芯片所有侧面的整个围堰层8上。
具有上述结构的半导体器件30，不仅形成围堰层8，而且还形成接线柱31，因此，接线柱31和密封树脂10之间的附着性很牢固。因此，即使半导体器件30处于加热条件环境中，也能有效避免密封树脂10的脱落。
半导体器件30中，形成在整个围堰层8上的接线柱31也以这种方式围绕芯片的所有侧面。这增加了封装的强度。从而，例如在用镊子拾取时，非常容易处理半导体器件30。而且，以这种方式形成的接线柱31可防止封装变形。
半导体器件30中，围堰层8围绕芯片的所有侧面而形成。因此，可避免由侧面上的裂缝引起的密封树脂10的脱落或芯片内部出现脱落。这与上述根据本发明第一实施例的半导体器件1是相同的。
下面描述根据本发明第三实施例的半导体器件30的制造方法实例。
图7至图12所示的、用于制造上述根据本发明第一实施例的半导体器件1所执行的工艺，同样应用于制造半导体器件30。后续工艺将参照图33至图40描述。
图33为示出接线柱抗蚀剂图案化工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
如图12所示，形成镀层16，且去除抗蚀膜15。然后，形成抗蚀膜32，该抗蚀膜32的图案具有相应于将要形成接线柱11和31的区域的开口。也就是说，在这个实例中，  形成的抗蚀膜32在镀层16上将要形成接线柱11的预定位置以及在镀层16上将要形成围绕芯片所有侧面的接线柱31的位置具有开口。
图34为示出接线柱形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。图35为第二抗蚀剂去除工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。
如图34所示，在形成抗蚀膜32之后，以抗蚀膜32作为掩模，通过使用铜或依次使用铜、镍(Ni)和金(Au)电镀位于抗蚀膜32中开口下方的镀层16。借此，高度大约为50至100μm的接线柱11和31形成在镀层16上。在形成接线柱11和31之后，去除抗蚀膜32，并获得图35所示的状态。为了提高镀层16和后续形成的密封树脂10之间、接线柱11和后续形成的密封树脂10之间、以及接线柱31和后续形成的密封树脂10之间的附着性，在去除抗蚀膜32之后，可对镀层16以及接线柱11和31进行表面处理。
在通过这种方式形成接线柱11和31后，根据本发明第三实施例的半导体器件30可通过用于制造上述根据本发明第一实施例的半导体器件1所执行的相同工艺制成。
图36为示出籽晶金属蚀刻工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。图37为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。图38为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。图39为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。图40为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第三实施例的半导体器件。。
如图36所示，在去除用于形成接线柱11和31的抗蚀膜32之后，首先，通过以镀层16以及接线柱11和31作为掩模蚀刻整个表面，除去露出的籽晶金属14。从而，在预定位置形成均包括籽晶金属14和镀层16的重接布线7和围堰层8。
然后，如图37所示，通过模塑和采用液体树脂涂覆整个表面以形成密封树脂10。在这种情况下，密封树脂10必须具有足够的厚度，以使所有部件都密封在密封树脂10中。如图38所示，为了露出密封在密封树脂10内的接线柱11和31的上端部，通过研磨、灰化等除去部分密封树脂10。如图39所示，在接线柱11和31的上端部露出之后，焊料块12仅形成在接线柱11上。
最后，如图40所示，用金刚石锯18进行切割。从而，获得均具有图31中所示结构的半导体器件30(包含在重接布线7和围堰层8中的籽晶金属14没有在图31或图32中示出)。
通过采用上述方法，重接布线7和围堰层8能同时形成。此外，接线柱11和31也能同时形成。因此，可以在不增加制造工序数量的情况下，采用现有的制造设备形成围堰层8和31。重接布线7和围堰层8可以在不同的步骤中形成。而且，接线柱11和31也可以在不同的步骤中形成。
下面描述本发明的第四实施例。
图41为示出根据本发明第四实施例的半导体器件实例的重要部分的剖视示意图。图41中与图3 1中所示的相同部件用相同的标号来表示，并且省略对这些部件的详细说明。
图41所示半导体器件40与述根据本发明第三实施例的半导体器件30的不同之处在于密封树脂10不形成在围绕芯片所有侧面的围堰层8和接线柱31外侧。
在具有上述结构的半导体器件40中可获得根据本发明第三实施例的半导体器件30获得的相同的效果。此外，在根据本发明第四实施例的半导体器件40中，例如由铜制成的接线柱31暴露在侧面上，因此半导体器件40可散发更多的热量。
下面描述根据本发明第四实施例的半导体器件40的制造方法实例。
图33至图36中所示的、用于制造上述根据本发明第三实施例的半导体器件30所执行的工艺，同样应用于制造半导体器件40。后续工艺将参照图42至图45描述。
图42为示出密封树脂形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。图43为示出接线柱露出处理工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。图44为示出焊料块形成工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。图45为示出切割工艺的重要部分的剖视示意图，该工艺用于制造根据本发明第四实施例的半导体器件。
如图36所示，通过蚀刻整个表面，除去露出的籽晶金属14。从而，形成均包括籽晶金属14和镀层16的重接布线7和围堰层8。然后，如图42所示，密封树脂10只形成在接线柱31围绕的区域内。举例来说，通过使用具有相应于接线柱31围绕区域的开口的掩模应用液体树脂。接线柱31围绕的区域被液体树脂填充，并且形成密封树脂10。
然后，如图43所示，为了露出接线柱11和31的上端部，通过研磨、灰化等除去部分密封树脂10。如图44所示，在接线柱11和31上端部露出之后，焊料块12仅形成在接线柱11上。
最后，如图45所示，用金刚石锯18进行切割。从而，获得均具有图41所示结构的半导体器件40(包含在重接布线7和围堰层8中的籽晶金属14没有在图41中示出)。
下面描述本发明的第五实施例。
图46为示出根据本发明第五实施例的半导体器件实例的重要部分的剖视示意图。图47为示出包含在根据本发明第五实施例的半导体器件中的围堰层的示意图。
图46和图47中与图1和图2中所示的相同的部件用相同的标号表示，并且省略对这些部件的详细说明。在图47中，仅示出图46所示半导体器件50的部件中的Si衬底2和围堰层8，没有示出图46所示半导体器件50的其它部件。
图46所示半导体器件50与上述根据本发明第一实施例的半导体器件1的不同之处在于其具有将焊料块12直接连接到重接布线7的无接线柱结构。
在具有上述结构的半导体器件50中可获得根据本发明第一实施例的半导体器件1获得的相同的效果。此外，半导体器件50不包括接线柱11，因此可使半导体器件50减薄。
具有上述无接线柱结构的半导体器件50可通过用于制造根据本发明第一实施例的半导体器件1所采用的相同的工序制成。也就是说，执行图7至图12所示的工艺。在这种情况下，没有形成接线柱11。在没有接线柱11的状态下执行图16所示的籽晶金属蚀刻工艺，并且执行图17至图20所示的工艺。
具有上述无接线柱结构的半导体器件50中，通过选择性去除位于将形成焊料块12的位置处的部分密封树脂10，使用适当的掩模在除了将形成焊料块12的位置之外的区域中形成密封树脂10，等等，形成焊料块12。
下面描述本发明的第六实施例。
图48为示出根据本发明第六实施例的半导体器件实例的重要部分的剖视示意图。图49为示出包含在根据本发明第六实施例的半导体器件中的围堰层的示意图。
图48和图49中与图1和图2中所示的相同的部件用相同的标号来表示，并且省略对这些部件的详细说明。在图49中，仅示出图48所示半导体器件60的部件中的Si衬底2、围堰层61和接线柱11，而没有示出图48所示半导体器件60的其它部件。
如图49所示，图48所示半导体器件60与上述根据本发明第一实施例的半导体器件1的不同之处在于均具有平面L形的围堰层61形成在芯片的四个角上。
具有上述结构的半导体器件60中，围堰层61形成在芯片的四个角上，因此可获得根据本发明第一实施例的半导体器件1所获得的相同的效果。在这种情况下，可减少用于形成围堰层61的材料数量，而且可获得防止密封树脂10脱落等的效果。
半导体器件60可通过用于制造根据本发明第一实施例的制造半导体器件1所采用的相同工序制成。也就是说，首先，执行图7至图9中所示的工艺。在图10所示的工艺中，形成具有相应于将形成重接布线7和围堰层61的区域的开口的抗蚀图案。然后，执行图11至图20中所示的工艺。
根据本发明第六实施例的半导体器件60中，围堰层61形成在芯片的四个角上。然而，在芯片的四个角上形成围堰层61不是必需的。如果多个围堰层以固定的间隔形成在芯片的边缘部分，则可获得通过形成上述围堰层61所获得的相同的效果。在这种情况下，每个围堰层的形状不局限于每个围堰层61所具有的平面L形。
根据本发明第六实施例的半导体器件60中，接线柱可形成围堰层61上，而围堰层61例如形成在芯片四个角上。借此，可获得根据本发明第二实施例的半导体器件20所获得的相同的效果。
如上所述，分别在根据本发明第一至第六实施例的均具有WLP结构的半导体器件1、20、30、40、50和60中，形成围绕芯片所有侧面的围堰层8，在围堰层8上形成接线柱21或接线柱31，或者在芯片的边缘部分以固定的间隔形成围堰层61。在这种情况下，通过适当选择围堰层8和61与接线柱21和31的材料以及与它们接触的部件材料，可提高围堰层8和PI膜6之间、围堰层61和PI膜6之间、围堰层8和Si衬底2之间、围堰层61和Si衬底2之间、围堰层8和密封树脂10之间、围堰层61和密封树脂10之间、接线柱21和密封树脂10之间以及接线柱31和密封树脂10之间的附着性。这可以避免密封树脂10的脱落或芯片内部出现脱落。即使半导体器件1、20、30、40、50和60处于加热环境中，其性能也能得到保持。
如果形成接线柱21或接线柱31，则可提高封装强度、散热特性等。
通过围堰层8或围堰层61与接地电极连接，可获得屏蔽效果。
在上述半导体器件1、20、30、40、50和60的描述中，每个部件的材料、每个部件的厚度等为简单的实例。这些条件可根据半导体器件1、20、30、40、50和60的使用环境和它们所需的特性等而改变。
上述每个半导体器件都具有WLP结构。然而，上述描述也适用于通过将晶片分为独立芯片并在树脂中密封每个芯片而制成的传统半导体器件中。
在本发明中，围堰层形成在芯片和密封树脂之间的芯片边缘部分上。从而，在芯片和围堰层之间以及围堰层和密封树脂之间可获得牢固的附着性。即使处于加热环境中，仍可避免密封树脂从芯片脱落或芯片内部出现脱落。因此，可实现具有优良的耐热性和高可靠性的半导体器件。此外，通过使用WLP技术，可实现具有WLP结构且具有高可靠性和高性能的半导体器件。
以上说明可视为仅示出本发明的原理。此外，由于本领域的技术人员可容易地进行多种修改和变化，因此不应将本发明限制为所示及所述的具体结构和应用，从而所有适当的修改和等效替换可认为落入本发明所附的权利要求书及其等效范围内。

Claims (17)

1、一种半导体器件，包括：芯片，该芯片的一个表面被密封树脂密封；围堰层，形成在芯片和密封树脂之间的芯片边缘部分上。
2、根据权利要求1所述的半导体器件，其中该围堰层形成为围绕芯片的所有侧面。
3、根据权利要求1所述的半导体器件，其中该围堰层上形成有接线柱。
4、根据权利要求1所述的半导体器件，其中：
该围堰层形成为围绕芯片的所有侧面；以及
在形成为围绕芯片所有侧面的围堰层上形成有接线柱。
5、根据权利要求4所述的半导体器件，其中所述接线柱以固定的间隔形成在形成为围绕芯片所有侧面的围堰层上。
6、根据权利要求4所述的半导体器件，其中所述接线柱形成在形成为围绕芯片所有侧面的整个围堰层上。
7、根据权利要求6所述的半导体器件，其中形成在形成为围绕芯片所有侧面的整个围堰层上的接线柱外表面没有被密封树脂覆盖且露出来。
8、根据权利要求1所述的半导体器件，其中该围堰层以固定的间隔形成在芯片的边缘部分上。
9、一种半导体器件的制造方法，该半导体器件包括芯片，该芯片的一个表面被密封树脂密封，该方法包括如下步骤：
形成芯片；
在芯片和密封树脂之间的芯片边缘部分上形成围堰层；以及
在形成有围堰层的芯片表面上形成密封树脂以密封芯片。
10、根据权利要求9所述的方法，其中在形成围堰层的步骤中，与围堰层同时形成布线。
11、根据权利要求9所述的方法，其中在形成围堰层的步骤中，该围堰层形成为围绕芯片的所有侧面。
12、根据权利要求9所述的方法，其中在形成围堰层的步骤之后，还包括在该围堰层上形成接线柱的步骤。
13、根据权利要求9所述的方法，其中在形成围堰层的步骤之后，还包括在该围堰层上形成接线柱的步骤，该围堰层在形成围堰层的步骤中形成，以围绕芯片的所有侧面。
14、根据权利要求13所述的方法，其中在形成接线柱的步骤中，所述接线柱以固定的间隔形成在形成为围绕芯片所有侧面的围堰层上。
15、根据权利要求13所述的方法，其中在形成接线柱的步骤中，所述接线柱形成在形成为围绕芯片所有侧面的整个围堰层上。
16、根据权利要求15所述的方法，其中在形成密封树脂以密封芯片的步骤中：
形成在形成为围绕芯片所有侧面的整个围堰层上的接线柱外表面没有被密封树脂覆盖且露出来；以及
密封芯片。
17、根据权利要求9所述的方法，其中在形成围堰层的步骤中，该围堰层以固定的间隔形成在芯片的边缘部分上。
CN2006100710862A 2005-12-12 2006-03-31 半导体器件及其制造方法 Expired - Fee Related CN1983573B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005357418 2005-12-12
JP2005-357418 2005-12-12
JP2005357418A JP4722690B2 (ja) 2005-12-12 2005-12-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1983573A true CN1983573A (zh) 2007-06-20
CN1983573B CN1983573B (zh) 2011-05-11

Family

ID=38139914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100710862A Expired - Fee Related CN1983573B (zh) 2005-12-12 2006-03-31 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7602055B2 (zh)
JP (1) JP4722690B2 (zh)
KR (1) KR100726919B1 (zh)
CN (1) CN1983573B (zh)
TW (1) TWI323502B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110597408A (zh) * 2019-07-31 2019-12-20 深圳莱宝高科技股份有限公司 聚酰亚胺膜的封边方法和传感器及其制造工艺、触摸屏

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
KR101791160B1 (ko) 2016-02-02 2017-11-20 서울과학기술대학교 산학협력단 웨이퍼 상에 댐을 설계하기 위한 유한 요소 해석 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JP3234666B2 (ja) 1993-03-02 2001-12-04 株式会社東芝 半導体集積回路装置
EP0644587B1 (en) * 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
JP4038021B2 (ja) * 1998-04-24 2008-01-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3813367B2 (ja) 1998-12-22 2006-08-23 三洋電機株式会社 半導体装置およびその製造方法
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
KR100691000B1 (ko) * 2001-06-29 2007-03-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110597408A (zh) * 2019-07-31 2019-12-20 深圳莱宝高科技股份有限公司 聚酰亚胺膜的封边方法和传感器及其制造工艺、触摸屏

Also Published As

Publication number Publication date
US7602055B2 (en) 2009-10-13
TWI323502B (en) 2010-04-11
US20070134843A1 (en) 2007-06-14
TW200723468A (en) 2007-06-16
KR100726919B1 (ko) 2007-06-14
CN1983573B (zh) 2011-05-11
JP2007165437A (ja) 2007-06-28
JP4722690B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US6924173B2 (en) Semiconductor device and method for the fabrication thereof
JP3701542B2 (ja) 半導体装置およびその製造方法
US6284573B1 (en) Wafer level fabrication and assembly of chip scale packages
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US6462426B1 (en) Barrier pad for wafer level chip scale packages
US6198169B1 (en) Semiconductor device and process for producing same
JPH0897217A (ja) 半導体装置及びその製造方法
JP2006060219A (ja) 半導体素子の電極構造及びその製造方法
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
JP2000228420A (ja) 半導体装置及びその製造方法
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP2003197856A (ja) 半導体装置
CN1983573B (zh) 半导体器件及其制造方法
US6525424B2 (en) Semiconductor device and its manufacturing method
US6929971B2 (en) Semiconductor device and its manufacturing method
US20050067700A1 (en) Semiconductor device and method of manufacturing the same
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP3722784B2 (ja) 半導体装置
JP3521383B2 (ja) 半導体装置及びその製造方法
JPH10209154A (ja) 半導体装置
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
JP4196954B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20190331

CF01 Termination of patent right due to non-payment of annual fee