JPS63179546A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPS63179546A
JPS63179546A JP1160987A JP1160987A JPS63179546A JP S63179546 A JPS63179546 A JP S63179546A JP 1160987 A JP1160987 A JP 1160987A JP 1160987 A JP1160987 A JP 1160987A JP S63179546 A JPS63179546 A JP S63179546A
Authority
JP
Japan
Prior art keywords
layer
wiring
nitride film
silicon nitride
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1160987A
Other languages
English (en)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1160987A priority Critical patent/JPS63179546A/ja
Publication of JPS63179546A publication Critical patent/JPS63179546A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特に
平坦化された微細配線の形成方法に関する。
〔従来の技術〕
近年装置の高集積化に伴い、配線の微細化および多層化
の要求が高まっている。一般に半導体装置の配線材料と
してアルミニウムが用いられており、配線パターンの形
成方法としてエツチングの為のフォトレジスタパターン
の形成に縮小投影露光法が用いられ、またエツチングは
液相中での化学反応による方法に変わって異方性加工が
可能な反応性イオンエチッチング技術を用いることによ
って、配線の微細化が可能となってきた。
反面、異方性加工された微細な配線上を一様に覆う絶縁
膜の形成が困難となってきた。
したがって配線の多層化を実現する為には、下層配線の
段差部に於いて上層配線層の段差被覆性の低下による配
線抵抗の増大あるいは断線等の不具合を生じない程度に
、眉間絶縁膜を平坦化する必要がある。
従来平坦化方法として、リフトオフ法により、スペーサ
ーを形成する。あるいは厚く気相成長した眉間絶縁膜の
全面をエツチング処理を行い、上面凸部と凹部のエツチ
ング速度の違いにより段差を緩和する。また回転塗布に
より、無機あるいは有機の膜を形成し平坦化された眉間
絶縁膜として用いる方法がとられている。
〔発明が解決しようとする問題点〕
上述した従来の配線形成法では、エツチングマスクの為
のフォトレジストのパターン形成工程に於いて、アルミ
ニウム膜表面の光の反射率が高いことと、0.5μm以
上の厚い膜をエツチングするに耐える厚いレジスタを用
いる必要性から、フォトレジスト膜の微細パターン形成
自体に限界が生じる。
また、エツチングに於いても、0.5μm以上の厚いア
ルミニウム膜をエツチングする為、下地の段差や配線密
度の違いによるエツチング特性のバラツキを生じやすい
、したがって安定した配線形成の為には、配線の幅およ
び間隔等にある程度の余裕を持たせる必要があった。
また、平坦化法に於いては、リフトオフ法では、細い配
線の形成が困難であり、全面エツチング処理法では、配
線間隔が小さくなると、間隔部の気相成長膜形成が不能
となり、いずれの方法も、微細配線には適用できない。
また回転塗布法では、無機膜の場合塗布後の焼きしめ時
にクラックが発生しやすく、したがって厚く形成できな
い為、充分な平坦性が得られない。
一方有機膜の場合膜の耐湿性が乏しい為、装置の信頼性
上不安定な要素を有している等の欠点がある。
本発明の目的は、高集積化に対応できる平坦化された微
細パターンの形成が可能であり、形成された配線が上層
配線層の配線抵抗の増大あるいは断線等不具合を発生す
ることなく、集積度の高い高信頼性の半導体集積回路装
置の製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体集積回路装置の製造方法は、半導体基板
の主面上に多結晶シリコン層を成長し、ひきつづきシリ
コン窒化膜を成長する工程と、所望の配線領域を残して
前記シリコン窒化膜を除去する工程と、露出した前記多
結晶シリコン層を酸化する工程と、前記配線領域のシリ
コン窒化膜を除去した後に、露出した前記多結晶シリコ
ン上に選択的に金属層を形成する工程と、熱処理により
前記金属層と前記多結晶シリコン層の一部あるいは全部
を反応させる工程とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。第1図(a)〜(e)は本発明の一実施例を説明する
ために工程順に示した素子の縦断面図である。
まず、第1図(a)に示す様に、従来法によりシリコン
基板101上に、フィールド酸化膜領域102および、
不純物拡散層領域103を形成し、気相成長法によりリ
ンガラス層104を形成し不純物拡散層103上の所望
の位置に開孔105を設ける0次に、全面に多結晶シリ
コン106を3000人成長し、びきつづき全面にシリ
コン窒化膜107を1000人成長する。
次に、第1図(b)に示すように、所望の配線領域に形
成したフォトレジスト108をマスクとして露出したシ
リコン窒化膜107をCT、系のガスプラズマ中でエツ
チング除去する。
次に、第1図(C)に示すように、フォトレジスト10
8を除去した後に、900℃のスチーム雰囲気中で60
分間酸化を行い、露出じた多結晶シリコン層の全てを、
シリコン酸化膜109に変えた後、シリコン窒化膜10
7をエツチング除去する。ここでシリコン酸化膜109
は多結晶シリコン層106の2倍の膜厚になる。
次に、第1図(d)に示すように、WF6ガスの還元反
応により、タングステン(W)110を3000人成長
させる、このとき開孔105の径が1μm以下であれば
開孔部の段差はタングステン110によって埋め込まれ
る為、表面は平坦な状態で形成される。
しかる後に、第1図(e)に示ように、850℃の窒素
雰囲気中で10分間熱処理を行うと、多結晶シリコン1
06とタングステン110との反応によりタングステン
シリサイド層が2000人形成され、平坦化された配線
が形成できる。
ここで、第1図(b)のシリコン窒化膜107のエツチ
ング工程で多結晶シリコン層106に達した時点で、制
御性良く工・yチタンを停止する為には、第1図(a>
のシリコン窒化膜107を成長する前に多結晶シリコン
表面に500人の酸化膜を形成しておくと効果的である
。また、多結晶シリコン層106は、リンあるいはホウ
素等の不純物を熱拡散もしくはイオン注入法によりドー
ピングを行なえば多結晶シリコン酸化が増速され酸化膜
109の形成が容易になる。また不純物拡散層103と
の接触抵抗を下げる効果もある。
第2図(a)〜(C)は本発明の他の実施例を説明する
ために工程順に示した縦断面図である。
先ず本発明の第1の実施例と同様の方法により第1図(
c)の状態とした後、第2図(a)に示す様に、スパッ
タリング方法を用いて表面にチタン(T i ) 20
1を3000人形成する。ここでスパッタリング中に、
シリコン基板側にもバイアスを加えることによって、不
純物拡散層と配線層との接続部の凹部を完全に埋め込ん
で平坦な表面状態を得ることができる。
しかる後に、第2図(b)に示す様に、850℃で20
分間窒素雰囲気中で熱処理することによって多結晶シリ
コン上のチタンが全てチタンシリサイド層203となり
、酸化股上の未反応のチタンのみを選択的にエツチング
除去することによって、平坦化された配線が形成される
次に、上層配線を形成して第2図(c)の様な2層配線
構造とする場合、従来の方法により気相成長法でリンガ
ラス層204を0.5μm成長し上層と下層の配線を接
続する為の開孔205を設け、スパッタリング方法によ
りアルミニウム層206を0.6μm形成し、所望の配
線領域以外のアルミニウムをエツチング除去することに
より、平坦化された2層配線が形成できる。
尚、上記金属層201は必ずしもチタン膜である必要は
なく半導体に用いられ得る材料で、シリサイドが形成可
能な金属であれば良い。
〔発明の効果〕
以上説明したように本発明は、配線パターン形成の為の
エツチングは厚さ1000人程度0シリコン窒化膜をエ
ツチングするのみで良い為微細なパターン形成が可能で
ある。また、配線層が自己整合的に絶縁酸化膜に埋め込
まれた状態で形成さる為、多層配線構造に於いても上層
の配線層は断線等の不具合を生じることなく安定に形成
できる。
したがって集積度の高い高信頼性の半導体集積回路装置
が実現できる。
【図面の簡単な説明】 第1図(a)〜(e)および第2図(a)〜(C)はそ
れぞれ本発明の第1および第2の実施例を説明するため
に工程順に示した素子の縦断面図である。 101・・・シリコン基板、102・・・フィールド酸
化膜、103・・・不純物拡散層、104・・・リンガ
ラス層、105・・・開孔、106・・・多結晶シリコ
ン層、107・・・シリコン窒化膜、108・・・フォ
トレジスト、109・・・シリコン酸化膜、110・・
・気相成長タングステン膜、111・・・タングステン
シリサイド層、201・・・チタン膜、203・・・チ
タンシリサイド層、204・・・リンガラス層、206
・・・アルミニウム配線。 箔1回 箭2図

Claims (1)

    【特許請求の範囲】
  1. (1)平坦化された多層配線構造を有する半導体集積回
    路装置の配線の形成方法に於いて、半導体基板の主面上
    に多結晶シリコン層を成長し、ひきつづきシリコン窒化
    膜を成長する工程と、所望の配線領域を残して前記シリ
    コン窒化膜を除去する工程と、露出した前記多結晶シリ
    コン層を酸化する工程と、前記配線領域のシリコン窒化
    膜を除去した後に、露出した前記多結晶シリコン上に選
    択的に金属層を形成する工程と、熱処理により前記金属
    層と前記多結晶シリコン層の一部あるいは全部を反応さ
    せる工程とを含むことを特徴とする半導体集積回路装置
    の製造方法。
JP1160987A 1987-01-20 1987-01-20 半導体集積回路装置の製造方法 Pending JPS63179546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1160987A JPS63179546A (ja) 1987-01-20 1987-01-20 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1160987A JPS63179546A (ja) 1987-01-20 1987-01-20 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63179546A true JPS63179546A (ja) 1988-07-23

Family

ID=11782650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1160987A Pending JPS63179546A (ja) 1987-01-20 1987-01-20 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63179546A (ja)

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
JPH0878519A (ja) 半導体装置およびその製造方法
JPH08227938A (ja) 半導体装置及びその製造方法
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
JPH027451A (ja) 半導体集積回路装置の製造方法
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
JP2768304B2 (ja) 半導体装置の製造方法
JPH10209299A (ja) 半導体装置およびその製造方法
JPH0473296B2 (ja)
JPS63179546A (ja) 半導体集積回路装置の製造方法
JPH01300543A (ja) 半導体装置の製造方法
US5324536A (en) Method of forming a multilayered structure
JP2570729B2 (ja) 半導体装置の製造方法
JP2950620B2 (ja) 半導体装置
JP2855981B2 (ja) 半導体装置の製造方法
JP2907248B2 (ja) 半導体装置およびその製造方法
JP2597703B2 (ja) 半導体装置の製造方法
JPS61152043A (ja) 半導体装置の製造方法
JPH1174355A (ja) 半導体装置の製造方法
JPH06120213A (ja) 半導体装置の製造方法
JPS61154150A (ja) 半導体装置の製造方法
JPH0797583B2 (ja) 層間絶縁膜の形成方法
JPH05308068A (ja) 半導体装置の製造方法
JPH06196433A (ja) 半導体装置のコンタクトホール形成方法
JPH0314232A (ja) 半導体装置の製造方法