KR20140092772A - 실리콘 산화물막의 성막 방법 - Google Patents

실리콘 산화물막의 성막 방법 Download PDF

Info

Publication number
KR20140092772A
KR20140092772A KR1020140004097A KR20140004097A KR20140092772A KR 20140092772 A KR20140092772 A KR 20140092772A KR 1020140004097 A KR1020140004097 A KR 1020140004097A KR 20140004097 A KR20140004097 A KR 20140004097A KR 20140092772 A KR20140092772 A KR 20140092772A
Authority
KR
South Korea
Prior art keywords
silicon
film
oxide film
silicon oxide
forming
Prior art date
Application number
KR1020140004097A
Other languages
English (en)
Other versions
KR101743321B1 (ko
Inventor
히로키 무라카미
도시유키 이케우치
쥰 사토
유이치로 모로즈미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140092772A publication Critical patent/KR20140092772A/ko
Application granted granted Critical
Publication of KR101743321B1 publication Critical patent/KR101743321B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 적어도 계면 조도가 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공한다. 본 발명에 따른 실리콘 산화물막의 성막 방법은, 피처리체의 피처리면인 하지 상에 실리콘막(3)을 형성하는 공정(스텝 2)과, 실리콘막(3)을 산화하여, 하지 상에 실리콘 산화물막(5)을 형성하는 공정(스텝 4)을 포함하고, 스텝 2과 스텝 4 사이에, 실리콘막(3)을 산화하기 전에, 실리콘막(3)이 형성된 피처리체를, 적어도 산화 성분을 포함하는 분위기 중에 폭로하는 공정(스텝 3)을 포함한다.

Description

실리콘 산화물막의 성막 방법{METHOD OF FORMING SILICON OXIDE FILM}
본 발명은 실리콘 산화물막의 성막 방법에 관한 것이다.
최근, 반도체 집적 회로 장치의 미세화가 진전되고 있다. 이러한 미세화의 진전에 의해, 반도체 집적 회로 장치에 사용되는 각종 박막에 있어서는, 추가적인 박막화 및 막질의 추가적인 양질화가 요청되고 있다.
예를 들어, 특허문헌 1에는 얇은 산화막 등의 절연막을 형성하는 절연막의 형성 방법이 기재되어 있다.
일본 특허 공개 제2003-297822호 공보
추가적인 박막화를 위해서는 박막의 표면 거칠기의 개선이 중요하다. 표면 거칠기가 나쁘면, 박막화해도 균일한 막 두께를 얻기 어려워지기 때문이다.
또한, 박막에 요구되는 새로운 과제로서, 하지와의 계면 거칠기의 개선도 중요해졌다. 계면 거칠기가 나쁘면, 하지와 박막의 계면에 계면 준위가 발생하여, 전자나 정공의 이동도를 악화시키거나, 전하가 트랩되기도 한다.
특허문헌 1에는 얇은 산화막의 형성이나, 얇은 산화막의 전기적 특성의 향상에 대해서는 기재가 있지만, 표면 거칠기를 개선하는 것 및 계면 거칠기를 개선하는 것에 대해서는 전혀 기재되어 있지 않다.
본 발명은 계면 거칠기가 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공한다.
본 발명의 일 형태에 따른 실리콘 산화물막의 성막 방법은, (1) 피처리체의 피처리면인 하지 상에 실리콘막을 형성하는 공정과, (2) 상기 실리콘막을 산화하여, 상기 하지 상에 실리콘 산화물막을 형성하는 공정을 포함하고, 상기 (1) 공정과 상기 (2) 공정 사이에, (3) 상기 실리콘막을 산화하기 전에, 상기 실리콘막이 형성된 상기 피처리체를, 적어도 산화 성분을 포함하는 분위기 중에 폭로하는 공정을 포함한다.
본 발명에 의하면, 계면 거칠기가 양호한 실리콘 산화물막을 얻는 것이 가능한 실리콘 산화물막의 성막 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 종단면도.
도 2는 도 1에 도시하는 성막 장치의 수평 단면도.
도 3은 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일례를 도시하는 흐름도.
도 4는 일 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 도시하는 단면도.
도 5는 실리콘 기판을 처리실로부터 인출한 상태를 도시하는 종단면도.
도 6은 참고예에 따른 성막 방법으로 성막한 실리콘 산화물막의 단면을 도시하는 사진.
도 7은 일 실시 형태에 따른 실리콘 산화물막의 성막 방법으로 성막한 실리콘 산화물막의 단면을 도시하는 사진.
도 8은 표면 거칠기를 조사한 결과를 도시하는 도면.
이하, 본 발명의 일 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐 공통 부분에는 공통의 참조 부호를 부여한다.
먼저, 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례에 대해서 설명한다.
(성막 장치)
도 1은 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 종단면도, 도 2는 도 1에 도시하는 성막 장치의 수평 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 성막 장치(100)는 하단부가 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어 스테인리스스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 통해서 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단부를 지지하고 있다. 매니폴드(103)의 하방으로부터는, 종형 웨이퍼 보트(105)가 처리실(101) 내에 삽입된다. 종형 웨이퍼 보트(105)는 복수 개의 지지 홈(도시하지 않음)이 형성된 로드(106)를 복수 개 갖고 있고, 상기 지지 홈에 피처리체로서 복수 매, 예를 들어 50 내지 100매의 반도체 기판, 본 예에서는 실리콘 기판(1)의 주연부의 일부를 지지시킨다. 이에 의해, 종형 웨이퍼 보트(105)에는 실리콘 기판(1)이 다단으로 적재된다.
종형 웨이퍼 보트(105)는 석영제의 보온통(107)을 통해서 테이블(108) 상에 적재된다. 테이블(108)은 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들어 자성 유체 시일(111)이 설치되고, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부 사이에는, 예를 들어 O링에 의해 이루어지는 시일 부재(112)가 개재 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되고 있다. 회전축(110)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 종형 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 분리된다.
성막 장치(100)는 처리에 사용하는 가스를 처리실(101) 내에 공급하는 처리 가스 공급 기구(114) 및 불활성 가스를 처리실(101) 내에 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
본 예의 처리 가스 공급 기구(114)는 아미노실란계 가스 공급원(117a), 아미노기를 포함하지 않는 실란계 가스 공급원(117b)(이하, 실란계 가스 공급원(117b)이라 약칭함) 및 산화제 가스 공급원(117c)을 포함하고 있다. 또한, 불활성 가스 공급 기구(115)는 불활성 가스 공급원(120)을 포함하고 있다.
아미노실란계 가스 공급원(117a)으로부터 공급되는 아미노실란계 가스는, 후술하는 시드층의 형성에 이용되고, 그 일례는 디이소프로필아미노실란(DIPAS)이다. 실란계 가스 공급원(117b)으로부터 공급되는 아미노기를 포함하지 않는 실란계 가스는, 동일하게 후술하는 실리콘막의 형성에 이용되고, 그 일례는 디실란(Si2H6)이다. 산화제 가스 공급원(117c)으로부터 공급되는 산화제 가스는, 동일하게 후술하는 실리콘막의 산화에 이용되고, 그 일례는 산소(O2)와 수소(H2)의 혼합 가스이다. 불활성 가스 공급원(120)으로부터 공급되는 불활성 가스는 처리실(101) 내에 공급되는 희석이나, 처리실(101) 내의 퍼지 처리 등에 이용되고, 그 일례는 질소(N2) 가스이다.
아미노실란계 가스 공급원(117a)은 유량 제어기(121a) 및 개폐 밸브(122a)를 통하여, 분산 노즐(123a)에 접속되어 있다. 또한, 실란계 가스 공급원(117b)은 유량 제어기(121b) 및 개폐 밸브(122b)를 통해서 분산 노즐(123b)(도 1에는 도시하지 않음, 도 2 참조)에 접속되어 있다. 또한, 산화제 가스 공급원(117c)은 유량 제어기(121c) 및 개폐 밸브(122c)를 통해서 분산 노즐(123c)에 접속되어 있다.
분산 노즐(123a 내지 123c)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통해서 상측 방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a 내지 123c)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스는 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향해서 대략 균일하게 토출된다.
상기 처리실(101)의 측벽의 일부에는 플라즈마 생성 기구(140)가 형성되어 있다. 플라즈마 생성 기구(140)는 처리실(101)의 외벽에 기밀하게 용접된 플라즈마 구획벽(141)을 구비하고 있다. 플라즈마 구획벽(141)은, 예를 들어 석영에 의해 형성된다. 플라즈마 구획벽(141)은 단면 오목부 형상을 이루고, 처리실(101)의 측벽에 형성된 개구(142)를 덮는다. 개구(142)는 종형 웨이퍼 보트(105)에 지지되어 있는 모든 실리콘 기판(1)을 상하 방향에 있어서 커버할 수 있도록, 상하 방향으로 가늘고 길게, 예를 들어 처리실(101)의 측벽을 깎아냄으로써 형성된다. 본 예에 있어서는, 플라즈마 구획벽(141)에 의해 규정되는 내측 공간, 즉, 플라즈마 생성 공간의 내부에, 산화제 가스를 토출하는 분산 노즐(123c)을 배치한다.
플라즈마 생성 기구(140)에는 플라즈마 구획벽(141)의 양 측벽의 외면에, 상하 방향을 따라서 서로 대향하도록 해서 배치된 가늘고 긴 한 쌍의 플라즈마 전극(143)과, 예를 들어 한 쌍의 플라즈마 전극(143) 각각에 급전 라인(144)을 통해서 접속되고, 한 쌍의 플라즈마 전극(143)에 고주파 전력을 공급하는 고주파 전원(145)이 구비되어 있다. 고주파 전원(145)은 한 쌍의 플라즈마 전극(143)에 대하여, 예를 들어 13.56㎒의 고주파 전압을 인가한다. 이에 의해, 플라즈마 구획벽(141)에 의해 규정된 플라즈마 생성 공간 내에, 고주파 전계가 인가된다. 분산 노즐(123c)로부터 토출된 산화제 가스는, 고주파 전계가 인가된 플라즈마 생성 공간 내에서 플라즈마화되고, 예를 들어 산소 라디칼이나 히드록시 라디칼 등을 포함한 플라즈마 가스로서, 개구(142)를 통해서 처리실(101)의 내부에 공급된다. 또한, 성막 장치(100)에 있어서는, 한 쌍의 플라즈마 전극(143)으로의 고주파 전력의 공급을 중지하면, 분산 노즐(123c)로부터 토출된 산화제 가스를 플라즈마화시키지 않은 채, 처리실(101)의 내부로 공급하는 것도 가능하다.
플라즈마 구획벽(141)의 외측에는 이것을 덮도록 해서, 예를 들어 석영으로 이루어진 절연 보호 커버(146)가 설치되어 있다. 절연 보호 커버(146)의 내측 부분에는, 냉매 통로(도시하지 않음)가 설치되어 있고, 예를 들어 냉각된 질소 가스를 흐르게 함으로써 플라즈마 전극(143)을 냉각할 수 있게 되어 있다.
불활성 가스 공급원(120)은 유량 제어기(121d) 및 개폐 밸브(122d)를 통하여 노즐(128)에 접속되어 있다. 노즐(128)은 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를 수평 방향으로 토출시킨다.
분산 노즐(123a 내지 123c)에 대하여 반대측에 위치하는 처리실(101)의 측벽 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방으로 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는 처리실(101) 내에 공급된 가스를 활성화함과 더불어, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 기판(1)을 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는 오퍼레이터가 성막 장치(100)를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어 기억부(152) 중 기억 매체에 기억된다. 기억 매체는 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성인 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절히 전송시키도록 해도 된다. 레시피는 필요에 따라, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 판독되고, 판독된 레시피를 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는 컨트롤러(150)의 제어 하에, 원하는 처리를 실시한다.
본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법은 도 1 및 도 2에 도시한 바와 같은 성막 장치(100)에 의해 실시할 수 있다. 이하, 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법을 설명한다.
(일 실시 형태)
(실리콘 산화물막의 성막 방법)
도 3은 본 발명의 일 실시 형태에 따른 실리콘 산화물막의 성막 방법의 일례를 도시하는 흐름도, 도 4는 일 실시 형태에 따른 실리콘 산화물막의 성막 방법의 주요한 공정을 도시하는 단면도이다.
우선, 도 3의 스텝 1에 도시한 바와 같이, 하지 상, 본 예에서는 실리콘 기판(실리콘 웨이퍼=실리콘 단결정) 상에 시드층을 형성한다. 시드층의 형성 방법의 일례는 다음과 같다.
도 4의 (A)에 도시한 바와 같이, 실리콘 기판(1)을, 도 1 및 도 2에 도시한 성막 장치(100)의 처리실(101)의 내부에 삽입한다. 계속해서, 처리실(101)의 내부에 있어서 가열 장치(133)를 사용해서 실리콘 기판(1)을 가열한다. 그리고, 가열한 실리콘 기판(1)의 주 표면에 시드층 원료 가스로서, 분산 노즐(123a)로부터, 예를 들어 아미노실란계 가스를 흘린다. 이에 의해, 아미노실란계 가스에 포함된 실리콘 성분이 실리콘 기판(1)의 주 표면 상에 흡착되어, 시드층(2)이 형성된다. 시드층(2)의 형성에 사용되는 아미노실란계 가스의 상세한 예에 대해서는 후술하지만, 본 예에서는 디이소프로필아미노실란(DIPAS)을 사용하였다.
시드층(2)을 형성할 때의 처리 조건의 일례는 다음과 같다.
DIPAS 유량: 200sccm
처리 시간: 1min
처리 온도: 400℃
처리 압력: 133.3Pa(1Torr)
시드층(2)을 형성하는 공정은, 실리콘 원료를 실리콘 기판(1)의 표면에 흡착시키기 쉽게 하는 공정이다. 본 명세서에서는, 시드층(2)을 형성하는 것으로 기재하고 있지만, 실제로는 거의 성막되는 일이 없다. 시드층(2)의 두께는, 바람직하게는 단원자층 레벨의 두께 정도인 것이 좋다. 구체적인 시드층(2)의 두께를 언급하면, 0.1㎚ 이상 0.3㎚ 이하이다.
이어서, 도 3의 스텝 2 및 도 4의 (B)에 도시한 바와 같이, 시드층(2) 상에 실리콘막(3)을 형성한다. 구체적으로는 시드층(2)이 형성된 실리콘 기판(1)을, 계속해서 가열 장치(133)를 사용해서 가열하고, 가열한 실리콘 기판(1)의 표면에 실리콘 원료 가스로서, 분산 노즐(123b)로부터, 예를 들어 아미노기를 포함하지 않는 실란계 가스를 흘린다. 이에 의해, 아미노기를 포함하지 않는 실란계 가스에 포함된 실리콘 성분이 시드층(2) 상에 퇴적되고, 실리콘 성분이 CVD 성장해서 시드층(2) 상에 실리콘막(3)이 형성된다. 실리콘막(3)의 형성에 사용되는 아미노기를 포함하지 않는 실란계 가스의 상세한 예에 대해서는 후술하지만, 본 예에서는 디실란(Si2H6)을 사용하였다.
실리콘막(3)을 형성할 때의 처리 조건의 일례는 다음과 같다.
Si2H6 유량: 200sccm
처리 시간: 6min
처리 온도: 400℃
처리 압력: 133.3Pa(1Torr)
상기 처리 조건에 있어서는, 2㎚ 정도의 얇은 아몰퍼스의 실리콘막(3)이 형성된다. 또한, 본 예에서는 실리콘막(3)은 아몰퍼스 실리콘으로 되어 있지만, 실리콘막(3)은 아몰퍼스 내지 나노 크기의 결정립이 모인 나노 결정 실리콘이어도 되고, 아몰퍼스 실리콘과 나노 결정 실리콘이 혼재된 실리콘이어도 된다. 나아가, 다결정 실리콘이어도 된다. 단, 이후 형성되는 실리콘 산화물막 표면의 「표면 거칠기」를 고려하면, 다결정 실리콘보다도 나노 결정 실리콘, 나노 결정 실리콘보다도 아몰퍼스-나노 결정 혼재 실리콘, 아몰퍼스-나노 결정 혼재 실리콘보다도 아몰퍼스 실리콘이 선택되는 것이 좋을 것이다.
다음으로, 도 3의 스텝 3 및 도 4의 (C)에 도시한 바와 같이, 실리콘막(3)이 형성된 실리콘 기판(1)을 대기 폭로한다. 구체적으로는, 도 5에 도시한 바와 같이, 실리콘 기판(1)을 종형 웨이퍼 보트(105)마다, 처리실(101)의 내부로부터 그 외부로 인출한다. 이에 의해, 실리콘막(3)이 형성된 실리콘 기판(1)이 대기에 폭로된다.
대기 폭로할 때의 처리 조건의 일례는 다음과 같다.
처리 시간: 1 내지 600min
처리 온도: 실온(예를 들어 25℃)
처리 압력: 대기압
여기서, 대기 중의 주된 성분을 이하에 나타내었다(ISO2533:1975로부터 인용).
질소(N2): 78.084용적％
산소(O2): 20.948용적％
이산화탄소(CO2): 0.036용적％
메탄(CH4): 0.0002용적％(2ppm)
또한, 그 밖의 성분에 대해서는, 본 명세서에서는 생략한다.
실제의 대기로는 이들 성분에, 약 0.5용적％의 수증기(H2O)가 가해진다(단, 건조 대기를 사용하지 않는 경우).
성막 직후의 실리콘막(3)은 아직 치밀하면서, 또한 상태가 견고하게 안정되어 있는 막이라고는 말하기 어렵다. 이로 인해, 성막 직후의 실리콘막(3)을 대기 폭로시키면, 실리콘막(3)의 막 중에는, 상기 대기 중의 성분이 침투해 가는 것으로 생각된다. 즉, 성막 직후의 실리콘막(3)을 대기 폭로함으로써, 실리콘막(3)의 막 중에는, 대기 중에 얇게 포함되어 있는 산화 성분, 예를 들어 약 21용적％로 얇게 포함되어 있는 산소나 수증기가 도입되게 된다. 도입된 산소나 수증기의 대부분은, 실리콘막(3)의 막 중에 도입된 채로 존재하거나, 혹은 그 일부는 실리콘과 화합하여, 극히 약한 초기 산화를 실리콘막(3) 중에 발생시키는 것으로 생각된다. 이에 더하여, 대기 중에 극히 미량으로 포함된 이산화탄소나, 탄소와 수소의 화합물, 예를 들어 유기 성분인 메탄 등도 실리콘막(3) 중에 도입되게 된다.
또한, 실리콘막(3)을 대기 폭로함으로써, 실리콘막(3)의 표면에는 도 4의 (C)에 도시한 바와 같이 얇은 자연 산화막(4)이 형성되고, 실리콘막(3)의 표면이 얇은 자연 산화막(4)으로 피복된다.
이와 같이, 일 실시 형태에 있어서는, 실리콘 기판(1)을 처리실(101)의 내부로부터 인출해서 대기 폭로시키고, 산화 전의 실리콘막(3)의 막 중에, 산소나 수증기의 산화 성분에 더하여, 이산화탄소나, 탄소와 수소의 화합물, 예를 들어 메탄 등의 유기 성분을 미리 도입시킨다. 또한, 실리콘막(3)의 표면을 자연 산화막(4)으로 피복한다. 상기 산화 성분, 이산화탄소 및 탄소와 수소의 화합물, 예를 들어 메탄 등의 유기 성분을 도입시키고, 또한 얇은 자연 산화막(4)으로 피복된 실리콘막(3)을 가지는 실리콘 기판(1)을, 다시 처리실(101)의 내부로 복귀시킨다.
다음으로, 도 3의 스텝 4 및 도 4의 (D)에 도시한 바와 같이, 대기 폭로된 실리콘막(3) 및 시드층(2)을 산화하여, 실리콘 기판(1) 상에 실리콘 산화물막(5)을 형성한다. 구체적으로는, 대기 폭로된 실리콘막(3)을 가진 실리콘 기판(1)을, 가열 장치(133)를 사용해서 가열하고, 가열한 실리콘 기판(1)의 표면에, 플라즈마 생성 기구(140)에 의해 생성한, 산소 라디칼이나 히드록시 라디칼 등을 포함하는 가스를, 개구(142)를 통해서 처리실(101)의 내부에 공급한다.
실리콘 산화물막(5)을 형성할 때의 처리 조건의 일례는 다음과 같다.
산화 방법: 감압 라디칼 산화법
산화제 가스: O2/H2
산화 시간: 30min
산화 온도: 600℃
처리 압력: 133.3Pa(1Torr)
(계면 거칠기의 개선)
이와 같이 하여 형성한 실리콘 산화물막(5)의, 실리콘 기판(1)과의 계면 거칠기를 조사해 보았다. 도 6은 참고예에 따른 성막 방법으로 성막한 실리콘 산화물막(5)의 단면을 도시하는 사진(투과 전자 현미경 사진), 도 7은 일 실시 형태에 따른 실리콘 산화물막의 성막 방법으로 성막한 실리콘 산화물막(5)의 단면을 도시하는 사진(투과 전자 현미경 사진)이다.
<참고예>
도 6에 도시한 바와 같이, 실리콘막(3)을 성막한 후, 동일 처리실 내에서 연속해서 실리콘막(3)을 산화해서 실리콘 산화물막(5)을 형성한 경우, 실리콘 산화물막(5)과 실리콘 기판(1)의 계면에 있어서의 계면 거칠기가 크다.
<일 실시 형태>
이에 반해, 도 7에 도시한 바와 같이, 실리콘막(3)을 성막한 후, 실리콘막(3)을 대기 폭로하고, 대기 폭로된 실리콘막(3)을 산화해서 실리콘 산화물막(5)을 형성한 경우에는, 도 6에 도시한 참고예에 비교해서 계면 거칠기는 작아져 있다.
이러한 계면 거칠기의 개선에 대해서는, 다음과 같이 추론할 수 있다.
일 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 산화하기 전에 실리콘막(3)이 대기 폭로되어 있다. 이로 인해, 막 중에는 산화 성분(대기 중에 약 21용적％ 정도 포함되어 있는 산소나 수증기), 이산화탄소(대기 중에 약 0.03 내지 0.04용적％ 정도 포함되어 있음) 및 탄소와 수소의 화합물, 예를 들어 메탄 등의 유기 성분(메탄은 대기 중에 약 2ppm=0.0002용적％ 정도 포함되어 있음)이 도입되게 된다.
즉, 산화를 개시한 시점에 있어서는, 막 중에 미량의 산화 성분이 이미 도입되어 있게 된다. 이로 인해, 산화 개시 초기 단계부터, 실리콘막(3)의 표면으로부터 뿐만 아니라, 그 막의 내부나, 실리콘막(3)의 실리콘 기판(1)과의 계면측으로부터도 산화가 진행하게 된다. 예를 들어, 실리콘막(3)의 표면으로부터 실리콘 기판(1)의 계면을 향해서 일방 통행적으로 산화가 진행되어 가는 경우에는, 실리콘막(3) 중을 산화제가, 이른바 「쐐기 형상」으로 침입해 간다. 이로 인해, 산화의 과정에 있어서, 아직 산화가 진행되고 있지 않은 심부(계면 부근)에 있는 실리콘막(3)에 대하여, 이 실리콘막(3)을 펴 넓히려는 물리적인 힘을 가해버리게 된다. 이로 인해, 계면 부근의 실리콘막(3)에는 마이그레이션(실리콘 원자끼리 이격되는 것)이 발생하기 쉬운 상태가 된다.
이에 비교하여 실리콘막(3)의 표면, 내부, 계면으로부터도 산화가 진행되는 것으로 하면, 실리콘막(3)의 내부에는, 표면에서만 산화가 일방 통행적으로 진행되는 경우에 비교하여 물리적인 힘이, 실리콘막(3)의 전체에 보다 균등하게 가해지게 된다. 이 결과, 계면 부근의 실리콘막(3)에 대하여, 마이그레이션을 발생시키기 어려운 환경을 부여할 수 있다. 이와 같이 실리콘막(3)에 마이그레이션이 발생하기 어려워지는 결과, 계면 거칠기를 개선하는 것이 가능하게 된다.
이러한 실리콘막(3)을 산화해서 형성한 실리콘 산화물막(5)은, 하지와의 계면 거칠기가 작은 것이 된다. 계면 거칠기가 작은 실리콘 산화물막(5)은 하지, 본 예에서는 실리콘 기판(1)과 실리콘 산화물막(5)의 계면에 계면 준위가 발생하기 어려워진다. 따라서, 전자나 정공의 이동도를 악화시키거나, 전하가 트랩되는 일이 적어, 전기적인 특성이 안정된 실리콘 산화물막(5)을 얻을 수 있다. 따라서, 전자 제품, 예를 들어 반도체 집적 회로 장치에 대한 적용에 적합한 실리콘 산화물막(5)을 얻을 수 있다는 이점을 얻을 수 있다.
또한, 실리콘막(3) 중에, 극미량의 메탄 등의 유기 성분이 도입되는 것에 의한 작용에 대해서는, 다음과 같이 추론할 수 있다.
예를 들어, 메탄(CH4)이 히드록시 라디칼(OH)과 반응하면, 물(H2O)과 메틸기(CH3)로 분해된다. 또한, 산화 중에는 열 및/또는 고주파 전계 등의 에너지가 인가되고 있다. 이로 인해, 메틸기(CH3)는 수소가 더욱 이격되어, 메틸렌기(CH2)가 되는 것도 있다. 메틸기나 메틸렌기가 실리콘막(3)의 내부에서 실리콘(Si)과 반응하면, 유기 실리콘 화합물을 형성하게 된다. 메틸기나 메틸렌기는, 예를 들어 물리적인 힘이 가해져서 결합이 끊어져 버린 실리콘 원자가 있으면, 이것을 유기 실리콘 화합물로서, 다시 연결시키는 힘을 부여할 수 있다. 이러한 현상에는 실리콘막(3)에 대한 마이그레이션의 발생을 억제하는 작용이 있다.
또한, 실리콘막(3)을 아몰퍼스 상태로 성막한 경우에는, 아몰퍼스 실리콘막(3)의 내부에는 수소 원자가 포함된다. 실리콘막(3)을 산화할 때에는, 처리실(101)의 내부가 실리콘막(3)의 산화 온도까지 승온되게 된다. 이로 인해, 아몰퍼스 실리콘막(3)의 내부에 있어서는, 수소 원자와 실리콘 원자의 결합이 끊어져, 수소 원자의 탈리가 발생한다. 수소 원자의 탈리가 발생한 아몰퍼스 실리콘막(3)에 있어서는, 탈리된 수소 원자의 부분으로 실리콘 원자가 이동한다. 이것도 또한, 실리콘막(3)에 마이그레이션을 발생시키는 요인 중 하나이다.
이러한 수소 원자의 탈리에 기인한 실리콘막(3)의 마이그레이션에 대해서도, 실리콘막(3)의 내부에 탄소와 수소의 화합물, 예를 들어 메탄 등의 유기 성분, 메틸기, 메틸렌기 등으로부터 이탈한 수소가 존재하고 있으면, 실리콘으로부터 탈리한 수소 원자와 메틸 등으로부터 이탈한 수소가 서로 결합가능하다. 이로 인해, 아몰퍼스 실리콘막(3)에서 발생할 수 있는 수소 원자의 탈리에 기인한 실리콘막(3)의 마이그레이션에 대해서도 보다 잘 억제할 수 있다는 이점도 얻을 수 있다.
또한, 유기 실리콘 화합물이 형성되어도, 결과적으로 산화에 의해 실리콘 산화물이 되면 되므로 문제는 없다. 또한, 유기 성분이 분해되어서 생성된 물(H2O) 등은 실리콘막(3)의 내부에서 그대로 산화제로 되어, 실리콘막(3)의 내부에서 산화를 촉진시키는 작용이 있다.
또한, 도입된 이산화탄소(CO2)는 안정된 물질이다. 이로 인해, 현저한 작용은 생각하기 어렵다고도 할 수 있지만, 강한 에너지가 가해지고 있는 플라즈마 생성 공간 내부에서는 탄소(C)와 산소(O2)로 분리하는 것도 충분히 생각할 수 있다. 만약에 탄소와 산소로 분리한 것이라면, 탄소에 대해서는 메틸기나 메틸렌기와 마찬가지로, 결합이 끊어져 버린 실리콘 원자끼리를, 실리콘 탄화물로서 다시 연결시키는 작용이 있다. 물론, 실리콘 탄화물이 형성되어도, 유기 실리콘 화합물과 마찬가지로, 결과적으로 산화에 의해 실리콘 산화물이 되면 되므로 문제는 없다. 또한, 산소에 대해서도 실리콘막(3)의 내부에서 그대로 산화제가 되므로, 실리콘막(3)의 내부로부터의 산화를 촉진시키는 작용을 얻을 수 있다.
단, 다량의 탄소의 존재는 실리콘 산화물막(5)의 절연성을 열화시키는 요인이 될 수도 있다. 이로 인해, 이산화탄소는 분해시키지 않는 조건으로 산화를 행하는 것이 좋다. 또한, 대기 폭로에서 사용되는 대기 분위기로부터, 이산화탄소를 제거해 두어도 된다.
또한, 일 실시 형태에 따른 실리콘 산화물막의 성막 방법에 의하면, 실리콘막(3)을 대기 폭로하므로, 실리콘막(3)의 표면은, 얇은 자연 산화막(4)에 의해 피복된다. 실리콘막(3)의 표면을 피복하는 자연 산화막(4)은 산화제의, 실리콘막(3) 중으로의 급격한 침입 및 표면에서의 급속한 산화를 방지하는, 이른바 완충층으로서의 역할을 수행한다. 예를 들어, 성막 직후의 실리콘막(3)을, 실리콘막(3)의 표면이 베어 실리콘 상태인 채로 산화되면, 산화제는 실리콘막(3) 중에 급속하게 침입됨과 더불어 표면에 급속한 산화를 발생시킨다. 산화제의 급격한 침입이나, 표면에서의 급속한 산화는, 산화가 진행되고 있지 않은 계면 부근의 실리콘막(3)에 대하여, 보다 큰 물리적인 힘을 가하는 하나의 요인이 될 수 있다. 이로 인해, 실리콘막(3)에 마이그레이션이 일어나기 쉬운 상태를 발생시킬 수 있다.
이 점에서, 실리콘막(3)의 표면이 얇은 자연 산화막(4)으로 피복되는 일 실시 형태에 의하면, 실리콘막(3) 중으로의 산화제의 급속한 침입 및 표면에 대한 급속한 산화 양쪽 모두 억제할 수 있다. 따라서, 실리콘막(3)의 표면을, 얇은 자연 산화막(4)으로 피복하지 않은 경우에 비하여 실리콘막(3)에 마이그레이션이 발생할 가능성을 보다 저감할 수 있다.
(표면 거칠기의 개선)
다음으로, 실리콘 산화물막(5)의 표면 거칠기의 개선에 대해서 설명한다. 이 표면 거칠기의 개선은, 특히 실리콘막(3)을 형성하기 전에, 시드층(2)을 형성하는 것으로부터 얻어지는 이점이다. 표면 거칠기(Ra)를 조사한 결과를 도 8에 나타내었다. 도 8에는 시드층(2)을 형성하지 않은 경우(시드층 없음)의 실리콘 산화물막(5)의 표면 거칠기(Ra)와, 시드층(2)을 형성한 경우(시드층 있음)의 실리콘 산화물막(5)의 표면 거칠기(Ra)가 도시되어 있다.
도 8에 도시한 바와 같이, 시드층 없음의 경우의 실리콘 산화물막(5)의 표면 거칠기(Ra)는 「Ra=1.178㎚」이었다. 이에 반해, 시드층 있음의 경우의 실리콘 산화물막(5)의 표면 거칠기(Ra)는 「Ra=0.231㎚」이었다.
이와 같이 실리콘막(3)을 성막하기 전에, 하지의 표면 상에 시드층(2)을 형성해 둠으로써, 표면 거칠기도 양호한 실리콘 산화물막(5)을 얻을 수 있다.
또한, 표면 거칠기(Ra)의 측정 방법은 다음과 같다.
측정 장치: 원자간력 현미경(AFM)
측정 범위: 1㎛×1㎛
거칠기: 평균 면 거칠기 Ra
또한, 일 실시 형태는 이하와 같이 변형하는 것이 가능하다.
(시드층 원료 가스의 변형)
시드층 원료 가스가 되는 아미노실란계 가스로는, BAS(부틸아미노실란), BTBAS(비스tert-부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란)을 사용할 수 있다.
또한, 시드층 원료 가스로서는 고차 실란계 가스를 사용할 수도 있다.
고차 실란계 가스로서는 트리실란 이상의 고차 실란계 가스가 좋다. 트리실란이상의 고차 실란계 가스의 예로는, SimH2m +2(단, m은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물을 들 수 있다.
상기 SimH2m +2(단, m은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물로서는, 구체적으로 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 헥사실란(Si6H14), 헵타실란(Si7H16)중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 상기 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물로서는, 구체적으로 시클로트리실란(Si3H6), 시클로테트라실란(Si4H8), 시클로펜타실란(Si5H10), 시클로헥사실란(Si6H12), 시클로헵타실란(Si7H14) 중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 시드층 원료 가스로서는 클로로실란계 가스를 사용할 수도 있다.
클로로실란계 가스의 예로서는, SimH2m +2(단, m은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것을 들 수 있다.
상기 SimH2m +2(단, m은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것으로서는, 구체적으로 모노클로로실란(SiH3Cl), 디클로로실란(SiH2Cl2), 모노클로로디실란(Si2H5Cl), 디클로로디실란(Si2H4Cl2), 테트라클로로디실란(Si2H2Cl4), 헥사클로로디실란(Si2Cl6), 옥타클로로트리실란(Si3Cl8) 중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 클로로실란계 가스로는, SinH2n(단, n은 2 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것에 대해서도 들 수 있다.
상기 SinH2n(단, n은 2 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것으로서는, 구체적으로 모노클로로디실렌(Si2H3Cl), 디클로로디실렌(Si2H2Cl2), 모노클로로시클로트리실란(Si3H5Cl), 디클로로시클로트리실란(Si3H4Cl2) 중 적어도 하나를 포함하는 가스를 들 수 있다.
클로로실란계 가스를 사용했을 때의 이점은, 예를 들어 클로로실란계 가스가 상기 고차 실란계 가스와 마찬가지로 카본을 포함하지 않는 무기 실리콘 원료이므로, 절연성을 열화시키는 탄소 오염(carbon contamination)을 방지할 수 있는 것이다.
또한, 클로로실란계 가스는 상기 고차 실란계 가스에 비교하여 보다 고밀도로 실리콘 원자를 하지에 흡착시킬 수 있다.
또한, 시드층 원료 가스가 되는 아미노실란계 가스로서는, 아미노실란계 가스의 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스도 사용할 수 있다. 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스의 예로서는,
((R1R2)N)nSiXH2X +2-n-m(R3)m …(A), 또는
((R1R2)N)nSiXH2X -n-m(R3)m …(B)
의 식으로 나타내지는 실리콘의 아미노 화합물을 들 수 있다.
단, 상기 (A) 및 상기 (B) 식에 있어서,
n은 아미노기의 수로서, 1 내지 6의 자연수,
m은 알킬기의 수로서, 0 또는 1 내지 5 중 어느 하나의 자연수,
R1=CH3, R2=C2H5, R3=C3H7,
R1=R2=R3, 또는 동일하지 않아도 되고,
R3=Cl 또는 F,
X는 2 이상의 자연수
예를 들어, 상기 (A) 식으로 나타내지는 아미노실란계 가스의 구체적인 예로서는, 헥사키스에틸아미노디실란(Si2H6N6(Et)6), 디이소프로필아미노디실란(Si2H5N(iPr)2), 디이소프로필아미노트리실란(Si3H7N(iPr)2), 디이소프로필아미노디클로로실란(Si2H4ClN(iPr)2), 디이소프로필아미노트리클로로실란(Si3H6ClN(iPr)2) 중 적어도 하나를 포함하는 가스를 들 수 있다.
또한, 염소(Cl)에 대해서는 불소(F)로 치환할 수도 있다.
또한, 예를 들어 상기 (B) 식으로 나타내지는 아미노실란계 가스의 구체적인 예로서는 디이소프로필아미노디실렌(Si2H3N(iPr)2), 디이소프로필아미노시클로트리실란(Si3H5N(iPr)2), 디이소프로필아미노디클로로디실렌(Si2H2ClN(iPr)2), 디이소프로필아미노디클로로시클로트리실란(Si3H4ClN(iPr)2) 중 적어도 하나를 포함하는 가스를 들 수 있다. 또한, 염소(Cl)에 대해서는 불소(F)로 치환할 수도 있다.
이와 같이, 시드층(2)의 원료 가스가 되는 아미노실란계 가스로서는, 아미노실란계 가스, 트리실란 이상의 고차 실란계 가스, 클로로실란계 가스 및 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스 중 적어도 하나를 포함하는 가스를 선택할 수 있다.
(실리콘막 원료 가스의 변형)
실리콘막 원료 가스가 되는 아미노기를 포함하지 않는 실란계 가스로서는, 모노실란(SiH4), 디실란(Si2H6)을 사용할 수 있다.
또한, 실리콘막 원료 가스로서는 아미노실란계 가스를 사용할 수도 있다. 아미노실란계 가스의 예로서는, 상술한 아미노실란계 가스를 사용할 수 있다.
또한, 아미노실란계 가스를 실리콘막 원료 가스로서 사용하는 경우에는, 예를 들어 시드층(2)을, 트리실란 이상의 고차 실란계 가스를 사용해서 형성했을 때 이용되는 것이 좋다.
또한, 실리콘막 원료 가스로서 모노실란(SiH4) 가스를 사용해서 실리콘막(3)을 형성한 경우에는, 시드층 원료 가스로서 디실란(Si2H6) 이상의 고차 실란계 가스를 사용하는 것도 가능하다.
또한, 실리콘막 원료 가스로서, 클로로실란계 가스를 사용할 수도 있다. 클로로실란계 가스의 예로서는, 시드층 원료 가스와 마찬가지로 SimH2m +2(단, m은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것을 들 수 있다. 이러한 클로로실란계 가스로서는 상술한 클로로실란계 가스를 사용할 수 있다.
또한, 클로로실란계 가스는 SinH2n(단, n은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것이어도 된다.
클로로실란계 가스는 실란계 가스와 마찬가지로 무기 실리콘 원료이다. 이로 인해, 성막되는 실리콘막(3) 중으로의 탄소 오염을 방지할 수 있고, 실리콘막(3)을 산화해서 형성되는 실리콘 산화물막(5)에 있어서는, 무기 실리콘 원료를 사용하지 않고 실리콘막(3)을 성막한 경우에 비교하여 절연성의 열화를 보다 잘 억제할 수 있다는 이점을 얻을 수 있다.
이와 같이, 실리콘막(3)의 원료 가스로서는, 디실란 이하의 저차 실란계 가스, 아미노실란계 가스 및 클로로실란계 가스 중 적어도 하나를 포함하는 가스를 선택할 수 있다.
(대기 폭로의 변형)
일 실시 형태에 있어서는, 실리콘막(3)이 형성된 실리콘 기판(1)을 처리실(101)로부터 인출하여, 대기 폭로하였다. 그러나, 처리실(101)로부터 실리콘 기판(1)을 인출하는 것뿐만 아니라, 처리실(101)에 실리콘 기판(1)을 수용한 상태로 처리실(101)의 내부에 대기 분위기를 도입하도록 해도 된다.
처리실(101)에 대기 분위기를 도입하는 경우에는, 처리실(101) 내의 오염을 방지하기 위해서, 예를 들어 금속 입자나 나트륨 등을 충분히 제거한 청정도가 높은 대기 분위기를 도입하는 것이 바람직하다.
또한, 대기뿐만 아니라, 대기 성분과 매우 흡사한, 이른바 인공 대기 분위기를 생성하고, 이 인공 대기 분위기에 실리콘막(3)이 형성된 실리콘 기판(1)을 폭로하거나, 혹은 처리실(101) 내에 공급하도록 해도 된다. 인공 대기 분위기의 일례로는, 질소(N2) 가스: 약 80용적％, 산소(O2) 가스: 약 20용적％ 이다. 이러한 인공 대기 분위기에 유기 성분을 포함하는 가스를 약 0.0002용적％(2ppm) 정도 첨가하는 것도 좋을 것이다. 첨가하는 유기 성분을 포함하는 가스의 예를 들면, 메탄(CH4) 가스이다.
또한, 질소 가스와 산소 가스의 용적 비율은, 대기 성분에 가까운 것이면 되고, 약 8:2로 한정되는 것은 아니다. 상기 이점을 손상시키지 않는 범위로서는, 실용적인 관점에서 서술하자면, 예를 들어 질소 가스와 산소 가스의 용적 비율이 약 9:1 내지 약 7:3의 사이이다. 이러한 분위기에, 예를 들어 약 0.0002용적％(2ppm) 정도의 유기 성분을 포함하는 가스, 예를 들어 메탄 가스를 포함시켜도 된다. 물론 유기 성분을 포함하는 가스의 혼합 비율도, 약 0.0002용적％(2ppm)에 한정되지는 않는다. 상술한 이점을 손상시키지 않는 범위로서는 약 0.0001용적％ 내지 약 0.0003용적％(약 1ppm 내지 약 3ppm)가 실용적일 것이다.
(시드층 형성 시의 처리 온도의 적합한 범위)
시드층 형성 시의 처리 온도의 적합한 범위는 300℃ 이상 600℃ 이하이다.
(시드층 형성 시의 처리 압력의 적합한 범위)
시드층 형성 시의 처리 압력의 적합한 범위는 13.3Pa(0.1Torr) 이상 665Pa(5Torr) 이하이다.
(시드층 원료 가스 유량의 적합한 범위)
시드층 원료 가스 유량의 적합한 범위는 10sccm 이상 500sccm 이하이다.
(산화 공정의 변형)
일 실시 형태에 있어서는, 스텝 4의 산화 공정에 감압 라디칼 산화법을 사용하였다. 산화 방법은 감압 라디칼 산화법에 한정되지 않고, 예를 들어 산화제 가스를 플라즈마화하는 플라즈마 산화법이나, 플라즈마를 사용하지 않는 열 산화법이어도 된다. 또한, 산화제로서 오존을 사용한 오존 산화나, 산화제로서 수증기를 사용한 웨트 산화 등도 사용할 수 있다.
또한, 산화제 가스로서 산소(O2) 가스와 수소(H2) 가스의 혼합 분위기를 사용했지만, 산소(O2) 가스, 오존(O3) 가스, 일산화이질소(N2O) 가스, 일산화질소(NO) 가스를 사용하는 것도 가능하다.
이상, 본 발명을 일 실시 형태에 따라서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변형이 가능하다. 또한, 본 발명의 실시 형태는 상기 일 실시 형태가 유일한 실시 형태는 아니다.
예를 들어, 상기 실시 형태에 있어서는, 처리 조건을 구체적으로 예시했지만, 처리 조건은 상기 구체적인 예시에 한정되는 것은 아니다.
또한, 하지로서는 실리콘 기판(1)을 예시했지만, 하지는 실리콘 기판(1)에 한정되는 것은 아니다. 예를 들어, 실리콘 질화막이어도 되고, 다결정 실리콘막이어도 된다. 물론, 텅스텐이나 구리 등의 내부 배선층을 구성하는 것과 같은 금속막이어도 된다. 나아가, 캐패시터 등의 유전체막으로 사용되는 것과 같은 탄탈륨 산화막 등 실리콘 산화막보다도 높은 비유전율을 갖는 유전 체막이어도 된다.
또한, 두께 방향으로 어디까지 산화할 것인가에 대해서는, 실리콘막(3) 및 시드층(2)에 대해서는 모두 산화하는 것이 좋다. 도중에 실리콘을 남기는 일이 없도록 하기 위해서이다.
또한, 하지가 실리콘 기판(1)과 같이 산화되기 쉬운 재료인 경우, 경우에 따라서는 실리콘막(3) 및 시드층(2)을 모두 다 산화하고, 또한 하지까지, 예를 들어 실리콘 기판(1)까지 산화를 진행시키는 것도 가능하다. 이와 같이 하지까지 산화를 진행시킨 경우에도, 계면 거칠기에 대해서는 양호한 것을 얻을 수 있다.
그 외, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
1: 실리콘 기판
2: 시드층
3: 실리콘막
4: 자연 산화막
5: 실리콘 산화물막

Claims (14)

  1. (1) 피처리체의 피처리면인 하지 상에 실리콘막을 형성하는 공정과,
    (2) 상기 실리콘막을 산화하여, 상기 하지 상에 실리콘 산화물막을 형성하는 공정
    을 포함하고,
    상기 (1) 공정과 상기 (2) 공정 사이에, (3) 상기 실리콘막이 형성된 상기 피처리체를 적어도 산화 성분을 포함하는 분위기 중에 폭로하는 공정
    을 포함하는 실리콘 산화물막의 성막 방법.
  2. 제1항에 있어서, 상기 적어도 산화 성분을 포함하는 분위기는 대기인, 실리콘 산화물막의 성막 방법.
  3. 제1항에 있어서, 상기 적어도 산화 성분을 포함하는 분위기는 질소 가스와 산소 가스의 용적 비율이 9:1 내지 7:3의 범위로 되도록 혼합된 혼합 분위기인, 실리콘 산화물막의 성막 방법.
  4. 제3항에 있어서, 상기 혼합 분위기는 1ppm 내지 3ppm의 유기 성분을 포함하는 가스를 포함하는, 실리콘 산화물막의 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 (1) 공정은,
    (4) 상기 하지 상에 시드층을 형성하는 공정과,
    (5) 상기 시드층 상에 상기 실리콘막을 형성하는 공정
    을 포함하는 실리콘 산화물막의 성막 방법.
  6. 제5항에 있어서, 상기 시드층은, 상기 하지 상에 아미노실란계 가스, 트리실란 이상의 고차 실란계 가스, 클로로실란계 가스, 및 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스 중 적어도 하나를 흡착시킴으로써 형성되는,
    실리콘 산화물막의 성막 방법.
  7. 제5항에 있어서, 상기 실리콘막은, 상기 시드층 상에 디실란 이하의 저차 실란계 가스, 아미노실란계 가스, 및 클로로실란계 가스 중 적어도 하나를 포함하는 가스를 공급함으로써 형성되는, 실리콘 산화물막의 성막 방법.
  8. 제6항에 있어서, 상기 아미노실란계 가스는,
    BAS(부틸아미노실란),
    BTBAS(비스tert-부틸아미노실란),
    DMAS(디메틸아미노실란),
    BDMAS(비스디메틸아미노실란),
    TDMAS(트리디메틸아미노실란),
    DEAS(디에틸아미노실란),
    BDEAS(비스디에틸아미노실란),
    DPAS(디프로필아미노실란),
    DIPAS(디이소프로필아미노실란)
    중 적어도 하나를 포함하는 가스로부터 선택되는,
    실리콘 산화물막의 성막 방법.
  9. 제6항에 있어서, 상기 트리실란 이상의 고차 실란계 가스는,
    SimH2m +2(단, m은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물, 및
    SinH2n(단, n은 3 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물
    중 적어도 하나를 포함하는,
    실리콘 산화물막의 성막 방법.
  10. 제6항에 있어서, 상기 클로로실란계 가스는,
    SimH2m +2(단, m은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것, 및
    SinH2n(단, n은 2 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것
    중 적어도 하나를 포함하는,
    실리콘 산화물막의 성막 방법.
  11. 제6항에 있어서, 상기 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스는,
    ((R1R2)N)nSiXH2X +2-n-m(R3)m ,
    ((R1R2)N)nSiXH2X -n-m(R3)m
    (단, n은 아미노기의 수로서, 1 내지 6의 자연수,
    m은 알킬기의 수로서, 0 또는 1 내지 5 중 어느 하나의 자연수,
    R1=CH3, R2=C2H5, R3=C3H7,
    R1=R2=R3, 또는 동일하지 않아도 되고,
    R3=Cl 또는 F,
    X는 2 이상의 자연수)
    의 식으로 나타내지는 실리콘의 아미노 화합물
    을 적어도 하나 포함하는,
    실리콘 산화물막의 성막 방법.
  12. 제7항에 있어서, 상기 디실란 이하의 저차 실란계 가스는,
    모노실란(SiH4),
    디실란(Si2H6)
    중 적어도 하나를 포함하는 가스로부터 선택되는,
    실리콘 산화물막의 성막 방법.
  13. 제7항에 있어서, 상기 아미노실란계 가스는,
    BAS(부틸아미노실란),
    BTBAS(비스tert-부틸아미노실란),
    DMAS(디메틸아미노실란),
    BDMAS(비스디메틸아미노실란),
    TDMAS(트리디메틸아미노실란),
    DEAS(디에틸아미노실란),
    BDEAS(비스디에틸아미노실란),
    DPAS(디프로필아미노실란),
    DIPAS(디이소프로필아미노실란)
    중 적어도 하나를 포함하는 가스로부터 선택되는,
    실리콘 산화물막의 성막 방법.
  14. 제7항에 있어서, 상기 클로로실란계 가스는,
    SimH2m +2(단, m은 1 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것, 및
    SinH2n(단, n은 2 이상의 자연수)의 식으로 나타내지는 실리콘의 수소화물의 수소 원자 중 적어도 하나를 염소 원자로 치환한 것
    중 적어도 하나를 포함하는, 실리콘 산화물막의 성막 방법.
KR1020140004097A 2013-01-16 2014-01-13 실리콘 산화물막의 성막 방법 KR101743321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-005743 2013-01-16
JP2013005743A JP6030455B2 (ja) 2013-01-16 2013-01-16 シリコン酸化物膜の成膜方法

Publications (2)

Publication Number Publication Date
KR20140092772A true KR20140092772A (ko) 2014-07-24
KR101743321B1 KR101743321B1 (ko) 2017-06-02

Family

ID=51146498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004097A KR101743321B1 (ko) 2013-01-16 2014-01-13 실리콘 산화물막의 성막 방법

Country Status (5)

Country Link
US (1) US9472394B2 (ko)
JP (1) JP6030455B2 (ko)
KR (1) KR101743321B1 (ko)
CN (1) CN103928316B (ko)
TW (1) TWI551710B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6258813B2 (ja) * 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
JP7458296B2 (ja) 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143039A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Treating method of semiconductor wafer with heat
JPS60210878A (ja) 1984-04-04 1985-10-23 Hitachi Ltd 半導体装置の製造方法
JPS61152043A (ja) 1984-12-25 1986-07-10 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS62166527A (ja) 1986-01-20 1987-07-23 Sanyo Electric Co Ltd シリコン酸化膜の形成方法
JPH0878403A (ja) 1994-09-01 1996-03-22 Toyota Motor Corp 半導体装置及び半導体装置における素子分離領域の形成方法
JPH09232306A (ja) * 1996-02-20 1997-09-05 Sony Corp 半導体装置の製造方法
JPH1126361A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd アライメントマーク及びアライメントマーク用凹部の隠蔽方法
JPH11135492A (ja) * 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3551012B2 (ja) * 1998-03-30 2004-08-04 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP4001498B2 (ja) 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP4158607B2 (ja) * 2003-06-09 2008-10-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4584075B2 (ja) * 2004-08-31 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100533685C (zh) * 2004-12-06 2009-08-26 Nxp股份有限公司 在半导体衬底上制造外延层的方法及用这种方法制造的器件
JP4694209B2 (ja) 2005-01-05 2011-06-08 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US7470594B1 (en) * 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
CN101271840A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法

Also Published As

Publication number Publication date
JP6030455B2 (ja) 2016-11-24
US20140199853A1 (en) 2014-07-17
JP2014138073A (ja) 2014-07-28
CN103928316A (zh) 2014-07-16
KR101743321B1 (ko) 2017-06-02
US9472394B2 (en) 2016-10-18
CN103928316B (zh) 2018-04-17
TW201435129A (zh) 2014-09-16
TWI551710B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
KR101743321B1 (ko) 실리콘 산화물막의 성막 방법
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
KR101463073B1 (ko) 성막 장치
KR101534638B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TWI550706B (zh) 清潔方法，製造半導體裝置的方法，基板處理設備，以及記錄媒體
JP5631958B2 (ja) シリコン酸化物含有膜の形成方法
KR102543855B1 (ko) 규소 및 질소 포함 필름의 제조 방법
JP2015035477A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP4624207B2 (ja) 成膜方法及び成膜装置
US8518834B2 (en) Method and apparatus for forming oxide film on carbon film
KR102306488B1 (ko) 에칭 방법 및 에칭 장치
KR20210047966A (ko) 실리콘 및 질소 함유 막의 제조 방법
JP6339236B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20210055098A (ko) 실리콘 및 질소 함유 필름을 제조하는 방법
JP6211941B2 (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant