JPH11283923A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH11283923A JPH11283923A JP8465398A JP8465398A JPH11283923A JP H11283923 A JPH11283923 A JP H11283923A JP 8465398 A JP8465398 A JP 8465398A JP 8465398 A JP8465398 A JP 8465398A JP H11283923 A JPH11283923 A JP H11283923A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- gas
- laser
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体薄膜を緻密化させて、自然酸化膜の発
生等の欠陥因子を有効に排除することのできる薄膜半導
体装置の製造方法を提供する。 【解決手段】 基板（ガラス基板１）上に半導体薄膜
（ａ−Ｓｉ膜）を形成する工程と、該半導体薄膜にレー
ザを照射してレーザアニールを施す工程とを有し、当該
レーザアニールを施す工程には、Ｏ３ガス中においてレ
ーザ照射し、前記半導体薄膜の表面を酸化させる工程を
含むようにした。
生等の欠陥因子を有効に排除することのできる薄膜半導
体装置の製造方法を提供する。 【解決手段】 基板（ガラス基板１）上に半導体薄膜
（ａ−Ｓｉ膜）を形成する工程と、該半導体薄膜にレー
ザを照射してレーザアニールを施す工程とを有し、当該
レーザアニールを施す工程には、Ｏ３ガス中においてレ
ーザ照射し、前記半導体薄膜の表面を酸化させる工程を
含むようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】シリコン半導体膜（半導体薄膜）として
のポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン
膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非
晶質シリコン膜）は、例えば、液晶装置のアクティブマ
トリックス基板におけるＴＦＴ（Thin Film Transisto
r：薄膜トランジスタ）等を構成する薄膜半導体として
用いられている。
のポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン
膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非
晶質シリコン膜）は、例えば、液晶装置のアクティブマ
トリックス基板におけるＴＦＴ（Thin Film Transisto
r：薄膜トランジスタ）等を構成する薄膜半導体として
用いられている。
【０００３】ここで、上記ＴＦＴの一種である低温ｐ−
ＳｉＴＦＴの製造プロセスの一例を図６に示す工程図を
参照して簡単に説明する。
ＳｉＴＦＴの製造プロセスの一例を図６に示す工程図を
参照して簡単に説明する。
【０００４】まず、ガラス基板１上に、ジシランガスを
用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを
用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜を
堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザによる
レーザアニールを施して結晶化させることによりｐ−Ｓ
ｉ膜２を形成する（図６の工程（ａ））。
用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを
用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜を
堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザによる
レーザアニールを施して結晶化させることによりｐ−Ｓ
ｉ膜２を形成する（図６の工程（ａ））。
【０００５】そして、このｐ−Ｓｉ膜２に、エッチング
によるパターニングを行なった後、ＣＶＤ法によりゲー
ト絶縁膜３を形成する（図６の工程（ｂ））。
によるパターニングを行なった後、ＣＶＤ法によりゲー
ト絶縁膜３を形成する（図６の工程（ｂ））。
【０００６】次に、ゲート絶縁膜３上の所定位置にポリ
シリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極
４を形成した後、イオンドーピング法で不純物を注入し
てソース・ドレイン領域２ａ，２ｂを自己整合的に形成
する（図６の工程（ｃ））。
シリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極
４を形成した後、イオンドーピング法で不純物を注入し
てソース・ドレイン領域２ａ，２ｂを自己整合的に形成
する（図６の工程（ｃ））。
【０００７】その後、ＣＶＤ法によりＳｉ０２等を堆積
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図６の工程（ｄ））。
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図６の工程（ｄ））。
【０００８】次いで、Ｓｉ０２等からなるパッシベーシ
ョン膜９を設け、必要部分を開口して（図６の工程
（ｅ））、ＴＦＴ素子基板の製造工程全般を終了する。
ョン膜９を設け、必要部分を開口して（図６の工程
（ｅ））、ＴＦＴ素子基板の製造工程全般を終了する。
【０００９】
【発明が解決しようとする課題】ところが、上述のよう
にして図６の工程（ａ）で形成されたｐ−Ｓｉ膜２の表
面はレーザアニールが施されることによって極めて活性
な状態にあるため、空気と触れると容易に酸化して不要
な自然酸化膜ＳＤ１（図３（ａ)参照）が形成されてし
まうという問題があった。
にして図６の工程（ａ）で形成されたｐ−Ｓｉ膜２の表
面はレーザアニールが施されることによって極めて活性
な状態にあるため、空気と触れると容易に酸化して不要
な自然酸化膜ＳＤ１（図３（ａ)参照）が形成されてし
まうという問題があった。
【００１０】このｐ−Ｓｉ膜２の表面に形成される自然
酸化膜ＳＤ１中には、図３（ａ）に示すように多くの結
晶欠陥や未反応基としてのサブオキサイド（Ｓｉ＋〜Ｓ
ｉ３＋などの酸化度数の低いシリコン）、あるいは水素
結合が含まれる。これらの欠陥因子は、ｐ−Ｓｉ膜２と
ゲート絶縁膜３との界面状態に悪影響を及ぼし、表面リ
ーク電流の増大あるいは、不純物準位を発生させてＴＦ
Ｔの信頼性を低下させるという問題を生じていた。
酸化膜ＳＤ１中には、図３（ａ）に示すように多くの結
晶欠陥や未反応基としてのサブオキサイド（Ｓｉ＋〜Ｓ
ｉ３＋などの酸化度数の低いシリコン）、あるいは水素
結合が含まれる。これらの欠陥因子は、ｐ−Ｓｉ膜２と
ゲート絶縁膜３との界面状態に悪影響を及ぼし、表面リ
ーク電流の増大あるいは、不純物準位を発生させてＴＦ
Ｔの信頼性を低下させるという問題を生じていた。
【００１１】また、上記欠陥因子は、ゲート絶縁膜３の
絶縁破壊耐圧特性を低下させる要因にもなっていた。
絶縁破壊耐圧特性を低下させる要因にもなっていた。
【００１２】特に、上記ＴＦＴを含む半導体デバイスの
微細化，低電圧・低消費電力化，高信頼性化の要求が高
まるなかで、ＭＯＳ構造を有する素子の特性を左右する
ゲート絶縁膜の品質について、一層の薄膜化と高品質化
が求められており、そういった観点からも、上述のよう
な欠陥因子を如何にして排除するかが重要な技術的課題
であった。
微細化，低電圧・低消費電力化，高信頼性化の要求が高
まるなかで、ＭＯＳ構造を有する素子の特性を左右する
ゲート絶縁膜の品質について、一層の薄膜化と高品質化
が求められており、そういった観点からも、上述のよう
な欠陥因子を如何にして排除するかが重要な技術的課題
であった。
【００１３】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、シリコン半導体
膜を緻密化させて、自然酸化膜の発生等の欠陥因子を有
効に排除することのできる基板上に形成された薄膜半導
体装置の製造方法。
ものであり、その目的とするところは、シリコン半導体
膜を緻密化させて、自然酸化膜の発生等の欠陥因子を有
効に排除することのできる基板上に形成された薄膜半導
体装置の製造方法。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜半導体装置の製造方法は、基板上
に半導体薄膜が形成されてなる薄膜半導体装置の製造方
法であって、基板上に半導体薄膜を形成する工程と、該
半導体薄膜にレーザを照射してレーザアニールを施す工
程とを有し、当該レーザアニールを施す工程には、Ｏ３
ガス中においてレーザ照射し、前記半導体薄膜の表面を
酸化させる工程を含むようにしたものである。
に、本発明に係る薄膜半導体装置の製造方法は、基板上
に半導体薄膜が形成されてなる薄膜半導体装置の製造方
法であって、基板上に半導体薄膜を形成する工程と、該
半導体薄膜にレーザを照射してレーザアニールを施す工
程とを有し、当該レーザアニールを施す工程には、Ｏ３
ガス中においてレーザ照射し、前記半導体薄膜の表面を
酸化させる工程を含むようにしたものである。
【００１５】これにより、レーザアニールにより活性と
なった半導体薄膜（例えばシリコン半導体膜）の表面に
は、Ｏ３ガスによる酸化反応によって直ちに緻密で強固
な酸化膜（例えばＳｉ０２）が形成されるため、サブオ
キサイドや水素結合等の欠陥因子をもった自然酸化膜が
発生する事態を未然に防止することができ、薄膜半導体
装置の信頼性を向上させることができる。
なった半導体薄膜（例えばシリコン半導体膜）の表面に
は、Ｏ３ガスによる酸化反応によって直ちに緻密で強固
な酸化膜（例えばＳｉ０２）が形成されるため、サブオ
キサイドや水素結合等の欠陥因子をもった自然酸化膜が
発生する事態を未然に防止することができ、薄膜半導体
装置の信頼性を向上させることができる。
【００１６】また、本出願の他の発明に係る薄膜半導体
装置の製造方法は、基板上に半導体薄膜が形成されてな
る薄膜半導体装置の製造方法であって、基板上に半導体
薄膜を形成する工程と、該半導体薄膜にレーザを照射し
てレーザアニールを施す工程と、該レーザアニールを施
した半導体薄膜が形成された基板をＯ３ガス中に配置す
るようにしたものである。
装置の製造方法は、基板上に半導体薄膜が形成されてな
る薄膜半導体装置の製造方法であって、基板上に半導体
薄膜を形成する工程と、該半導体薄膜にレーザを照射し
てレーザアニールを施す工程と、該レーザアニールを施
した半導体薄膜が形成された基板をＯ３ガス中に配置す
るようにしたものである。
【００１７】これにより、レーザアニール後に活性とな
った半導体薄膜（例えば、シリコン半導体膜）の表面に
自然酸化膜が発生したとしても、Ｏ３ガスによる酸化反
応により自然酸化膜中の結晶欠陥やサブオキサイドまた
は水素結合を酸素原子で置換して、欠陥部分を修復して
半導体薄膜表面の緻密化を図ることができる。
った半導体薄膜（例えば、シリコン半導体膜）の表面に
自然酸化膜が発生したとしても、Ｏ３ガスによる酸化反
応により自然酸化膜中の結晶欠陥やサブオキサイドまた
は水素結合を酸素原子で置換して、欠陥部分を修復して
半導体薄膜表面の緻密化を図ることができる。
【００１８】なお、前記半導体薄膜は、ポリシリコン半
導体膜あるいはアモルファスシリコン半導体膜とするこ
とができる。これにより、本発明に係る基板上に形成さ
れたシリコン半導体膜の緻密化処理方法を例えば低温ｐ
−ＳｉＴＦＴの製造プロセス等に適用して、ＴＦＴの特
性を向上させることができる。
導体膜あるいはアモルファスシリコン半導体膜とするこ
とができる。これにより、本発明に係る基板上に形成さ
れたシリコン半導体膜の緻密化処理方法を例えば低温ｐ
−ＳｉＴＦＴの製造プロセス等に適用して、ＴＦＴの特
性を向上させることができる。
【００１９】また、前記レーザアニールは、紫外線波長
領域を有するエキシマレーザを照射して行なうことがで
きる。これにより、シリコンの吸収が大きいエキシマレ
ーザの紫外線照射によって、半導体薄膜がアモルファス
シリコン半導体膜である場合には、ポリシリコン半導体
膜への結晶化を行なうことができる。
領域を有するエキシマレーザを照射して行なうことがで
きる。これにより、シリコンの吸収が大きいエキシマレ
ーザの紫外線照射によって、半導体薄膜がアモルファス
シリコン半導体膜である場合には、ポリシリコン半導体
膜への結晶化を行なうことができる。
【００２０】さらに、前記Ｏ３ガスは、上記エキシマレ
ーザの照射域に水蒸気ガスまたはＯ２ガスを導入して発
生させるようにすることができ、これにより、Ｏ３ガス
の発生源を設ける必要がなくなり、コストを低減するこ
とができる。
ーザの照射域に水蒸気ガスまたはＯ２ガスを導入して発
生させるようにすることができ、これにより、Ｏ３ガス
の発生源を設ける必要がなくなり、コストを低減するこ
とができる。
【００２１】また、前記Ｏ３ガスは、別途設けられるエ
キシマランプの紫外線照射域に水蒸気ガスまたはＯ２ガ
スを導入して発生させるようにしてもよい。この場合、
Ｏ３ガスの発生源を設ける必要がなくなると共に、消費
電力を抑えることが可能となる。
キシマランプの紫外線照射域に水蒸気ガスまたはＯ２ガ
スを導入して発生させるようにしてもよい。この場合、
Ｏ３ガスの発生源を設ける必要がなくなると共に、消費
電力を抑えることが可能となる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施形態を
図１から図５を参照して説明する。
図１から図５を参照して説明する。
【００２３】ここに、図１は本実施形態に係る薄膜半導
体装置の製造方法によって、ＴＦＴの一種である低温ｐ
−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示
す工程図である。
体装置の製造方法によって、ＴＦＴの一種である低温ｐ
−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示
す工程図である。
【００２４】図２と図３は、本実施形態に係る緻密化処
理を行なう前と後の状態を示す説明図であり、図４と図
５は、当該緻密化処理を行なった場合と、行なわなかっ
た場合のＴＦＴのＩ−Ｖ特性を示すグラフである。
理を行なう前と後の状態を示す説明図であり、図４と図
５は、当該緻密化処理を行なった場合と、行なわなかっ
た場合のＴＦＴのＩ−Ｖ特性を示すグラフである。
【００２５】なお、図１において、前出の図６と同一の
部分については同一の符号を付すものとする。
部分については同一の符号を付すものとする。
【００２６】図１の工程（ａ）において、ガラス基板１
上に、熱酸化法やＣＶＤ法により下地Ｓｉ０２膜１０を
形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧
ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラ
ズマＣＶＤ）法でａ−Ｓｉ膜を堆積し、そのａ−Ｓｉ膜
の全面にエキシマレーザを照射することによりレーザア
ニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ膜２を
形成する（図２（ａ）参照）。
上に、熱酸化法やＣＶＤ法により下地Ｓｉ０２膜１０を
形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧
ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラ
ズマＣＶＤ）法でａ−Ｓｉ膜を堆積し、そのａ−Ｓｉ膜
の全面にエキシマレーザを照射することによりレーザア
ニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ膜２を
形成する（図２（ａ）参照）。
【００２７】そして、上記エキシマレーザによるレーザ
アニールを行いながら、ａ−Ｓｉ膜の表面上のエキシマ
レーザの照射域に対してＯ２ガスを導入する（図１の工
程（ｂ））。
アニールを行いながら、ａ−Ｓｉ膜の表面上のエキシマ
レーザの照射域に対してＯ２ガスを導入する（図１の工
程（ｂ））。
【００２８】上記工程（ｂ）において、導入されたＯ２
ガスは、エキシマレーザの紫外線を吸収して励起され、
オゾン・ガス（Ｏ３ガス）が発生する。このオゾン・ガ
スはその強い酸化力によって、結晶化したｐ−Ｓｉ膜２
の表面を即座に酸化し、例えば厚さ３０〜１００Åの薄
いＳｉ０２膜ＳＤ２（図２（ｂ）参照）を形成する。
ガスは、エキシマレーザの紫外線を吸収して励起され、
オゾン・ガス（Ｏ３ガス）が発生する。このオゾン・ガ
スはその強い酸化力によって、結晶化したｐ−Ｓｉ膜２
の表面を即座に酸化し、例えば厚さ３０〜１００Åの薄
いＳｉ０２膜ＳＤ２（図２（ｂ）参照）を形成する。
【００２９】このようにしてオゾン・ガスで酸化された
Ｓｉ０２膜ＳＤ２は、図２（ｂ）に示すように不純物が
混入せず、また結晶欠陥の少ない極めて緻密な膜となる
ため、欠陥因子を含む自然酸化膜ＳＤ１（図３（ａ）参
照）がｐ−Ｓｉ膜２の表面に発生する事態を未然に防止
することができる。
Ｓｉ０２膜ＳＤ２は、図２（ｂ）に示すように不純物が
混入せず、また結晶欠陥の少ない極めて緻密な膜となる
ため、欠陥因子を含む自然酸化膜ＳＤ１（図３（ａ）参
照）がｐ−Ｓｉ膜２の表面に発生する事態を未然に防止
することができる。
【００３０】なお、上記Ｏ２ガスに代えて水蒸気ガス
（Ｈ２Ｏ）をエキシマレーザの照射域に対して導入し
て、オゾン・ガスを発生させるようにしてもよい。
（Ｈ２Ｏ）をエキシマレーザの照射域に対して導入し
て、オゾン・ガスを発生させるようにしてもよい。
【００３１】次に、Ｓｉ０２膜ＳＤ２を形成したｐ−Ｓ
ｉ膜２に、エッチングによるパターニングを行なった
後、ＣＶＤ法によりゲート絶縁膜３を形成する（図１の
工程（ｃ））。
ｉ膜２に、エッチングによるパターニングを行なった
後、ＣＶＤ法によりゲート絶縁膜３を形成する（図１の
工程（ｃ））。
【００３２】この際に、ｐ−Ｓｉ膜２上に緻密なＳｉ０
２膜ＳＤ２が形成されていることから、ｐ−Ｓｉ膜２と
ゲート絶縁膜３の界面状態が良好となり、ゲート絶縁膜
３の電気的特性を向上させることができる。
２膜ＳＤ２が形成されていることから、ｐ−Ｓｉ膜２と
ゲート絶縁膜３の界面状態が良好となり、ゲート絶縁膜
３の電気的特性を向上させることができる。
【００３３】即ち、絶縁破壊耐圧特性を向上させ、信頼
性を高めることができるという利点がある。
性を高めることができるという利点がある。
【００３４】従って、ゲート絶縁膜３について、一層の
薄膜化と高品質化の要求に応えることができる。
薄膜化と高品質化の要求に応えることができる。
【００３５】続いて、ゲート絶縁膜３上の所定位置にポ
リシリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電
極４を形成した後、イオンドーピング法で不純物を注入
してソース・ドレイン領域２ａ，２ｂを自己整合的に形
成する（図１の工程（ｄ））。
リシリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電
極４を形成した後、イオンドーピング法で不純物を注入
してソース・ドレイン領域２ａ，２ｂを自己整合的に形
成する（図１の工程（ｄ））。
【００３６】その後、ＣＶＤ法によりＳｉ０２等を堆積
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図１の工程（ｅ））。
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図１の工程（ｅ））。
【００３７】次いで、Ｓｉ０２等からなるパッシベーシ
ョン膜９を設け、必要部分を開口して（図１の工程
（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終
了する。このようにして、工程（ｂ）でオゾン・ガスに
よるＳｉ０２膜ＳＤ２の緻密化処理を施して製造した低
温ｐ−ＳｉＴＦＴ素子について、Ｉ−Ｖ特性を確認する
測定を行なったところ、図４のグラフに示すような測定
結果を得た。
ョン膜９を設け、必要部分を開口して（図１の工程
（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終
了する。このようにして、工程（ｂ）でオゾン・ガスに
よるＳｉ０２膜ＳＤ２の緻密化処理を施して製造した低
温ｐ−ＳｉＴＦＴ素子について、Ｉ−Ｖ特性を確認する
測定を行なったところ、図４のグラフに示すような測定
結果を得た。
【００３８】図４において、実線ａ，ｂ，ｃはイニシャ
ル状態でドレイン−ソース電圧（Ｖｄｓ）をそれぞれ
０．１Ｖ，４Ｖ，８Ｖとした場合を、一点鎖線ａ’，
ｂ’，ｃ’は電圧ストレスを加えた状態でＶｄｓをそれ
ぞれ０．１Ｖ，４Ｖ，８Ｖとした場合を示している。
ル状態でドレイン−ソース電圧（Ｖｄｓ）をそれぞれ
０．１Ｖ，４Ｖ，８Ｖとした場合を、一点鎖線ａ’，
ｂ’，ｃ’は電圧ストレスを加えた状態でＶｄｓをそれ
ぞれ０．１Ｖ，４Ｖ，８Ｖとした場合を示している。
【００３９】そして、このグラフにおいて、イニシャル
状態と電圧ストレスを加えた状態のそれぞれの変化を比
較するならば、その変位は比較的少ないことが分かり、
このＳｉ０２膜ＳＤ２の緻密化処理を施して製造した低
温ｐ−ＳｉＴＦＴ素子はＩ−Ｖ特性に優れていることが
確認できる。
状態と電圧ストレスを加えた状態のそれぞれの変化を比
較するならば、その変位は比較的少ないことが分かり、
このＳｉ０２膜ＳＤ２の緻密化処理を施して製造した低
温ｐ−ＳｉＴＦＴ素子はＩ−Ｖ特性に優れていることが
確認できる。
【００４０】なお、比較のために、本発明に係る緻密化
処理（工程（ｂ））を行なわずに製造した低温ｐ−Ｓｉ
ＴＦＴ素子について、Ｉ−Ｖ特性を確認する同様の測定
を行なった場合を図５のグラフに示した。
処理（工程（ｂ））を行なわずに製造した低温ｐ−Ｓｉ
ＴＦＴ素子について、Ｉ−Ｖ特性を確認する同様の測定
を行なった場合を図５のグラフに示した。
【００４１】この図５と図４のグラフを比較するなら
ば、本実施態様における緻密化処理（工程（ｂ））が低
温ｐ−ＳｉＴＦＴ素子のＩ−Ｖ特性の向上と信頼性の向
上に効果的であることが分かる。
ば、本実施態様における緻密化処理（工程（ｂ））が低
温ｐ−ＳｉＴＦＴ素子のＩ−Ｖ特性の向上と信頼性の向
上に効果的であることが分かる。
【００４２】なお、本実施形態では、工程（ｂ）でエキ
シマレーザによるレーザアニールと同時並行的にあるい
はレーザアニールを行なった直後にオゾン・ガスによる
緻密化処理を行ない、自然酸化膜ＳＤ１が発生すること
を未然に防止する場合について述べたが、本発明に係る
緻密化処理はこれに限らず、上記工程（ａ）の後、即
ち、レーザアニールによりｐ−Ｓｉ膜２を形成した後
に、空気に触れるなどしてｐ−Ｓｉ膜２の表面に自然酸
化膜ＳＤ１が発生してしまった場合にも適用できる。
シマレーザによるレーザアニールと同時並行的にあるい
はレーザアニールを行なった直後にオゾン・ガスによる
緻密化処理を行ない、自然酸化膜ＳＤ１が発生すること
を未然に防止する場合について述べたが、本発明に係る
緻密化処理はこれに限らず、上記工程（ａ）の後、即
ち、レーザアニールによりｐ−Ｓｉ膜２を形成した後
に、空気に触れるなどしてｐ−Ｓｉ膜２の表面に自然酸
化膜ＳＤ１が発生してしまった場合にも適用できる。
【００４３】この場合には、前記工程（ｂ）において、
ｐ−Ｓｉ膜２表面の自然酸化膜ＳＤ１に対して、ａ−Ｓ
ｉ膜の結晶化に必要なエネルギーよりも低い出力でエキ
シマレーザを照射しながらＯ２ガスあるいは水蒸気ガス
を導入する。
ｐ−Ｓｉ膜２表面の自然酸化膜ＳＤ１に対して、ａ−Ｓ
ｉ膜の結晶化に必要なエネルギーよりも低い出力でエキ
シマレーザを照射しながらＯ２ガスあるいは水蒸気ガス
を導入する。
【００４４】これにより、Ｏ２ガスあるいは水蒸気ガス
から発生するオゾン・ガスの反応性の高い酸素原子が、
自然酸化膜ＳＤ１（図３（ａ））中の結晶欠陥や未反応
基としてのサブオキサイド（Ｓｉ＋〜Ｓｉ３＋などの酸
化度数の低いシリコン）あるいは水素結合と置き換わる
ことにより、それらの欠陥部分を補修して緻密化したＳ
ｉ０２膜ＳＤ２（図３（ｂ））を形成することができ
る。
から発生するオゾン・ガスの反応性の高い酸素原子が、
自然酸化膜ＳＤ１（図３（ａ））中の結晶欠陥や未反応
基としてのサブオキサイド（Ｓｉ＋〜Ｓｉ３＋などの酸
化度数の低いシリコン）あるいは水素結合と置き換わる
ことにより、それらの欠陥部分を補修して緻密化したＳ
ｉ０２膜ＳＤ２（図３（ｂ））を形成することができ
る。
【００４５】そして、この緻密化したＳｉ０２膜ＳＤ２
は、前記実施形態の効果と同様にＴＦＴ素子の信頼性の
向上等に貢献することができる。
は、前記実施形態の効果と同様にＴＦＴ素子の信頼性の
向上等に貢献することができる。
【００４６】また、上記実施形態において、緻密化処理
のためのオゾン・ガスは、レーザアニールに用いるエキ
シマレーザの照射域にＯ２ガスあるいは水蒸気ガスを導
入して励起させることによって発生させる場合について
説明したが、これに限られるものではなく、例えばエキ
シマレーザとは別にエキシマランプを設け、その紫外線
照射域にＯ２ガスあるいは水蒸気ガスを導入してオゾン
・ガスを発生させるようにしてもよい。
のためのオゾン・ガスは、レーザアニールに用いるエキ
シマレーザの照射域にＯ２ガスあるいは水蒸気ガスを導
入して励起させることによって発生させる場合について
説明したが、これに限られるものではなく、例えばエキ
シマレーザとは別にエキシマランプを設け、その紫外線
照射域にＯ２ガスあるいは水蒸気ガスを導入してオゾン
・ガスを発生させるようにしてもよい。
【００４７】また、オゾン・ガスの発生源を別途設け、
そのオゾン・ガスを直接導入して緻密化処理を行なうよ
うにしてもよい。
そのオゾン・ガスを直接導入して緻密化処理を行なうよ
うにしてもよい。
【００４８】
【発明の効果】以上説明したように、本発明に係る薄膜
半導体装置の製造方法は、基板上に半導体薄膜が形成さ
れてなる薄膜半導体装置の製造方法であって、基板上に
半導体薄膜を形成する工程と、該半導体薄膜にレーザを
照射してレーザアニールを施す工程とを有し、当該レー
ザアニールを施す工程には、Ｏ３ガス中においてレーザ
照射し、前記半導体薄膜の表面を酸化させる工程を含む
ようにしたので、レーザアニールにより活性となった半
導体薄膜の表面には、Ｏ３ガスによる酸化反応によって
直ちに緻密で強固な酸化膜（Ｓｉ０２）が形成されるた
め、サブオキサイドや水素結合等の欠陥因子をもった自
然酸化膜が発生する事態を未然に防止することができる
という効果がある。
半導体装置の製造方法は、基板上に半導体薄膜が形成さ
れてなる薄膜半導体装置の製造方法であって、基板上に
半導体薄膜を形成する工程と、該半導体薄膜にレーザを
照射してレーザアニールを施す工程とを有し、当該レー
ザアニールを施す工程には、Ｏ３ガス中においてレーザ
照射し、前記半導体薄膜の表面を酸化させる工程を含む
ようにしたので、レーザアニールにより活性となった半
導体薄膜の表面には、Ｏ３ガスによる酸化反応によって
直ちに緻密で強固な酸化膜（Ｓｉ０２）が形成されるた
め、サブオキサイドや水素結合等の欠陥因子をもった自
然酸化膜が発生する事態を未然に防止することができる
という効果がある。
【００４９】また、本出願の他の発明に係る薄膜半導体
装置の製造方法は、基板上に半導体薄膜が形成されてな
る薄膜半導体装置の製造方法であって、基板上に半導体
薄膜を形成する工程と、該半導体薄膜にレーザを照射し
てレーザアニールを施す工程と、該レーザアニールを施
した半導体薄膜が形成された基板をＯ３ガス中に配置す
るようにしたので、レーザアニール後に活性となったシ
リコン半導体膜の表面に自然酸化膜が発生したとして
も、Ｏ３ガスによる酸化反応により自然酸化膜中の結晶
欠陥やサブオキサイドまたは水素結合を酸素原子で置換
して、欠陥部分を修復してシリコン半導体膜表面の緻密
化を図ることができるという効果がある。
装置の製造方法は、基板上に半導体薄膜が形成されてな
る薄膜半導体装置の製造方法であって、基板上に半導体
薄膜を形成する工程と、該半導体薄膜にレーザを照射し
てレーザアニールを施す工程と、該レーザアニールを施
した半導体薄膜が形成された基板をＯ３ガス中に配置す
るようにしたので、レーザアニール後に活性となったシ
リコン半導体膜の表面に自然酸化膜が発生したとして
も、Ｏ３ガスによる酸化反応により自然酸化膜中の結晶
欠陥やサブオキサイドまたは水素結合を酸素原子で置換
して、欠陥部分を修復してシリコン半導体膜表面の緻密
化を図ることができるという効果がある。
【図１】本発明に係る薄膜半導体装置の製造方法を適用
して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセス
の一例を示す工程図である。
して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセス
の一例を示す工程図である。
【図２】本発明に係る薄膜半導体装置の製造方法の緻密
化処理を行なう前と後のシリコン半導体膜の状態を示す
説明図である。
化処理を行なう前と後のシリコン半導体膜の状態を示す
説明図である。
【図３】本発明に係る薄膜半導体装置の製造方法の緻密
化処理を行なう前と後のシリコン半導体膜の状態を示す
他の説明図である。
化処理を行なう前と後のシリコン半導体膜の状態を示す
他の説明図である。
【図４】本発明に係る薄膜半導体装置の製造方法の緻密
化処理を行なった場合のＴＦＴのＩ−Ｖ特性を示すグラ
フである。
化処理を行なった場合のＴＦＴのＩ−Ｖ特性を示すグラ
フである。
【図５】本発明に係る薄膜半導体装置の製造方法の緻密
化処理を行なわなかった場合のＴＦＴのＩ−Ｖ特性を示
すグラフである。
化処理を行なわなかった場合のＴＦＴのＩ−Ｖ特性を示
すグラフである。
【図６】従来における低温ｐ−ＳｉＴＦＴの製造プロセ
スの一例を示す工程図である。
スの一例を示す工程図である。
１ ガラス基板 ２ ｐ−Ｓｉ膜 ２ａ ソース領域 ２ｂ ドレイン領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ 層間絶縁膜 ６ コンタクトホール ７ ＩＴＯ膜 ８ Ａｌ配線層 ９ パッシベーション膜 １０ 下地Ｓｉ０２膜 ＳＤ１ 自然酸化膜 ＳＤ２ 緻密化したＳｉ０２膜
Claims (7)
- 【請求項１】基板上に半導体薄膜が形成されてなる薄膜
半導体装置の製造方法であって、 基板上に半導体薄膜を形成する工程と、 該半導体薄膜にレーザを照射してレーザアニールを施す
工程と、を有し、 当該レーザアニールを施す工程には、Ｏ３ガス中におい
てレーザ照射し、前記半導体薄膜の表面を酸化させる工
程を含むことを特徴とする薄膜半導体装置の製造方法。 - 【請求項２】基板上に半導体薄膜が形成されてなる薄膜
半導体装置の製造方法であって、 基板上に半導体薄膜を形成する工程と、 該半導体薄膜にレーザを照射してレーザアニールを施す
工程と、 該レーザアニールを施した半導体薄膜が形成された基板
をＯ３ガス中に配置することを特徴とする薄膜半導体装
置の製造方法。 - 【請求項３】前記半導体薄膜は、ポリシリコン半導体膜
であることを特徴とする請求項１または請求項２に記載
の薄膜半導体装置の製造方法。 - 【請求項４】上記レーザアニールを施す前の前記半導体
薄膜は、アモルファスシリコン半導体膜であることを特
徴とする請求項１から請求項３の何れかに記載の薄膜半
導体装置の製造方法。 - 【請求項５】前記レーザアニールは、紫外線波長領域を
有するエキシマレーザを照射して行なうことを特徴とす
る請求項１から請求項４に記載の薄膜半導体装置の製造
方法。 - 【請求項６】前記Ｏ３ガスは、上記エキシマレーザの照
射域に水蒸気ガスまたはＯ２ガスを導入して発生させる
ことを特徴とする請求項５記載の薄膜半導体装置の製造
方法。 - 【請求項７】前記Ｏ３ガスは、別途設けられるエキシマ
ランプの紫外線照射域に水蒸気ガスまたはＯ２ガスを導
入して発生させることを特徴とする請求項１から請求項
５の何れかに記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465398A JP3551012B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465398A JP3551012B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003377309A Division JP2004111989A (ja) | 2003-11-06 | 2003-11-06 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11283923A true JPH11283923A (ja) | 1999-10-15 |
| JP3551012B2 JP3551012B2 (ja) | 2004-08-04 |
Family
ID=13836685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08465398A Expired - Fee Related JP3551012B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551012B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306570C (zh) * | 2002-06-04 | 2007-03-21 | 夏普株式会社 | 在低温下氧化硅片的方法和用于该方法的装置 |
| JP2008053562A (ja) * | 2006-08-25 | 2008-03-06 | Meidensha Corp | ゲート絶縁膜の形成方法、半導体素子の製造方法及びこれらの装置 |
| JP2014138073A (ja) * | 2013-01-16 | 2014-07-28 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
-
1998
- 1998-03-30 JP JP08465398A patent/JP3551012B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306570C (zh) * | 2002-06-04 | 2007-03-21 | 夏普株式会社 | 在低温下氧化硅片的方法和用于该方法的装置 |
| JP2008053562A (ja) * | 2006-08-25 | 2008-03-06 | Meidensha Corp | ゲート絶縁膜の形成方法、半導体素子の製造方法及びこれらの装置 |
| JP2014138073A (ja) * | 2013-01-16 | 2014-07-28 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3551012B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324693B2 (en) | Semiconductor device and a method for manufacturing the same | |
| KR100234345B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| US7709904B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
| KR20060049275A (ko) | 박막 반도체 장치의 제조 방법 및 박막 반도체 장치 | |
| JP2012119691A (ja) | 薄膜トランジスタの製造方法 | |
| JP4389359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP2004039997A (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP3551012B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002198364A (ja) | 半導体装置の作製方法 | |
| US6482682B2 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP3622492B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3521737B2 (ja) | 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| CN100452436C (zh) | 晶体管制造方法和电光装置以及电子仪器 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004111989A (ja) | 薄膜半導体装置の製造方法 | |
| US6875675B2 (en) | Method for manufacturing a semiconductor film having a planarized surface | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100624430B1 (ko) | 다결정 실리콘 제조방법 | |
| JPH10233514A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030909 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |