JP3521737B2 - 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 - Google Patents
薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置Info
- Publication number
- JP3521737B2 JP3521737B2 JP08465298A JP8465298A JP3521737B2 JP 3521737 B2 JP3521737 B2 JP 3521737B2 JP 08465298 A JP08465298 A JP 08465298A JP 8465298 A JP8465298 A JP 8465298A JP 3521737 B2 JP3521737 B2 JP 3521737B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- sio
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置お
よびその製造方法、ならびにアクティブマトリックス基
板およびその製造方法、液晶装置に関する。
よびその製造方法、ならびにアクティブマトリックス基
板およびその製造方法、液晶装置に関する。
【０００２】
【従来の技術】薄膜半導体装置の一種としての液晶装置
用のアクティブマトリックス基板は、例えばガラス基板
等の絶縁基板上に、シリコン（Ｓｉ）を原材料とする半
導体層，絶縁層および導電層から成る薄膜を順次選択的
に積層させて、能動素子，受動素子，配線等を形成した
ものである。
用のアクティブマトリックス基板は、例えばガラス基板
等の絶縁基板上に、シリコン（Ｓｉ）を原材料とする半
導体層，絶縁層および導電層から成る薄膜を順次選択的
に積層させて、能動素子，受動素子，配線等を形成した
ものである。
【０００３】そして、このアクティブマトリックス基板
は、上記能動素子，受動素子等で構成される画素部を、
能動素子としてのＴＦＴ（Thin Film Transistor：薄膜
トランジスタ）による電圧のオン・オフで液晶を駆動す
るようにした液晶表示装置に適用されている。
は、上記能動素子，受動素子等で構成される画素部を、
能動素子としてのＴＦＴ（Thin Film Transistor：薄膜
トランジスタ）による電圧のオン・オフで液晶を駆動す
るようにした液晶表示装置に適用されている。
【０００４】ところで、上記絶縁層（絶縁膜）として
は、薄膜半導体装置の表面を保護するためのパッシベー
ション膜、多層配線間を絶縁する層間絶縁膜、ＴＦＴの
ゲート電極と半導体層の間を絶縁するゲート絶縁膜など
があり、これらの絶縁層は、その物性（絶縁性，密着
性，表面被覆性等）において利点を有するシリコン酸化
膜（ＳｉＯ2層）で形成されることが多い。
は、薄膜半導体装置の表面を保護するためのパッシベー
ション膜、多層配線間を絶縁する層間絶縁膜、ＴＦＴの
ゲート電極と半導体層の間を絶縁するゲート絶縁膜など
があり、これらの絶縁層は、その物性（絶縁性，密着
性，表面被覆性等）において利点を有するシリコン酸化
膜（ＳｉＯ2層）で形成されることが多い。
【０００５】従来において、このＳｉＯ2層の形成方法
としては、一般的にＣＶＤ（Chemical Vapor Depositio
n）法、ＰＶＤ（Physical Vapor Deposition）法やゾル
−ゲル法等が用いられていた。
としては、一般的にＣＶＤ（Chemical Vapor Depositio
n）法、ＰＶＤ（Physical Vapor Deposition）法やゾル
−ゲル法等が用いられていた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＳｉＯ2層の形成方法としてのＣＶＤ法は、ＳｉＯ2
層の形成過程で高温度を必要とするという難点があっ
た。
来のＳｉＯ2層の形成方法としてのＣＶＤ法は、ＳｉＯ2
層の形成過程で高温度を必要とするという難点があっ
た。
【０００７】特に、熱ＣＶＤ法では１０００℃近く、常
圧ＣＶＤ法や減圧ＣＶＤ法でも４００℃程の高温を必要
としていた。また、比較的低温でＳｉＯ2層を形成でき
るように開発されたプラズマＣＶＤ法や光ＣＶＤ法でさ
え２００℃以上の温度を必要とするものであった。
圧ＣＶＤ法や減圧ＣＶＤ法でも４００℃程の高温を必要
としていた。また、比較的低温でＳｉＯ2層を形成でき
るように開発されたプラズマＣＶＤ法や光ＣＶＤ法でさ
え２００℃以上の温度を必要とするものであった。
【０００８】また、ＰＶＤ法によって形成したＳｉＯ2
膜は、膜の密度が薄かったり、構造欠陥が多かったりす
るため、ＳｉＯ2層の形成後に結晶を安定化させるため
に高温のアニールを必要とする場合があった。
膜は、膜の密度が薄かったり、構造欠陥が多かったりす
るため、ＳｉＯ2層の形成後に結晶を安定化させるため
に高温のアニールを必要とする場合があった。
【０００９】一方、液相反応の一種であるゾル−ゲル法
は、形成するＳｉＯ2膜の密度が低いという難点がある
ので、ＳｉＯ2層の緻密化を図るためには５００℃以上
の高温で焼成する必要があった。
は、形成するＳｉＯ2膜の密度が低いという難点がある
ので、ＳｉＯ2層の緻密化を図るためには５００℃以上
の高温で焼成する必要があった。
【００１０】以上の通り、従来のＳｉＯ2層の形成方法
は何れも、ＳｉＯ2層を形成する過程で高温の温度条件
を必要とするものであった。
は何れも、ＳｉＯ2層を形成する過程で高温の温度条件
を必要とするものであった。
【００１１】このような高温度条件は、基板としてガラ
ス基板を用いてＳｉＯ2層を形成する場合には、熱応力
の残留等により基板自体に反りや変形等の不具合を生じ
させる要因の一つとなるという問題を抱えていた。
ス基板を用いてＳｉＯ2層を形成する場合には、熱応力
の残留等により基板自体に反りや変形等の不具合を生じ
させる要因の一つとなるという問題を抱えていた。
【００１２】一方で、ＴＦＴ方式の液晶表示装置等の低
廉化を図るべく、高価なガラス基板に代えて、安価な耐
熱性樹脂で基板を形成したいという要望があるが、上述
のような高温度条件に阻まれて実用化されるに到ってい
ないのが現状である。
廉化を図るべく、高価なガラス基板に代えて、安価な耐
熱性樹脂で基板を形成したいという要望があるが、上述
のような高温度条件に阻まれて実用化されるに到ってい
ないのが現状である。
【００１３】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、室温レベルの低
温度条件下でＳｉＯ2層を形成可能な薄膜半導体装置お
よびその製造方法、ならびにアクティブマトリックス基
板およびその製造方法、液晶装置を提供することにあ
る。
ものであり、その目的とするところは、室温レベルの低
温度条件下でＳｉＯ2層を形成可能な薄膜半導体装置お
よびその製造方法、ならびにアクティブマトリックス基
板およびその製造方法、液晶装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜半導体装置の製造方法は、基板上
にテトラメトキシシランを所定の厚さに塗布すると同時
に紫外線を照射することによって、前記基板上にＳｉＯ
2膜を形成する工程、を含むことを特徴とする。
に、本発明に係る薄膜半導体装置の製造方法は、基板上
にテトラメトキシシランを所定の厚さに塗布すると同時
に紫外線を照射することによって、前記基板上にＳｉＯ
2膜を形成する工程、を含むことを特徴とする。
【００１５】
【００１６】また、この薄膜半導体装置の製造方法と、
ａ-Ｓｉ（アモルファス・シリコン）膜の低温形成法と
を組み合わせることにより、薄膜半導体装置の製造に係
る全工程を低温条件下で行なうことができるので、基板
をガラス基板に代えて耐熱樹脂製のものを用いることが
可能となる。
ａ-Ｓｉ（アモルファス・シリコン）膜の低温形成法と
を組み合わせることにより、薄膜半導体装置の製造に係
る全工程を低温条件下で行なうことができるので、基板
をガラス基板に代えて耐熱樹脂製のものを用いることが
可能となる。
【００１７】また、この薄膜半導体装置の製造方法にお
いて、上記光励起工程における紫外線照射は、７ｅＶ以
上のエネルギーを有する光源によって行なうようにする
とよい。
いて、上記光励起工程における紫外線照射は、７ｅＶ以
上のエネルギーを有する光源によって行なうようにする
とよい。
【００１８】これにより、ＳｉＯ2膜中に存在する不純
物を除去することができる。
物を除去することができる。
【００１９】具体的には、テトラメトキシシランの塗布
膜の中には、不純物としてＣＨ基、水分などが混入して
いる。そこで、７ｅＶ以上のエネルギーを有する光源に
よって紫外線を照射することにより、これらの不純物を
消滅させることができる。
膜の中には、不純物としてＣＨ基、水分などが混入して
いる。そこで、７ｅＶ以上のエネルギーを有する光源に
よって紫外線を照射することにより、これらの不純物を
消滅させることができる。
【００２０】また、上記光励起工程の紫外線照射は、１
７７ｎｍ以下の波長領域を有するエキシマランプを用い
て行なうようにしてもよい。この場合、エキシマランプ
はエキシマレーザ等に比べて、一度に広い面積に対して
光を照射することができるため、大面積の基板上にＳｉ
Ｏ2膜を容易に形成することができる。
７７ｎｍ以下の波長領域を有するエキシマランプを用い
て行なうようにしてもよい。この場合、エキシマランプ
はエキシマレーザ等に比べて、一度に広い面積に対して
光を照射することができるため、大面積の基板上にＳｉ
Ｏ2膜を容易に形成することができる。
【００２１】また、本発明に係る薄膜半導体装置は、基
板上に形成されるテトラメトキシシランの塗布層を室温
下における紫外線照射によって光励起して二酸化珪素化
させたＳｉＯ2層を有するものである。
板上に形成されるテトラメトキシシランの塗布層を室温
下における紫外線照射によって光励起して二酸化珪素化
させたＳｉＯ2層を有するものである。
【００２２】これにより、ＳｉＯ2層を高温条件を経ず
して、室温下で形成することができるため、ガラス基板
の反りや変形等を未然に防止して薄膜半導体装置の歩留
りや信頼性を向上させることができる。
して、室温下で形成することができるため、ガラス基板
の反りや変形等を未然に防止して薄膜半導体装置の歩留
りや信頼性を向上させることができる。
【００２３】さらに、上記基板は、ガラス基板もしくは
耐熱性樹脂からなる基板で構成することができるため、
特に安価な耐熱性樹脂製の基板を用いるならば、ＴＦＴ
方式の液晶パネル等を低廉化することが期待できる。
耐熱性樹脂からなる基板で構成することができるため、
特に安価な耐熱性樹脂製の基板を用いるならば、ＴＦＴ
方式の液晶パネル等を低廉化することが期待できる。
【００２４】
【００２５】
【００２６】また、本発明に係るアクティブマトリック
ス基板の製造方法は、マトリックス状に形成されてなる
複数の画素電極と、該複数の画素電極に接続されてなる
薄膜トランジスタと、該薄膜トランジスタに接続されて
なる走査線および信号線が形成されてなるアクティブマ
トリックス基板の製造方法であって、前記画素電極、薄
膜トランジスタもしくは前記走査線、前記信号線を構成
する導電層間、あるいは金属と半導体層間にテトラメト
キシシランの塗布層を形成し、該テトラメトキシシラン
の塗布層に室温で紫外線を照射することにより絶縁層と
してのＳｉＯ2層を形成するようにしたものである。
ス基板の製造方法は、マトリックス状に形成されてなる
複数の画素電極と、該複数の画素電極に接続されてなる
薄膜トランジスタと、該薄膜トランジスタに接続されて
なる走査線および信号線が形成されてなるアクティブマ
トリックス基板の製造方法であって、前記画素電極、薄
膜トランジスタもしくは前記走査線、前記信号線を構成
する導電層間、あるいは金属と半導体層間にテトラメト
キシシランの塗布層を形成し、該テトラメトキシシラン
の塗布層に室温で紫外線を照射することにより絶縁層と
してのＳｉＯ2層を形成するようにしたものである。
【００２７】これにより、緻密で平坦性に優れたＳｉＯ
2膜からなる絶縁膜を従来よりも低温で形成することが
でき、しかも特性に優れたアクティブマトリックス基板
を製造することができる。
2膜からなる絶縁膜を従来よりも低温で形成することが
でき、しかも特性に優れたアクティブマトリックス基板
を製造することができる。
【００２８】本発明に係る液晶装置は、前記アクティブ
マトリックス基板と、対向電極を有する透明基板とが適
当な間隔をおいて配置されるとともに、前記アクティブ
マトリックス基板と前記透明基板との間隙内に所定の液
晶が封入されてなるものである。
マトリックス基板と、対向電極を有する透明基板とが適
当な間隔をおいて配置されるとともに、前記アクティブ
マトリックス基板と前記透明基板との間隙内に所定の液
晶が封入されてなるものである。
【００２９】これにより、上述のように優れた特性を備
えるアクティブマトリックス基板を用いることによっ
て、液晶装置の性能を一層向上させることができる。
えるアクティブマトリックス基板を用いることによっ
て、液晶装置の性能を一層向上させることができる。
【００３０】なお、上記ＳｉＯ2層は、薄膜半導体装置
における層間絶縁層としての平坦化膜にも用いることが
できるため、薄膜半導体装置の高密度化や超微細化に伴
う各配線層等の平坦化の要請にも応えることができる。
また、本発明に係るテトラメトキシシランの塗布装置
は、紫外線を照射するランプを備え、基板上にテトラメ
トキシシランを所定の厚さに塗布すると同時に前記紫外
線を照射することによって、前記基板上にＳｉＯ2膜を
形成することを特徴とする。これにより、テトラメトキ
シシランを塗布すると同時に光照射を行なうことが出き
る。
における層間絶縁層としての平坦化膜にも用いることが
できるため、薄膜半導体装置の高密度化や超微細化に伴
う各配線層等の平坦化の要請にも応えることができる。
また、本発明に係るテトラメトキシシランの塗布装置
は、紫外線を照射するランプを備え、基板上にテトラメ
トキシシランを所定の厚さに塗布すると同時に前記紫外
線を照射することによって、前記基板上にＳｉＯ2膜を
形成することを特徴とする。これにより、テトラメトキ
シシランを塗布すると同時に光照射を行なうことが出き
る。
【００３１】
【発明の実施の形態】以下、本発明の好適な実施形態を
説明する。
説明する。
【００３２】（第１の実施形態）ＴＦＴの形成工程にお
いて、まず、ガラス基板上に１００％原液のテトラメト
キシシラン（ＴＭＯＳ）を２００ｎｍの厚さで塗布し、
室温下でエキシマランプを照射源としてＫｒ2エキシマ
光（波長１４６ｎｍ）を３０分間照射する。
いて、まず、ガラス基板上に１００％原液のテトラメト
キシシラン（ＴＭＯＳ）を２００ｎｍの厚さで塗布し、
室温下でエキシマランプを照射源としてＫｒ2エキシマ
光（波長１４６ｎｍ）を３０分間照射する。
【００３３】これにより、ＴＭＯＳの塗布層は光励起反
応を起こして二酸化珪素化し、下地ＳｉＯ2絶縁膜を形
成する。
応を起こして二酸化珪素化し、下地ＳｉＯ2絶縁膜を形
成する。
【００３４】なお、ここで、ＴＭＯＳ塗布層の光励起反
応によるＳｉＯ2の形成プロセスは以下の通りである。
応によるＳｉＯ2の形成プロセスは以下の通りである。
【００３５】ＳｉＯＨ（基板表面）＋ Ｓｉ（ＯＭｅ）
4 → ＳｉＯＳｉ（ＯＭｅ）3 ＋ＭｅＯＨ Ｓｉ（ＯＭｅ）4 ＋ ｈν → （Ｓｉ＋４Ｏ＋４Ｍ
ｅ）*→ α-ＳｉＯ2 ＋ ２ＭｅＯＭｅ ここで、Ｓｉ（ＯＭｅ）4は、テトラメトキシシラン
（ＴＭＯＳ）であり、ＭｅはＣＨ3，ｈνはＫｒ2エキシ
マランプから照射されるエネルギー：７ｅＶ以上の紫外
線である。
4 → ＳｉＯＳｉ（ＯＭｅ）3 ＋ＭｅＯＨ Ｓｉ（ＯＭｅ）4 ＋ ｈν → （Ｓｉ＋４Ｏ＋４Ｍ
ｅ）*→ α-ＳｉＯ2 ＋ ２ＭｅＯＭｅ ここで、Ｓｉ（ＯＭｅ）4は、テトラメトキシシラン
（ＴＭＯＳ）であり、ＭｅはＣＨ3，ｈνはＫｒ2エキシ
マランプから照射されるエネルギー：７ｅＶ以上の紫外
線である。
【００３６】続いて、この下地ＳｉＯ2絶縁膜上にＬＰ
ＣＶＤ法によりａ−Ｓｉ（アモルファス・シリコン）膜
を形成し、レーザ光を照射してｐ−Ｓｉ（ポリシリコ
ン）膜を形成する。
ＣＶＤ法によりａ−Ｓｉ（アモルファス・シリコン）膜
を形成し、レーザ光を照射してｐ−Ｓｉ（ポリシリコ
ン）膜を形成する。
【００３７】次いで、当該ｐ−Ｓｉ膜上に再度ＴＭＯＳ
を１２０ｎｍの厚さで塗布し、室温下で上記Ｋｒ2エキ
シマ光を６０分間照射して、ゲートＳｉＯ2膜を形成す
る。
を１２０ｎｍの厚さで塗布し、室温下で上記Ｋｒ2エキ
シマ光を６０分間照射して、ゲートＳｉＯ2膜を形成す
る。
【００３８】これにより、ＴＦＴの素子構造を低温条件
で形成することができるので、ＴＦＴに熱ストレスが加
わることを極力避けることができ、歩留りや信頼性を向
上させることができる。
で形成することができるので、ＴＦＴに熱ストレスが加
わることを極力避けることができ、歩留りや信頼性を向
上させることができる。
【００３９】（第２の実施形態）ＴＦＴの形成工程にお
いて、ＳｉＯ2層の形成は、ＴＭＯＳを２００ｎｍの厚
さで塗布し、室温下でエキシマランプを照射源としてＫ
ｒ2エキシマ光（波長１４６ｎｍ）を６０分間照射して
行なう。
いて、ＳｉＯ2層の形成は、ＴＭＯＳを２００ｎｍの厚
さで塗布し、室温下でエキシマランプを照射源としてＫ
ｒ2エキシマ光（波長１４６ｎｍ）を６０分間照射して
行なう。
【００４０】次いで、上記ＳｉＯ2層の上に、スパッタ
法によって、基板温度１５０℃でａ-Ｓｉ（アモルファ
ス・シリコン）膜を形成する。
法によって、基板温度１５０℃でａ-Ｓｉ（アモルファ
ス・シリコン）膜を形成する。
【００４１】さらに、上記ａ-Ｓｉ膜上に対してレーザ
アニールを施してｐ−Ｓｉ（ポリシリコン）膜を形成す
る。
アニールを施してｐ−Ｓｉ（ポリシリコン）膜を形成す
る。
【００４２】また、金属配線は、Ｃｒ等の金属をめっき
法やスパッタ法等によって形成する。
法やスパッタ法等によって形成する。
【００４３】これにより、ＴＦＴの素子構造を低温条件
のみで形成することができるので、ＴＦＴに熱ストレス
が加わることを極力避けることができ、歩留りや信頼性
を向上させることができる。
のみで形成することができるので、ＴＦＴに熱ストレス
が加わることを極力避けることができ、歩留りや信頼性
を向上させることができる。
【００４４】また、ガラス基板に熱応力が残留すること
がないので、基板自体が反ったり変形することを回避す
ることができる。
がないので、基板自体が反ったり変形することを回避す
ることができる。
【００４５】なお、上記のようにＴＦＴの製造に係る全
工程を低温条件のみで行なうことができるので、高価な
ガラス基板に代えてＰＭＭＡ（ポリメチルメタクリレー
ト）やＰＥＴ（ポリエチレンテレフタレート）等の耐熱
性樹脂で形成した安価な基板を用いることが可能であ
る。
工程を低温条件のみで行なうことができるので、高価な
ガラス基板に代えてＰＭＭＡ（ポリメチルメタクリレー
ト）やＰＥＴ（ポリエチレンテレフタレート）等の耐熱
性樹脂で形成した安価な基板を用いることが可能であ
る。
【００４６】（第３の実施形態）ＴＦＴの形成工程にお
いて、スパッタ法によってソース・ドレイン電極を形成
したＴＦＴ上に、ＴＭＯＳを４００ｎｍの厚さで塗布し
た。
いて、スパッタ法によってソース・ドレイン電極を形成
したＴＦＴ上に、ＴＭＯＳを４００ｎｍの厚さで塗布し
た。
【００４７】これにより、ＴＭＯＳは電極表面形状の凸
部には薄く、凹部には厚く堆積して、半導体装置の表面
に平坦な塗布層を形成することができる。
部には薄く、凹部には厚く堆積して、半導体装置の表面
に平坦な塗布層を形成することができる。
【００４８】そして、このＴＭＯＳの塗布層に対して、
室温下でエキシマランプを照射源としてＫｒ2エキシマ
光（波長１４６ｎｍ）を６０分間照射して行なうことに
より、平坦化されたＳｉＯ2層を形成することができ
る。
室温下でエキシマランプを照射源としてＫｒ2エキシマ
光（波長１４６ｎｍ）を６０分間照射して行なうことに
より、平坦化されたＳｉＯ2層を形成することができ
る。
【００４９】さらに、同様の工程を繰り返すことによ
り、厚さ８００ｎｍの平坦化したＳｉＯ2層を得ること
が可能である。
り、厚さ８００ｎｍの平坦化したＳｉＯ2層を得ること
が可能である。
【００５０】したがって、アクティブマトリックス基板
の表面の平坦性を改善することができ、液晶パネル等の
特性を高めることができる。
の表面の平坦性を改善することができ、液晶パネル等の
特性を高めることができる。
【００５１】なお、上記何れの実施形態についても、Ｔ
ＭＯＳの塗布方法としては、スピンコート方法や浸漬方
法等が適用される。
ＭＯＳの塗布方法としては、スピンコート方法や浸漬方
法等が適用される。
【００５２】なお、光照射の条件として、１７７ｎｍ以
下の波長領域の光を照射する必要がある。これは、ＴＭ
ＯＳの塗布膜から緻密なＳｉＯ2膜にするために欠かせ
ない条件だからである。また、同様に７ｅＶ以上のエネ
ルギーを有する光源を照射源とする必要がある。これ
は、ＴＭＯＳ内の不純物を消滅させるための必要条件だ
からである。
下の波長領域の光を照射する必要がある。これは、ＴＭ
ＯＳの塗布膜から緻密なＳｉＯ2膜にするために欠かせ
ない条件だからである。また、同様に７ｅＶ以上のエネ
ルギーを有する光源を照射源とする必要がある。これ
は、ＴＭＯＳ内の不純物を消滅させるための必要条件だ
からである。
【００５３】
【実施例】以下に、本発明に係る薄膜半導体装置の一種
としての低温ｐ−ＳｉＴＦＴの構造の実施例を図１から
図４を参照して説明する。
としての低温ｐ−ＳｉＴＦＴの構造の実施例を図１から
図４を参照して説明する。
【００５４】図１はガラス基板を用いた低温ｐ−ＳｉＴ
ＦＴの構造の一例を示す断面図、図２はテトラメトキシ
シラン（ＴＭＯＳ）の塗布装置の一例を示す概略図、図
３は本実施例に係る低温ｐ−ＳｉＴＦＴのＶｇ-Ｉｄ特
性を示すグラフ、図４は耐熱樹脂製基板を用いた低温ｐ
−ＳｉＴＦＴの構造の一例を示す断面図である。
ＦＴの構造の一例を示す断面図、図２はテトラメトキシ
シラン（ＴＭＯＳ）の塗布装置の一例を示す概略図、図
３は本実施例に係る低温ｐ−ＳｉＴＦＴのＶｇ-Ｉｄ特
性を示すグラフ、図４は耐熱樹脂製基板を用いた低温ｐ
−ＳｉＴＦＴの構造の一例を示す断面図である。
【００５５】図１において、符号１は、例えばシリカガ
ラスや無アルカリガラス等から成る絶縁性基板である。
ラスや無アルカリガラス等から成る絶縁性基板である。
【００５６】この絶縁性基板１上には、ＴＭＯＳの塗布
膜への紫外線照射により光励起して二酸化珪素化させた
下地ＳｉＯ2膜２が形成されている。
膜への紫外線照射により光励起して二酸化珪素化させた
下地ＳｉＯ2膜２が形成されている。
【００５７】上記下地ＳｉＯ2膜２は、例えば図２に示
すようなＴＭＯＳ塗布装置ＣによってＴＭＯＳの塗布膜
が形成される。この場合、光照射を塗布工程と同時に行
なうことにより、基板上にＳｉＯ2膜を形成することが
できる。また、ＴＭＯＳをスピンコートにて塗布する方
法もある。この場合、塗布後に光照射を行なうことによ
りＳｉＯ2膜を形成することができる。
すようなＴＭＯＳ塗布装置ＣによってＴＭＯＳの塗布膜
が形成される。この場合、光照射を塗布工程と同時に行
なうことにより、基板上にＳｉＯ2膜を形成することが
できる。また、ＴＭＯＳをスピンコートにて塗布する方
法もある。この場合、塗布後に光照射を行なうことによ
りＳｉＯ2膜を形成することができる。
【００５８】なお、図２（ａ），（ｂ）に示すＴＭＯＳ
塗布装置Ｃは、例えば石英製の箱型容器２０からなり、
その中空部２０ａに前記ガラス基板１が収容されるよう
になっている。
塗布装置Ｃは、例えば石英製の箱型容器２０からなり、
その中空部２０ａに前記ガラス基板１が収容されるよう
になっている。
【００５９】箱型容器２０の底面にはＴＭＯＳを中空部
２０ａ内に導入する導入口２１と、ＴＭＯＳを中空部２
０ａ内から外部へ排出する排出口２２が形成されてい
る。
２０ａ内に導入する導入口２１と、ＴＭＯＳを中空部２
０ａ内から外部へ排出する排出口２２が形成されてい
る。
【００６０】なお、箱型容器２０の上方には、紫外線を
放出するエキシマランプ（図示省略）が水平方向に移動
可能に設けられている。
放出するエキシマランプ（図示省略）が水平方向に移動
可能に設けられている。
【００６１】そして、このＴＭＯＳ塗布装置Ｃの中空部
２０ａに基板１が収容され、エキシマランプを基板面に
対して照射しつつ、導入口２１を介して例えば原液１０
０％のＴＭＯＳが例えば１ｍｌ／ｍｉｎの流量で中空部
２０ａに注入される。なお、未反応のＴＭＯＳは、中空
部２０ａ内を流動して排出口２２から外部へ排出され
る。
２０ａに基板１が収容され、エキシマランプを基板面に
対して照射しつつ、導入口２１を介して例えば原液１０
０％のＴＭＯＳが例えば１ｍｌ／ｍｉｎの流量で中空部
２０ａに注入される。なお、未反応のＴＭＯＳは、中空
部２０ａ内を流動して排出口２２から外部へ排出され
る。
【００６２】これにより、ガラス基板１上には、例えば
厚さ２００ｎｍのＴＭＯＳ塗布膜が形成される。
厚さ２００ｎｍのＴＭＯＳ塗布膜が形成される。
【００６３】これにより、ＴＭＯＳの塗布層は光励起反
応を起こして二酸化珪素化され、下地ＳｉＯ2膜２が形
成される。
応を起こして二酸化珪素化され、下地ＳｉＯ2膜２が形
成される。
【００６４】なお、この際の光励起反応は、前記第１の
実施形態の中で示した通りである。次に、下地ＳｉＯ2
膜２の上には、例えば、ＬＰＣＶＤ法でａ−Ｓｉ膜が３
００〜７００Åの厚さで堆積され、このａ−Ｓｉ膜をエ
キシマレーザ等を用いてレーザアニールすることにより
低温ｐ−ＳｉＴＦＴの能動層となるｐ−Ｓｉ膜３が形成
される。
実施形態の中で示した通りである。次に、下地ＳｉＯ2
膜２の上には、例えば、ＬＰＣＶＤ法でａ−Ｓｉ膜が３
００〜７００Åの厚さで堆積され、このａ−Ｓｉ膜をエ
キシマレーザ等を用いてレーザアニールすることにより
低温ｐ−ＳｉＴＦＴの能動層となるｐ−Ｓｉ膜３が形成
される。
【００６５】ｐ−Ｓｉ膜３の表面には、ＳｉＯ2膜から
成るゲート絶縁膜４が形成されている。
成るゲート絶縁膜４が形成されている。
【００６６】このゲート絶縁膜４のＳｉＯ2膜もまた、
上述の下地ＳｉＯ2膜２と同様に、ＴＭＯＳの塗布膜へ
の紫外線照射により光励起して二酸化珪素化させて約６
００〜１５００Åの厚さで形成される。
上述の下地ＳｉＯ2膜２と同様に、ＴＭＯＳの塗布膜へ
の紫外線照射により光励起して二酸化珪素化させて約６
００〜１５００Åの厚さで形成される。
【００６７】ゲート絶縁膜４上には、Ｔａ，Ｍｏ，Ｔ
ｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、
ゲート電極５が形成される。このゲート電極５は、例え
ばスパッタ法を用いて形成される。
ｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、
ゲート電極５が形成される。このゲート電極５は、例え
ばスパッタ法を用いて形成される。
【００６８】なお、上記ゲート電極５をマスクとした不
純物（例えば、リンまたはボロン）のイオン打ち込みに
より、能動層となるｐ−Ｓｉ膜３には前記ゲート配線５
に自己整合されたソース領域およびドレイン領域となる
高濃度不純物領域が形成される。また、この際、不純物
が導入されなかった部分がチャネル領域となる。
純物（例えば、リンまたはボロン）のイオン打ち込みに
より、能動層となるｐ−Ｓｉ膜３には前記ゲート配線５
に自己整合されたソース領域およびドレイン領域となる
高濃度不純物領域が形成される。また、この際、不純物
が導入されなかった部分がチャネル領域となる。
【００６９】６は層間絶縁膜としてのＳｉＯ2膜であ
り、上記下地ＳｉＯ2膜２，ゲート絶縁膜４と同様に、
ＴＭＯＳの塗布膜への紫外線照射により光励起して二酸
化珪素化させて約３０００〜１５０００Åの厚さで形成
される。
り、上記下地ＳｉＯ2膜２，ゲート絶縁膜４と同様に、
ＴＭＯＳの塗布膜への紫外線照射により光励起して二酸
化珪素化させて約３０００〜１５０００Åの厚さで形成
される。
【００７０】前記ｐ−Ｓｉ膜３のドレイン領域ないしは
ソース領域には、ゲート絶縁膜４と層間絶縁膜６に形成
されるコンタクトホール７を介してインジウム錫酸化物
（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレイン
電極８が形成されている。前記コンタクトホール７は例
えばドライエッチングにより形成される。
ソース領域には、ゲート絶縁膜４と層間絶縁膜６に形成
されるコンタクトホール７を介してインジウム錫酸化物
（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレイン
電極８が形成されている。前記コンタクトホール７は例
えばドライエッチングにより形成される。
【００７１】さらに、層間絶縁膜６およびソース・ドレ
イン電極８を覆うようにパッシベーション膜９としての
ＳｉＯ2膜が形成される。
イン電極８を覆うようにパッシベーション膜９としての
ＳｉＯ2膜が形成される。
【００７２】このパッシベーション膜９としてのＳｉＯ
2膜は、上記下地ＳｉＯ2膜２，ゲート絶縁膜４および層
間絶縁膜６と同様に、ＴＭＯＳの塗布膜への紫外線照射
により光励起して二酸化珪素化させて約３０００〜１５
０００Åの厚さで形成される。
2膜は、上記下地ＳｉＯ2膜２，ゲート絶縁膜４および層
間絶縁膜６と同様に、ＴＭＯＳの塗布膜への紫外線照射
により光励起して二酸化珪素化させて約３０００〜１５
０００Åの厚さで形成される。
【００７３】このような構造の低温ｐ−ＳｉＴＦＴは、
上述の通り、ＴＭＯＳの塗布膜を紫外線照射により光励
起して二酸化珪素化させることによって、下地ＳｉＯ2
膜２，ゲート絶縁膜４，層間絶縁膜６およびパッシベー
ション膜９を室温下で形成することができるので、ＴＦ
Ｔに熱ストレスが加わることを極力避けることができ、
歩留りや信頼性を向上させることができる。
上述の通り、ＴＭＯＳの塗布膜を紫外線照射により光励
起して二酸化珪素化させることによって、下地ＳｉＯ2
膜２，ゲート絶縁膜４，層間絶縁膜６およびパッシベー
ション膜９を室温下で形成することができるので、ＴＦ
Ｔに熱ストレスが加わることを極力避けることができ、
歩留りや信頼性を向上させることができる。
【００７４】また、ガラス基板１に熱応力が残留するこ
とを防止することができるので、基板自体が反ったり変
形することを回避することができる。
とを防止することができるので、基板自体が反ったり変
形することを回避することができる。
【００７５】また、この低温ｐ−ＳｉＴＦＴについて、
Ｖｇ-Ｉｄ特性を測定したところ図３のグラフに示すよ
うな結果を得た。
Ｖｇ-Ｉｄ特性を測定したところ図３のグラフに示すよ
うな結果を得た。
【００７６】図３のグラフにおいて、実線ａはＶｄｓ
（ドレイン・ソース間電圧）を４Ｖとした場合、実線ｂ
はＶｄｓを８Ｖとした場合をそれぞれ示す。
（ドレイン・ソース間電圧）を４Ｖとした場合、実線ｂ
はＶｄｓを８Ｖとした場合をそれぞれ示す。
【００７７】本発明に係る薄膜半導体装置およびその製
造方法によれば、ＴＭＯＳの塗布膜を紫外線照射により
光励起して二酸化珪素化させることによってＳｉＯ2膜
を形成することにより低温ｐ−ＳｉＴＦＴの性能を向上
させることができ、この低温ｐ−ＳｉＴＦＴをアクティ
ブマトリックス基板に適用することにより液晶装置を高
性能化させることが期待できる。なお、液晶装置はアク
ティブマトリックス基板と対向基板との間に液晶を挟持
して構成されてなる。対向基板には全面もしくはストラ
イプ状に電極が形成されている。このような液晶装置を
電子機器として用いることにより、携帯電話、携帯型の
パソコン、時計などに適用することができる。
造方法によれば、ＴＭＯＳの塗布膜を紫外線照射により
光励起して二酸化珪素化させることによってＳｉＯ2膜
を形成することにより低温ｐ−ＳｉＴＦＴの性能を向上
させることができ、この低温ｐ−ＳｉＴＦＴをアクティ
ブマトリックス基板に適用することにより液晶装置を高
性能化させることが期待できる。なお、液晶装置はアク
ティブマトリックス基板と対向基板との間に液晶を挟持
して構成されてなる。対向基板には全面もしくはストラ
イプ状に電極が形成されている。このような液晶装置を
電子機器として用いることにより、携帯電話、携帯型の
パソコン、時計などに適用することができる。
【００７８】次に、図４を参照して、耐熱樹脂製基板を
用いた低温ｐ−ＳｉＴＦＴの構造について説明する。
用いた低温ｐ−ＳｉＴＦＴの構造について説明する。
【００７９】図４において、符号１０は耐熱樹脂製基板
である。耐熱樹脂としては、ＰＭＭＡ（ポリメチルメタ
クリレート）やＰＥＴ（ポリエチレンテレフタレート）
等を用いることができる。
である。耐熱樹脂としては、ＰＭＭＡ（ポリメチルメタ
クリレート）やＰＥＴ（ポリエチレンテレフタレート）
等を用いることができる。
【００８０】耐熱樹脂製基板１０上には、ＴＭＯＳの塗
布膜への紫外線照射により光励起して二酸化珪素化させ
た下地ＳｉＯ2膜１１が形成されている。
布膜への紫外線照射により光励起して二酸化珪素化させ
た下地ＳｉＯ2膜１１が形成されている。
【００８１】この下地ＳｉＯ2膜１１は、上記実施例と
同様に図２に示すＴＭＯＳ塗布装置Ｃを用いて行なうこ
とができる。
同様に図２に示すＴＭＯＳ塗布装置Ｃを用いて行なうこ
とができる。
【００８２】下地ＳｉＯ2膜１１の上には、例えば、Ｌ
ＰＣＶＤ法でａ−Ｓｉ膜が３００〜７００Åの厚さで堆
積され、このａ−Ｓｉ膜をエキシマレーザ等を用いてレ
ーザアニールすることにより低温ｐ−ＳｉＴＦＴの能動
層となるｐ−Ｓｉ膜１２が形成される。
ＰＣＶＤ法でａ−Ｓｉ膜が３００〜７００Åの厚さで堆
積され、このａ−Ｓｉ膜をエキシマレーザ等を用いてレ
ーザアニールすることにより低温ｐ−ＳｉＴＦＴの能動
層となるｐ−Ｓｉ膜１２が形成される。
【００８３】ｐ−Ｓｉ膜１２の表面には、ＳｉＯ2膜か
ら成るゲート絶縁膜１３が形成されている。このゲート
絶縁膜１３のＳｉＯ2膜もまた、下地ＳｉＯ2膜１１と同
様に、ＴＭＯＳの塗布膜への紫外線照射により光励起し
て二酸化珪素化させて約６００〜１５００Åの厚さで形
成される。
ら成るゲート絶縁膜１３が形成されている。このゲート
絶縁膜１３のＳｉＯ2膜もまた、下地ＳｉＯ2膜１１と同
様に、ＴＭＯＳの塗布膜への紫外線照射により光励起し
て二酸化珪素化させて約６００〜１５００Åの厚さで形
成される。
【００８４】ゲート絶縁膜１３上には、Ｔａ，Ｍｏ，Ｔ
ｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、
ゲート電極１４が形成される。このゲート電極１４は、
例えばスパッタ法を用いて形成される。
ｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、
ゲート電極１４が形成される。このゲート電極１４は、
例えばスパッタ法を用いて形成される。
【００８５】なお、上記ゲート電極１４をマスクとした
不純物（例えば、リンまたはボロン）のイオン打ち込み
により、能動層となるｐ−Ｓｉ膜１２には前記ゲート配
線５に自己整合されたソース領域およびドレイン領域と
なる高濃度不純物領域が形成され、不純物が導入されな
かった部分がチャネル領域となる。
不純物（例えば、リンまたはボロン）のイオン打ち込み
により、能動層となるｐ−Ｓｉ膜１２には前記ゲート配
線５に自己整合されたソース領域およびドレイン領域と
なる高濃度不純物領域が形成され、不純物が導入されな
かった部分がチャネル領域となる。
【００８６】１５は層間絶縁膜としてのＳｉＯ2膜であ
り、上記下地ＳｉＯ2膜１１，ゲート絶縁膜１３と同様
に、ＴＭＯＳの塗布膜への紫外線照射により光励起して
二酸化珪素化させて約３０００〜１５０００Åの厚さで
形成される。
り、上記下地ＳｉＯ2膜１１，ゲート絶縁膜１３と同様
に、ＴＭＯＳの塗布膜への紫外線照射により光励起して
二酸化珪素化させて約３０００〜１５０００Åの厚さで
形成される。
【００８７】前記ｐ−Ｓｉ膜１２のドレイン領域ないし
はソース領域には、ゲート絶縁膜４と層間絶縁膜６に形
成されるコンタクトホール１６を介してインジウム錫酸
化物（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレ
イン電極１７がスパッタ法で形成されている。なお、コ
ンタクトホール１６は例えばドライエッチングにより形
成される。
はソース領域には、ゲート絶縁膜４と層間絶縁膜６に形
成されるコンタクトホール１６を介してインジウム錫酸
化物（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレ
イン電極１７がスパッタ法で形成されている。なお、コ
ンタクトホール１６は例えばドライエッチングにより形
成される。
【００８８】このように、発明に係る薄膜半導体装置お
よびその製造方法によれば、ＴＭＯＳの塗布膜を紫外線
照射により光励起して二酸化珪素化させることによって
室温下でＳｉＯ2膜を形成することができるので、従来
のＣＶＤ法やゾル−ゲル法のように高温処理の必要性か
ら困難であった耐熱樹脂製基板への低温ｐ−ＳｉＴＦＴ
の形成が可能となる。したがって、高価なガラス基板に
代えてＰＭＭＡ（ポリメチルメタクリレート）やＰＥＴ
（ポリエチレンテレフタレート）等の耐熱性樹脂で形成
した安価な基板を用いることにより、ＴＦＴ方式の液晶
パネル等を低廉化することが期待できる。
よびその製造方法によれば、ＴＭＯＳの塗布膜を紫外線
照射により光励起して二酸化珪素化させることによって
室温下でＳｉＯ2膜を形成することができるので、従来
のＣＶＤ法やゾル−ゲル法のように高温処理の必要性か
ら困難であった耐熱樹脂製基板への低温ｐ−ＳｉＴＦＴ
の形成が可能となる。したがって、高価なガラス基板に
代えてＰＭＭＡ（ポリメチルメタクリレート）やＰＥＴ
（ポリエチレンテレフタレート）等の耐熱性樹脂で形成
した安価な基板を用いることにより、ＴＦＴ方式の液晶
パネル等を低廉化することが期待できる。
【００８９】なお、ＴＭＯＳの塗布方法としては、本実
施例のようなＴＭＯＳ塗布装置を用いる場合に限らず、
スピンコート方法や浸漬方法等を適用するようにしても
よい。
施例のようなＴＭＯＳ塗布装置を用いる場合に限らず、
スピンコート方法や浸漬方法等を適用するようにしても
よい。
【図１】本発明に係る薄膜半導体装置の一種としてのガ
ラス基板を用いた低温ｐ−ＳｉＴＦＴの構造の一例を示
す断面図である。
ラス基板を用いた低温ｐ−ＳｉＴＦＴの構造の一例を示
す断面図である。
【図２】テトラメトキシシランの塗布装置の一例を示す
概略図である。
概略図である。
【図３】本実施例に係る低温ｐ−ＳｉＴＦＴのＶｇ-Ｉ
ｄ特性を示すグラフである。
ｄ特性を示すグラフである。
【図４】本発明に係る薄膜半導体装置の一種としての耐
熱樹脂製基板を用いた低温ｐ−ＳｉＴＦＴの構造の一例
を示す断面図である。
熱樹脂製基板を用いた低温ｐ−ＳｉＴＦＴの構造の一例
を示す断面図である。
１ ガラス基板
２ 下地ＳｉＯ2膜
３ ｐ−Ｓｉ膜
４ ゲート絶縁膜（ＳｉＯ2膜）
５ ゲート電極
６ 層間絶縁膜（ＳｉＯ2膜）
７ コンタクトホール
８ ソース・ドレイン電極
９ パッシベーション膜
Ｃ ＴＭＯＳ塗布装置
１０ ガラス基板
１１ 下地ＳｉＯ2膜
１２ ｐ−Ｓｉ膜
１３ ゲート絶縁膜（ＳｉＯ2膜）
１４ ゲート電極
１５ 層間絶縁膜（ＳｉＯ2膜）
１６ コンタクトホール
１７ ソース・ドレイン電極
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/336
H01L 29/786
G02F 1/1368
Claims (6)
- 【請求項１】基板上にテトラメトキシシランを所定の厚
さに塗布すると同時に紫外線を照射することによって、
前記基板上にＳｉＯ2膜を形成する工程、 を含むことを特徴とする薄膜半導体装置の製造方法。 - 【請求項２】上記光励起工程における紫外線照射は、室
温において、７ｅＶ以上のエネルギーを有する光源によ
って行なわれることを特徴とする請求項１記載の薄膜半
導体装置の製造方法。 - 【請求項３】上記光励起工程における紫外線照射は、１
７７ｎｍ以下の波長領域を有するエキシマランプを用い
て行なわれることを特徴とする請求項１または請求項２
に記載の薄膜半導体装置の製造方法。 - 【請求項４】上記基板は、ガラス基板もしくは耐熱性樹
脂で形成された基板であることを特徴とする請求項１乃
至３のいずれかに記載の薄膜半導体装置の製造方法。 - 【請求項５】マトリックス状に形成されてなる複数の画
素電極と、該複数の画素電極に接続されてなる薄膜トラ
ンジスタと、該薄膜トランジスタに接続されてなる走査
線および信号線が形成されてなるアクティブマトリック
ス基板の製造方法であって、 前記画素電極、薄膜トランジスタもしくは前記走査線、
前記信号線を構成する導電層間、あるいは金属と半導体
層間に、テトラメトキシシランを塗布すると同時に紫外
線を照射することにより絶縁層としてのＳｉＯ2層を形
成することを特徴とするアクティブマトリックス基板の
製造方法。 - 【請求項６】テトラメトキシシランの塗布装置であっ
て、 紫外線を照射するランプを備え、 基板上にテトラメトキシシランを所定の厚さに塗布する
と同時に前記紫外線を照射することによって、前記基板
上にＳｉＯ2膜を形成することを特徴とするテトラメト
キシシランの塗布装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465298A JP3521737B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465298A JP3521737B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284189A JPH11284189A (ja) | 1999-10-15 |
| JP3521737B2 true JP3521737B2 (ja) | 2004-04-19 |
Family
ID=13836656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08465298A Expired - Fee Related JP3521737B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521737B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919106B2 (en) | 2000-04-03 | 2005-07-19 | Ulvac Inc. | Method for preparing porous SOG film |
| JP2001351911A (ja) * | 2000-04-03 | 2001-12-21 | Ulvac Japan Ltd | 多孔質ｓｏｇ膜の作製方法 |
| JP2002252225A (ja) * | 2001-02-22 | 2002-09-06 | Ulvac Japan Ltd | 疎水化多孔質ｓｏｇ膜の作製方法 |
| JP5110239B2 (ja) | 2004-05-11 | 2012-12-26 | Ｊｓｒ株式会社 | 有機シリカ系膜の形成方法、膜形成用組成物 |
| US7223670B2 (en) * | 2004-08-20 | 2007-05-29 | International Business Machines Corporation | DUV laser annealing and stabilization of SiCOH films |
| JP2008258569A (ja) * | 2007-03-14 | 2008-10-23 | Sony Corp | 絶縁膜の改質方法および半導体装置の製造方法 |
| JP5499525B2 (ja) * | 2009-06-15 | 2014-05-21 | 大日本印刷株式会社 | 半導体装置の製造方法及び表示装置 |
-
1998
- 1998-03-30 JP JP08465298A patent/JP3521737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284189A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555420B1 (en) | Semiconductor device and process for producing semiconductor device | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US7964250B2 (en) | Flexible display device having enhanced thin film semiconductive layer and method of manufacture | |
| KR100234345B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN100517729C (zh) | 薄膜晶体管衬底及其制造方法 | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| JP2003057640A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| US6130118A (en) | Plasma reaction apparatus and plasma reaction | |
| JP3521737B2 (ja) | 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| KR101265331B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| JPH08195494A (ja) | 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置 | |
| JP4312420B2 (ja) | 半導体装置およびその作製方法 | |
| JP2006209130A (ja) | 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法 | |
| KR101265329B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| JP2001100247A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| CN100452436C (zh) | 晶体管制造方法和电光装置以及电子仪器 | |
| US6861301B2 (en) | Method of forming a thin film transistor on a transparent plate | |
| JP3656640B2 (ja) | 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置 | |
| JP4631250B2 (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH05283693A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11283923A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0574809A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |