JP2003309070A - シリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハの製造方法Info
- Publication number
- JP2003309070A JP2003309070A JP2002114804A JP2002114804A JP2003309070A JP 2003309070 A JP2003309070 A JP 2003309070A JP 2002114804 A JP2002114804 A JP 2002114804A JP 2002114804 A JP2002114804 A JP 2002114804A JP 2003309070 A JP2003309070 A JP 2003309070A
- Authority
- JP
- Japan
- Prior art keywords
- reaction vessel
- epitaxial wafer
- silicon
- treatment step
- hydrogen chloride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 表面状態が良好なエピタキシャルウェーハを
製造することを可能とするエピタキシャルウェーハの製
造方法を提供する。 【解決手段】 減圧環境に設定した反応容器内における
シリコン単結晶基板Ｗの主表面上に原料ガスを供給する
ことによりシリコンエピタキシャル層を気相成長させ
る。反応容器内に、５００℃以上８００℃未満で塩化水
素ガスを導入する塩化水素処理工程を行う。反応容器内
のシリコン基板Ｗを、水素雰囲気中８００℃以上１００
０℃以下で熱処理する水素熱処理工程を行う。反応容器
内のシリコン基板Ｗの主表面上に、５５０℃以上７５０
℃未満でモノシランガスを供給することによりシリコン
エピタキシャル層を気相成長させる気相成長工程を行
う。
製造することを可能とするエピタキシャルウェーハの製
造方法を提供する。 【解決手段】 減圧環境に設定した反応容器内における
シリコン単結晶基板Ｗの主表面上に原料ガスを供給する
ことによりシリコンエピタキシャル層を気相成長させ
る。反応容器内に、５００℃以上８００℃未満で塩化水
素ガスを導入する塩化水素処理工程を行う。反応容器内
のシリコン基板Ｗを、水素雰囲気中８００℃以上１００
０℃以下で熱処理する水素熱処理工程を行う。反応容器
内のシリコン基板Ｗの主表面上に、５５０℃以上７５０
℃未満でモノシランガスを供給することによりシリコン
エピタキシャル層を気相成長させる気相成長工程を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコンエピタキ
シャルウェーハの製造方法に関する。
シャルウェーハの製造方法に関する。
【０００２】
【従来の技術】シリコン単結晶基板（以下、シリコン基
板と略称することがある。）の主表面上にシリコンエピ
タキシャル層（以下、エピタキシャル層と略称すること
がある。）を気相成長させてシリコンエピタキシャルウ
ェーハ（以下、エピタキシャルウェーハと略称すること
がある。）を製造する方法の１つとして、ホットウォー
ル方式の縦型減圧ＣＶＤ装置を用い、その反応容器内
を、（主流の温度条件である１１００℃程度と比べて）
比較的低温（例えば、６００℃〜１０００℃）、且つ、
減圧状態に設定し、モノシランガス或いはジクロロシラ
ンガスをシリコン原料ガスとして気相成長を行う方法
（以下、低温エピタキシャル成長ともいう。）が知られ
ている。この低温エピタキシャル成長の場合、低温であ
るが故に、加熱によってシリコン基板からエピタキシャ
ル層へのドーパントの外方拡散が発生してしまうことを
抑制できるため、基板とエピタキシャル層との境界にお
ける抵抗率変化（或いはドーパント濃度変化）の急峻性
を好適に得られるという利点がある。また、エピタキシ
ャル層の成長速度は（高温の場合と比べて）遅いもの
の、いわゆるボートに搭載した多数枚（例えば２５〜１
００枚程度）のシリコン基板に対し、一度に気相成長を
行うことができるため、非常に生産性が良いという利点
もある。
板と略称することがある。）の主表面上にシリコンエピ
タキシャル層（以下、エピタキシャル層と略称すること
がある。）を気相成長させてシリコンエピタキシャルウ
ェーハ（以下、エピタキシャルウェーハと略称すること
がある。）を製造する方法の１つとして、ホットウォー
ル方式の縦型減圧ＣＶＤ装置を用い、その反応容器内
を、（主流の温度条件である１１００℃程度と比べて）
比較的低温（例えば、６００℃〜１０００℃）、且つ、
減圧状態に設定し、モノシランガス或いはジクロロシラ
ンガスをシリコン原料ガスとして気相成長を行う方法
（以下、低温エピタキシャル成長ともいう。）が知られ
ている。この低温エピタキシャル成長の場合、低温であ
るが故に、加熱によってシリコン基板からエピタキシャ
ル層へのドーパントの外方拡散が発生してしまうことを
抑制できるため、基板とエピタキシャル層との境界にお
ける抵抗率変化（或いはドーパント濃度変化）の急峻性
を好適に得られるという利点がある。また、エピタキシ
ャル層の成長速度は（高温の場合と比べて）遅いもの
の、いわゆるボートに搭載した多数枚（例えば２５〜１
００枚程度）のシリコン基板に対し、一度に気相成長を
行うことができるため、非常に生産性が良いという利点
もある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ように、ホットウォール方式の縦型減圧ＣＶＤ装置を用
いて低温エピタキシャル成長を行うと、成長したエピタ
キシャル層のヘイズレベル（面荒れの程度）が大きくな
るため、表面状態が良好なエピタキシャルウェーハを得
ることが困難である。
ように、ホットウォール方式の縦型減圧ＣＶＤ装置を用
いて低温エピタキシャル成長を行うと、成長したエピタ
キシャル層のヘイズレベル（面荒れの程度）が大きくな
るため、表面状態が良好なエピタキシャルウェーハを得
ることが困難である。
【０００４】この発明は、上記のような問題点を解決す
るためになされたもので、表面状態が良好なエピタキシ
ャルウェーハを製造することを可能とするシリコンエピ
タキシャルウェーハの製造方法を提供することを目的と
する。
るためになされたもので、表面状態が良好なエピタキシ
ャルウェーハを製造することを可能とするシリコンエピ
タキシャルウェーハの製造方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】気相成長中、反応容器内
を減圧環境にするためには、例えば、油拡散式などのポ
ンプを用いて、反応容器内の雰囲気を吸引するようにし
ている。このため、ポンプを備える排気管内には、（ポ
ンプの油を元とする）多くの炭素化合物が浮遊してい
る。ところで、減圧環境下では、常圧環境下と比べて障
害物（分子数）が少ないために分子の移動性が高まるた
め、排気管内の炭素化合物が反応容器内に逆流しやすい
（オイルバックと称する）。このオイルバック等の影響
で、反応容器内には炭素化合物が存在する。気相成長の
際に、このような炭素化合物が反応容器内に存在する
と、製造されるエピタキシャルウェーハの表面にヘイズ
が発生しやすい。
を減圧環境にするためには、例えば、油拡散式などのポ
ンプを用いて、反応容器内の雰囲気を吸引するようにし
ている。このため、ポンプを備える排気管内には、（ポ
ンプの油を元とする）多くの炭素化合物が浮遊してい
る。ところで、減圧環境下では、常圧環境下と比べて障
害物（分子数）が少ないために分子の移動性が高まるた
め、排気管内の炭素化合物が反応容器内に逆流しやすい
（オイルバックと称する）。このオイルバック等の影響
で、反応容器内には炭素化合物が存在する。気相成長の
際に、このような炭素化合物が反応容器内に存在する
と、製造されるエピタキシャルウェーハの表面にヘイズ
が発生しやすい。
【０００６】そこで、本発明のシリコンエピタキシャル
ウェーハの製造方法は、減圧環境に設定した反応容器内
におけるシリコン単結晶基板の主表面上に原料ガスを供
給することによりシリコンエピタキシャル層を気相成長
させて、シリコンエピタキシャルウェーハを製造するシ
リコンエピタキシャルウェーハの製造方法において、反
応容器内に、５００℃以上８００℃未満の温度条件下で
塩化水素ガスを導入する塩化水素処理工程と、反応容器
内のシリコン単結晶基板を、水素雰囲気中８００℃以上
１０００℃以下の温度条件下で熱処理する水素熱処理工
程と、反応容器内のシリコン単結晶基板の主表面上に、
５５０℃以上７５０℃未満の温度条件下、より好ましく
は、５５０℃以上７００℃未満の温度条件下でモノシラ
ンガスを供給することによりシリコンエピタキシャル層
を気相成長させる気相成長工程と、を行うことを特徴と
している。本発明のシリコンエピタキシャルウェーハの
製造方法は、より具体的には、塩化水素処理工程と、水
素熱処理工程と、気相成長工程と、をこの順に行うこと
が好ましい一例である。この場合に、シリコン単結晶基
板を前記反応容器内に投入後、昇温する過程で、塩化水
素処理工程を開始するようにしても良い。或いは、本発
明のシリコンエピタキシャルウェーハの製造方法は、水
素熱処理工程と、塩化水素処理工程と、気相成長工程
と、をこの順に行うことも好ましい一例である。なお、
本発明は、複数枚のシリコン単結晶基板を反応容器内に
互いに上下に間隔を設けて略水平状態に配置し、これら
シリコン単結晶基板を反応容器の周囲に配設された加熱
装置により加熱して気相成長を行う場合等に有用であ
る。
ウェーハの製造方法は、減圧環境に設定した反応容器内
におけるシリコン単結晶基板の主表面上に原料ガスを供
給することによりシリコンエピタキシャル層を気相成長
させて、シリコンエピタキシャルウェーハを製造するシ
リコンエピタキシャルウェーハの製造方法において、反
応容器内に、５００℃以上８００℃未満の温度条件下で
塩化水素ガスを導入する塩化水素処理工程と、反応容器
内のシリコン単結晶基板を、水素雰囲気中８００℃以上
１０００℃以下の温度条件下で熱処理する水素熱処理工
程と、反応容器内のシリコン単結晶基板の主表面上に、
５５０℃以上７５０℃未満の温度条件下、より好ましく
は、５５０℃以上７００℃未満の温度条件下でモノシラ
ンガスを供給することによりシリコンエピタキシャル層
を気相成長させる気相成長工程と、を行うことを特徴と
している。本発明のシリコンエピタキシャルウェーハの
製造方法は、より具体的には、塩化水素処理工程と、水
素熱処理工程と、気相成長工程と、をこの順に行うこと
が好ましい一例である。この場合に、シリコン単結晶基
板を前記反応容器内に投入後、昇温する過程で、塩化水
素処理工程を開始するようにしても良い。或いは、本発
明のシリコンエピタキシャルウェーハの製造方法は、水
素熱処理工程と、塩化水素処理工程と、気相成長工程
と、をこの順に行うことも好ましい一例である。なお、
本発明は、複数枚のシリコン単結晶基板を反応容器内に
互いに上下に間隔を設けて略水平状態に配置し、これら
シリコン単結晶基板を反応容器の周囲に配設された加熱
装置により加熱して気相成長を行う場合等に有用であ
る。
【０００７】ここで、塩化水素ガスは、ヘイズの発生原
因となる炭素化合物を、その結合力を弱めて容易に分解
してガス化させることができる。つまり、塩化水素処理
工程を行うことにより、反応容器内の炭素化合物をガス
化して、該反応容器内から容易に排除（排気）すること
ができるようになる。従って、塩化水素処理工程を行う
ことにより、反応容器内を気相成長に適した清浄な環境
に整えることができる。また、水素熱処理工程を行うこ
とによりシリコン単結晶基板表面から自然酸化膜を除去
して該表面を、気相成長に適したベアな状態にすること
ができる。つまり、本発明によれば、塩化水素処理工程
を行うことにより反応容器内の環境を整えるとともに、
水素熱処理工程を行うことによりシリコン単結晶基板の
表面を気相成長に適した状態にした上で、適切な温度条
件で気相成長を行うことにより、低温でも面荒れが少な
く表面状態の良いシリコンエピタキシャルウェーハを製
造することができる。
因となる炭素化合物を、その結合力を弱めて容易に分解
してガス化させることができる。つまり、塩化水素処理
工程を行うことにより、反応容器内の炭素化合物をガス
化して、該反応容器内から容易に排除（排気）すること
ができるようになる。従って、塩化水素処理工程を行う
ことにより、反応容器内を気相成長に適した清浄な環境
に整えることができる。また、水素熱処理工程を行うこ
とによりシリコン単結晶基板表面から自然酸化膜を除去
して該表面を、気相成長に適したベアな状態にすること
ができる。つまり、本発明によれば、塩化水素処理工程
を行うことにより反応容器内の環境を整えるとともに、
水素熱処理工程を行うことによりシリコン単結晶基板の
表面を気相成長に適した状態にした上で、適切な温度条
件で気相成長を行うことにより、低温でも面荒れが少な
く表面状態の良いシリコンエピタキシャルウェーハを製
造することができる。
【０００８】
【発明の実施の形態】以下、図面を参照して、本発明に
係る実施の形態について説明する。
係る実施の形態について説明する。
【０００９】先ず、図１を参照して、本実施の形態で用
いる気相成長装置の好適な一例としてのホットウォール
方式の縦型減圧ＣＶＤ装置１を説明する。この縦型減圧
ＣＶＤ装置１は、例えば、石英などからなる反応容器２
と、該反応容器２内にガスを導入するためのガス導入管
３と、該反応容器２内からガスを排気するための排気管
４と、該反応容器２の周囲に配設された加熱装置５と、
該反応容器２内に配されるボート１０を支持して、該ボ
ート１０をその鉛直軸周りに回転駆動する駆動装置６
と、反応容器２内を減圧するための図示しない真空ポン
プ等を備えて概略構成されている。
いる気相成長装置の好適な一例としてのホットウォール
方式の縦型減圧ＣＶＤ装置１を説明する。この縦型減圧
ＣＶＤ装置１は、例えば、石英などからなる反応容器２
と、該反応容器２内にガスを導入するためのガス導入管
３と、該反応容器２内からガスを排気するための排気管
４と、該反応容器２の周囲に配設された加熱装置５と、
該反応容器２内に配されるボート１０を支持して、該ボ
ート１０をその鉛直軸周りに回転駆動する駆動装置６
と、反応容器２内を減圧するための図示しない真空ポン
プ等を備えて概略構成されている。
【００１０】また、ボート１０は、多数枚（例えば２５
枚〜１００枚程度）のシリコン単結晶基板Ｗ（以下、シ
リコン基板Ｗと略称する。）を、互いに上下に間隔を設
けて各々略水平状態に搭載可能に構成されている。な
お、図１には、多数枚のシリコン基板Ｗが配置（搭載）
されたボート１０を反応容器２内に配置した状態を示す
が、この図１では、簡単のため、シリコン基板Ｗの数を
少なく記載しているとともに、図示したシリコン基板Ｗ
のうちで、最上段および最下段のシリコン基板Ｗにのみ
符号を付している。
枚〜１００枚程度）のシリコン単結晶基板Ｗ（以下、シ
リコン基板Ｗと略称する。）を、互いに上下に間隔を設
けて各々略水平状態に搭載可能に構成されている。な
お、図１には、多数枚のシリコン基板Ｗが配置（搭載）
されたボート１０を反応容器２内に配置した状態を示す
が、この図１では、簡単のため、シリコン基板Ｗの数を
少なく記載しているとともに、図示したシリコン基板Ｗ
のうちで、最上段および最下段のシリコン基板Ｗにのみ
符号を付している。
【００１１】次に、以上のような構成の縦型減圧ＣＶＤ
装置１を用いて行う本実施の形態のシリコンエピタキシ
ャルウェーハの製造方法について説明する。
装置１を用いて行う本実施の形態のシリコンエピタキシ
ャルウェーハの製造方法について説明する。
【００１２】＜シリコンエピタキシャルウェーハの製造
方法＞先ず、シリコン基板Ｗを反応容器２内に投入す
る。即ち、予め多数枚のシリコン基板Ｗが搭載されたボ
ート１０を、反応容器２内に搬入する（図２のステップ
Ｓ１（投入工程））。なお、この段階では、反応容器２
内には、ガス導入管３を介して、Ｎ2ガスがパージガス
として導入されている。
方法＞先ず、シリコン基板Ｗを反応容器２内に投入す
る。即ち、予め多数枚のシリコン基板Ｗが搭載されたボ
ート１０を、反応容器２内に搬入する（図２のステップ
Ｓ１（投入工程））。なお、この段階では、反応容器２
内には、ガス導入管３を介して、Ｎ2ガスがパージガス
として導入されている。
【００１３】次に、反応容器２内へのＮ2ガスの導入を
停止する一方で、真空ポンプを駆動して、反応容器２内
を、例えば１ｍｍＴｏｒｒ程度（０．１３Ｐａ程度）に
減圧する（図２のステップＳ２（減圧工程））。
停止する一方で、真空ポンプを駆動して、反応容器２内
を、例えば１ｍｍＴｏｒｒ程度（０．１３Ｐａ程度）に
減圧する（図２のステップＳ２（減圧工程））。
【００１４】次に、反応容器２内にＨ2を導入しなが
ら、該反応容器２内を、加熱装置５により次工程の塩化
水素処理工程を行う温度条件（５００℃以上８００℃未
満；好ましくは、例えば７００℃程度）となるまで昇温
する（図２のステップＳ３（昇温工程））。
ら、該反応容器２内を、加熱装置５により次工程の塩化
水素処理工程を行う温度条件（５００℃以上８００℃未
満；好ましくは、例えば７００℃程度）となるまで昇温
する（図２のステップＳ３（昇温工程））。
【００１５】次に、塩化水素処理工程（図２のステップ
Ｓ４）を行う。すなわち、ステップＳ３による昇温後の
温度に保ったままの反応容器２内に塩化水素ガス（ＨＣ
ｌ）を所定時間（例えば５分間以上３０分間未満；より
具体的には、例えば１０分間程度）導入する。塩化水素
処理工程を行う温度が５００℃未満では塩化水素が炭素
化合物を十分に分解除去することができず、８００℃以
上ではシリコン基板Ｗの表面が腐食されてヘイズが生ず
ることがあり、好ましくない。なお、反応容器２内に
は、オイルバック等の影響で、炭素化合物が存在する
が、このように反応容器２内に塩化水素ガスを導入する
ことにより、炭素化合物を、その結合力を弱めて容易に
分解させることができる。このように分解された炭素化
合物はガス化するので、反応容器から排出されやすくな
る。つまり、反応容器２内に塩化水素ガスを導入するこ
とにより、反応容器２内の炭素化合物を分解して容易に
除去（排気）することができ、これにより、該反応容器
２内を清浄化して気相成長に適した環境に整えることが
できる。
Ｓ４）を行う。すなわち、ステップＳ３による昇温後の
温度に保ったままの反応容器２内に塩化水素ガス（ＨＣ
ｌ）を所定時間（例えば５分間以上３０分間未満；より
具体的には、例えば１０分間程度）導入する。塩化水素
処理工程を行う温度が５００℃未満では塩化水素が炭素
化合物を十分に分解除去することができず、８００℃以
上ではシリコン基板Ｗの表面が腐食されてヘイズが生ず
ることがあり、好ましくない。なお、反応容器２内に
は、オイルバック等の影響で、炭素化合物が存在する
が、このように反応容器２内に塩化水素ガスを導入する
ことにより、炭素化合物を、その結合力を弱めて容易に
分解させることができる。このように分解された炭素化
合物はガス化するので、反応容器から排出されやすくな
る。つまり、反応容器２内に塩化水素ガスを導入するこ
とにより、反応容器２内の炭素化合物を分解して容易に
除去（排気）することができ、これにより、該反応容器
２内を清浄化して気相成長に適した環境に整えることが
できる。
【００１６】次に、塩化水素ガスの導入を終了する一方
で、加熱装置５によって、反応容器２内を、次工程の水
素熱処理工程を行う温度条件（８００℃以上１０００℃
以下；好ましくは、例えば９５０℃程度）となるまで昇
温する（図２のステップＳ５（昇温工程））。
で、加熱装置５によって、反応容器２内を、次工程の水
素熱処理工程を行う温度条件（８００℃以上１０００℃
以下；好ましくは、例えば９５０℃程度）となるまで昇
温する（図２のステップＳ５（昇温工程））。
【００１７】次に、水素熱処理工程（図２のステップＳ
６）を行う。すなわち、ステップＳ５による昇温後の温
度に所定時間、例えば３０分間程度保持する。この段階
では、引き続き反応容器２内には水素ガスが導入され続
けているので、この水素熱処理工程を行うことにより、
シリコン基板Ｗは水素雰囲気中で水素熱処理（水素エッ
チング）されて、その表面上の自然酸化膜が除去され、
該表面が露出する（ベアな状態となる）。水素熱処理工
程を行う温度が８００℃未満では水素が自然酸化膜を十
分にエッチングすることができず、１０００℃を越える
とドーパントの外方拡散やスリップ転位欠陥の発生等が
顕著になり、低温エピタキシャル成長の効果が十分に得
られなくなるので好ましくない。
６）を行う。すなわち、ステップＳ５による昇温後の温
度に所定時間、例えば３０分間程度保持する。この段階
では、引き続き反応容器２内には水素ガスが導入され続
けているので、この水素熱処理工程を行うことにより、
シリコン基板Ｗは水素雰囲気中で水素熱処理（水素エッ
チング）されて、その表面上の自然酸化膜が除去され、
該表面が露出する（ベアな状態となる）。水素熱処理工
程を行う温度が８００℃未満では水素が自然酸化膜を十
分にエッチングすることができず、１０００℃を越える
とドーパントの外方拡散やスリップ転位欠陥の発生等が
顕著になり、低温エピタキシャル成長の効果が十分に得
られなくなるので好ましくない。
【００１８】次に、加熱装置５の出力を下げることによ
り、反応容器２内を、次工程の気相成長工程を行う温度
条件（５５０℃以上７５０℃未満；好ましくは５５０℃
以上７００℃未満、例えば６６０℃程度）となるまで降
温する（図２のステップＳ７（降温工程））。
り、反応容器２内を、次工程の気相成長工程を行う温度
条件（５５０℃以上７５０℃未満；好ましくは５５０℃
以上７００℃未満、例えば６６０℃程度）となるまで降
温する（図２のステップＳ７（降温工程））。
【００１９】次に、気相成長工程（図２のステップＳ
８）を行う。すなわち、反応容器２内のシリコン基板Ｗ
の主表面上に、シリコン原料ガスとしてモノシランガス
（ＳｉＨ4）を供給することにより、シリコン基板Ｗの
主表面上にシリコンエピタキシャル層を気相成長して、
シリコンエピタキシャルウェーハ（以下、エピタキシャ
ルウェーハと略称することがある。）を製造する。な
お、先の塩化水素処理工程を行うことにより、反応容器
２内からは炭素化合物が除去されているのに加えて、水
素熱処理工程を行うことにより、シリコン基板Ｗの主表
面がベアな状態になっていて、しかも、この気相成長を
行う温度条件（５５０℃以上７５０℃未満；好ましくは
５５０℃以上７００℃未満、例えば６６０℃程度）は、
後述するように面荒れを抑制するのに適切な条件である
ため、この気相成長工程では、面荒れが少なく表面状態
の良いエピタキシャルウェーハを製造することができ
る。ここで、モノシランガスを用いる場合、５５０℃未
満の温度でシリコンエピタキシャル層をＣＶＤ法により
気相成長することは困難であり、逆に７５０℃以上の温
度では気相中でのモノシランの熱分解が激しくなり、パ
ーティクルが多数発生するので好ましくない。
８）を行う。すなわち、反応容器２内のシリコン基板Ｗ
の主表面上に、シリコン原料ガスとしてモノシランガス
（ＳｉＨ4）を供給することにより、シリコン基板Ｗの
主表面上にシリコンエピタキシャル層を気相成長して、
シリコンエピタキシャルウェーハ（以下、エピタキシャ
ルウェーハと略称することがある。）を製造する。な
お、先の塩化水素処理工程を行うことにより、反応容器
２内からは炭素化合物が除去されているのに加えて、水
素熱処理工程を行うことにより、シリコン基板Ｗの主表
面がベアな状態になっていて、しかも、この気相成長を
行う温度条件（５５０℃以上７５０℃未満；好ましくは
５５０℃以上７００℃未満、例えば６６０℃程度）は、
後述するように面荒れを抑制するのに適切な条件である
ため、この気相成長工程では、面荒れが少なく表面状態
の良いエピタキシャルウェーハを製造することができ
る。ここで、モノシランガスを用いる場合、５５０℃未
満の温度でシリコンエピタキシャル層をＣＶＤ法により
気相成長することは困難であり、逆に７５０℃以上の温
度では気相中でのモノシランの熱分解が激しくなり、パ
ーティクルが多数発生するので好ましくない。
【００２０】次に、反応容器２内へのモノシランガスの
導入を終了する一方で、反応容器２内を、シリコンエピ
タキシャルウェーハの取り出しに適した温度（例えば、
４００℃程度）に降温する（図２のステップＳ９（降温
工程））。
導入を終了する一方で、反応容器２内を、シリコンエピ
タキシャルウェーハの取り出しに適した温度（例えば、
４００℃程度）に降温する（図２のステップＳ９（降温
工程））。
【００２１】次に、反応容器２内に導入するガスを、Ｈ
2ガスからＮ2ガスに切り換えるとともに、反応容器２内
を常圧化した（図２のステップＳ１０（常圧化工程））
後、反応容器２から、例えばボート１０ごと、エピタキ
シャルウェーハを取り出す（図２のステップＳ１１（取
り出し工程））。
2ガスからＮ2ガスに切り換えるとともに、反応容器２内
を常圧化した（図２のステップＳ１０（常圧化工程））
後、反応容器２から、例えばボート１０ごと、エピタキ
シャルウェーハを取り出す（図２のステップＳ１１（取
り出し工程））。
【００２２】以上のような実施の形態によれば、塩化水
素処理工程を行うことにより反応容器２内を清浄化して
該反応容器２内の環境を整えるとともに、水素熱処理工
程を行うことによりシリコン基板Ｗの表面を気相成長に
適したベアな状態にして、適切な温度条件で気相成長を
行うことにより、面荒れが少なく表面状態の良いシリコ
ンエピタキシャルウェーハを製造することができる。
素処理工程を行うことにより反応容器２内を清浄化して
該反応容器２内の環境を整えるとともに、水素熱処理工
程を行うことによりシリコン基板Ｗの表面を気相成長に
適したベアな状態にして、適切な温度条件で気相成長を
行うことにより、面荒れが少なく表面状態の良いシリコ
ンエピタキシャルウェーハを製造することができる。
【００２３】ここで、図３に、上記の実施の形態の製造
方法に従い上記の塩化水素処理工程を７００℃で行って
製造したエピタキシャルウェーハ面内におけるヘイズレ
ベル（図３（ａ））、塩化水素処理工程を本発明の温度
条件範囲外の４００℃で行う他は上記の実施の形態の製
造方法に従って製造したエピタキシャルウェーハ面内に
おけるヘイズレベル（図３（ｂ））、塩化水素処理工程
を行わない他は上記の実施の形態の製造方法に従って製
造したエピタキシャルウェーハ面内におけるヘイズレベ
ル（図３（ｃ））をそれぞれ示す。なお、この図３で
は、エピタキシャルウェーハ面内において、ヘイズレベ
ルが１ｐｐｍ以上の部分のみを網掛けで示す。ヘイズに
よる散乱光の大きさは入射光強度に対する比で表され、
入射光強度１に対し強度がその１００万分の１の散乱光
の場合、その散乱光の大きさを１ｐｐｍとして表す。図
３（ｃ）に示すように、塩化水素処理工程を行わないで
製造したエピタキシャルウェーハは、主表面の周辺部に
おいてヘイズレベルが悪い。また、図３（ｂ）に示すよ
うに、塩化水素処理工程を４００℃で行って製造したエ
ピタキシャルウェーハは、塩化水素処理工程を行わない
場合よりは改善が見られるものの、やはり周辺部におい
てヘイズレベルが悪い。つまり、塩化水素処理を４００
℃で行った場合は、反応容器２内の清浄化が十分でな
い。これらに対し、図３（ａ）に示すように、塩化水素
処理工程を７００℃で行って製造したエピタキシャルウ
ェーハは、ヘイズレベルが１ｐｐｍ以上の部分がエピタ
キシャルウェーハ面内において見られない。つまり、塩
化水素処理を７００℃で行うことにより、反応容器２内
の清浄化が十分に図れることが分かる。また、これら３
つの方法で製造したエピタキシャルウェーハ主表面の周
辺部における炭素濃度を比較する棒グラフを図４に示
す。図４に示すように、エピタキシャルウェーハ主表面
の周辺部における炭素濃度も、塩化水素処理工程を７０
０℃で行って製造した場合が最も低くなる。
方法に従い上記の塩化水素処理工程を７００℃で行って
製造したエピタキシャルウェーハ面内におけるヘイズレ
ベル（図３（ａ））、塩化水素処理工程を本発明の温度
条件範囲外の４００℃で行う他は上記の実施の形態の製
造方法に従って製造したエピタキシャルウェーハ面内に
おけるヘイズレベル（図３（ｂ））、塩化水素処理工程
を行わない他は上記の実施の形態の製造方法に従って製
造したエピタキシャルウェーハ面内におけるヘイズレベ
ル（図３（ｃ））をそれぞれ示す。なお、この図３で
は、エピタキシャルウェーハ面内において、ヘイズレベ
ルが１ｐｐｍ以上の部分のみを網掛けで示す。ヘイズに
よる散乱光の大きさは入射光強度に対する比で表され、
入射光強度１に対し強度がその１００万分の１の散乱光
の場合、その散乱光の大きさを１ｐｐｍとして表す。図
３（ｃ）に示すように、塩化水素処理工程を行わないで
製造したエピタキシャルウェーハは、主表面の周辺部に
おいてヘイズレベルが悪い。また、図３（ｂ）に示すよ
うに、塩化水素処理工程を４００℃で行って製造したエ
ピタキシャルウェーハは、塩化水素処理工程を行わない
場合よりは改善が見られるものの、やはり周辺部におい
てヘイズレベルが悪い。つまり、塩化水素処理を４００
℃で行った場合は、反応容器２内の清浄化が十分でな
い。これらに対し、図３（ａ）に示すように、塩化水素
処理工程を７００℃で行って製造したエピタキシャルウ
ェーハは、ヘイズレベルが１ｐｐｍ以上の部分がエピタ
キシャルウェーハ面内において見られない。つまり、塩
化水素処理を７００℃で行うことにより、反応容器２内
の清浄化が十分に図れることが分かる。また、これら３
つの方法で製造したエピタキシャルウェーハ主表面の周
辺部における炭素濃度を比較する棒グラフを図４に示
す。図４に示すように、エピタキシャルウェーハ主表面
の周辺部における炭素濃度も、塩化水素処理工程を７０
０℃で行って製造した場合が最も低くなる。
【００２４】次に、図５に、上記の実施の形態の製造方
法に従いモノシランガスを用いて上記の気相成長工程を
６６０℃で行って製造したエピタキシャルウェーハ面内
におけるヘイズの分布（図５（ａ））と、上記の気相成
長工程を本発明の温度条件範囲外の７００℃で行う他は
上記の実施の形態の製造方法に従って製造したエピタキ
シャルウェーハ面内におけるヘイズの分布（図５
（ｂ））とを示す。図５に示すように、７００℃で気相
成長工程を行った場合は、エピタキシャルウェーハ全面
に薄く２ｐｐｍレベルのヘイズが分布しているが、６６
０℃で気相成長工程を行った場合のヘイズレベルは、約
０．２ｐｐｍである。つまり、モノシランガスをシリコ
ン原料ガスとして使用する場合に面荒れを抑制するのに
適切な７００℃未満の温度条件下で気相成長工程を行う
ことにより、面荒れが少なく表面状態の良いシリコンエ
ピタキシャルウェーハを製造することができる。ただ
し、モノシランガスを用いて７００℃以上７５０℃未満
の温度条件下で気相成長を行って製造したエピタキシャ
ルウェーハに生じるレベルのヘイズは、研磨を施すこと
により改善することができる。
法に従いモノシランガスを用いて上記の気相成長工程を
６６０℃で行って製造したエピタキシャルウェーハ面内
におけるヘイズの分布（図５（ａ））と、上記の気相成
長工程を本発明の温度条件範囲外の７００℃で行う他は
上記の実施の形態の製造方法に従って製造したエピタキ
シャルウェーハ面内におけるヘイズの分布（図５
（ｂ））とを示す。図５に示すように、７００℃で気相
成長工程を行った場合は、エピタキシャルウェーハ全面
に薄く２ｐｐｍレベルのヘイズが分布しているが、６６
０℃で気相成長工程を行った場合のヘイズレベルは、約
０．２ｐｐｍである。つまり、モノシランガスをシリコ
ン原料ガスとして使用する場合に面荒れを抑制するのに
適切な７００℃未満の温度条件下で気相成長工程を行う
ことにより、面荒れが少なく表面状態の良いシリコンエ
ピタキシャルウェーハを製造することができる。ただ
し、モノシランガスを用いて７００℃以上７５０℃未満
の温度条件下で気相成長を行って製造したエピタキシャ
ルウェーハに生じるレベルのヘイズは、研磨を施すこと
により改善することができる。
【００２５】＜変形例１＞上記の実施の形態では、塩化
水素処理工程を行う際に、反応容器２内を一定温度に保
持する例について説明したが、これに限らず、例えば、
シリコン基板Ｗを反応容器２内に投入後、昇温する過程
で、塩化水素処理工程を開始しても良い。即ち、例えば
図６に示すように、図２におけるステップＳ３、Ｓ４、
Ｓ５の代わりに以下に説明するステップＳ２１を行って
も良い。図６におけるステップＳ２１の昇温工程では、
加熱装置５によって加熱することにより、反応容器２内
を、次工程の水素熱処理工程を行う温度条件（８００℃
以上１０００℃以下；好ましくは、例えば９５０℃程
度）となるまで昇温する。そして、この昇温の過程にお
いて、反応容器２内の温度が５００℃以上８００℃未満
の状態時に、反応容器２内に塩化水素ガスを所定時間
（例えば５分間以上３０分間未満；より具体的には、例
えば１０分間程度）導入することにより、塩化水素処理
工程を行う。なお、この変形例１では、ステップＳ３、
Ｓ４、Ｓ５の代わりにステップＳ２１を行う他は、上記
の実施の形態（図２）の場合における各工程と同様であ
るので、その説明を省略する。この変形例１によれば、
シリコンエピタキシャルウェーハの製造における時間効
率が一層高まる。
水素処理工程を行う際に、反応容器２内を一定温度に保
持する例について説明したが、これに限らず、例えば、
シリコン基板Ｗを反応容器２内に投入後、昇温する過程
で、塩化水素処理工程を開始しても良い。即ち、例えば
図６に示すように、図２におけるステップＳ３、Ｓ４、
Ｓ５の代わりに以下に説明するステップＳ２１を行って
も良い。図６におけるステップＳ２１の昇温工程では、
加熱装置５によって加熱することにより、反応容器２内
を、次工程の水素熱処理工程を行う温度条件（８００℃
以上１０００℃以下；好ましくは、例えば９５０℃程
度）となるまで昇温する。そして、この昇温の過程にお
いて、反応容器２内の温度が５００℃以上８００℃未満
の状態時に、反応容器２内に塩化水素ガスを所定時間
（例えば５分間以上３０分間未満；より具体的には、例
えば１０分間程度）導入することにより、塩化水素処理
工程を行う。なお、この変形例１では、ステップＳ３、
Ｓ４、Ｓ５の代わりにステップＳ２１を行う他は、上記
の実施の形態（図２）の場合における各工程と同様であ
るので、その説明を省略する。この変形例１によれば、
シリコンエピタキシャルウェーハの製造における時間効
率が一層高まる。
【００２６】＜変形例２＞上記の実施の形態、並びに、
変形例１では、塩化水素処理工程を行った後に水素熱処
理工程を行う例について説明したが、これに加えて、水
素熱処理工程後にも塩化水素処理工程（第２の塩化水素
処理工程）を行うようにしても良い。すなわち、この変
形例２では、例えば図７に示すように、水素熱処理工程
（ステップＳ６）を行った後、塩化水素処理工程を行う
温度条件（５００℃以上８００℃未満；好ましくは、例
えば７００℃程度）となるまで降温する（ステップＳ３
１）。そして、第２の塩化水素処理工程（ステップＳ３
２）は、この温度条件に保持した状態で、反応容器２内
に塩化水素ガスを所定時間（例えば５分間以上３０分間
未満；より具体的には、例えば１０分間程度）導入する
ことにより行う。その後は、反応容器２内を、モノシラ
ンガスをシリコン原料ガスとして使用する場合の気相成
長に適した温度条件（５５０℃以上７５０℃未満；好ま
しくは５５０℃以上７００℃未満、例えば６６０℃程
度）となるまで降温し（ステップＳ３３）、ステップＳ
８の気相成長工程以降を行う。なお、この変形例２で
は、図６におけるステップＳ７の代わりに図７に示すス
テップＳ３１，３２，３３を行う他は、上記の変形例１
（図６）の場合と同様であるので、その説明を省略す
る。この変形例２によれば、気相成長工程直前に第２の
塩化水素処理工程を行うので、反応容器２内の清浄化を
より好適に行うことができる。
変形例１では、塩化水素処理工程を行った後に水素熱処
理工程を行う例について説明したが、これに加えて、水
素熱処理工程後にも塩化水素処理工程（第２の塩化水素
処理工程）を行うようにしても良い。すなわち、この変
形例２では、例えば図７に示すように、水素熱処理工程
（ステップＳ６）を行った後、塩化水素処理工程を行う
温度条件（５００℃以上８００℃未満；好ましくは、例
えば７００℃程度）となるまで降温する（ステップＳ３
１）。そして、第２の塩化水素処理工程（ステップＳ３
２）は、この温度条件に保持した状態で、反応容器２内
に塩化水素ガスを所定時間（例えば５分間以上３０分間
未満；より具体的には、例えば１０分間程度）導入する
ことにより行う。その後は、反応容器２内を、モノシラ
ンガスをシリコン原料ガスとして使用する場合の気相成
長に適した温度条件（５５０℃以上７５０℃未満；好ま
しくは５５０℃以上７００℃未満、例えば６６０℃程
度）となるまで降温し（ステップＳ３３）、ステップＳ
８の気相成長工程以降を行う。なお、この変形例２で
は、図６におけるステップＳ７の代わりに図７に示すス
テップＳ３１，３２，３３を行う他は、上記の変形例１
（図６）の場合と同様であるので、その説明を省略す
る。この変形例２によれば、気相成長工程直前に第２の
塩化水素処理工程を行うので、反応容器２内の清浄化を
より好適に行うことができる。
【００２７】＜変形例３＞上記の実施の形態、並びに、
変形例１では、塩化水素処理工程を行った後に水素熱処
理工程を行う例について説明したが、塩化水素処理工程
を水素熱処理工程後にのみ行うようにしても良い。即
ち、例えば図８に示すように、図７におけるステップＳ
２１の代わりに以下に説明するステップＳ４１を行うと
良い。図８におけるステップＳ４１の昇温工程では、反
応容器２内にＨ2を導入しながら、該反応容器２内を、
加熱装置５により次工程の水素熱処理工程を行う温度条
件（８００℃以上１０００℃以下；好ましくは、例えば
９５０℃程度）となるまで昇温する。この変形例３で
は、ステップＳ２１の代わりにステップＳ４１を行う他
は、上記の変形例２（図７）の場合における各工程と同
様であるので、その説明を省略する。
変形例１では、塩化水素処理工程を行った後に水素熱処
理工程を行う例について説明したが、塩化水素処理工程
を水素熱処理工程後にのみ行うようにしても良い。即
ち、例えば図８に示すように、図７におけるステップＳ
２１の代わりに以下に説明するステップＳ４１を行うと
良い。図８におけるステップＳ４１の昇温工程では、反
応容器２内にＨ2を導入しながら、該反応容器２内を、
加熱装置５により次工程の水素熱処理工程を行う温度条
件（８００℃以上１０００℃以下；好ましくは、例えば
９５０℃程度）となるまで昇温する。この変形例３で
は、ステップＳ２１の代わりにステップＳ４１を行う他
は、上記の変形例２（図７）の場合における各工程と同
様であるので、その説明を省略する。
【００２８】なお、この変形例３、並びに、変形例２で
は、水素熱処理工程後に、塩化水素処理工程を行う際
に、反応容器２内を一定温度（例えば、７００℃程度）
に保持する例について説明したが、これに限らず、例え
ば、反応容器２内を水素熱処理工程の温度（例えば９５
０℃程度）から気相成長工程の温度（例えば６６０℃程
度）に降温する過程で、塩化水素処理工程を行うように
しても良い。この場合、シリコンエピタキシャルウェー
ハの製造における時間効率が一層高まる。
は、水素熱処理工程後に、塩化水素処理工程を行う際
に、反応容器２内を一定温度（例えば、７００℃程度）
に保持する例について説明したが、これに限らず、例え
ば、反応容器２内を水素熱処理工程の温度（例えば９５
０℃程度）から気相成長工程の温度（例えば６６０℃程
度）に降温する過程で、塩化水素処理工程を行うように
しても良い。この場合、シリコンエピタキシャルウェー
ハの製造における時間効率が一層高まる。
【００２９】また、上記においては、縦型減圧ＣＶＤ装
置１を用いる例について説明したが、これに限らず、
（例えば枚葉式の）減圧ＣＶＤ装置を用いてシリコンエ
ピタキシャルウェーハを製造する場合に本発明を適用し
ても良い。
置１を用いる例について説明したが、これに限らず、
（例えば枚葉式の）減圧ＣＶＤ装置を用いてシリコンエ
ピタキシャルウェーハを製造する場合に本発明を適用し
ても良い。
【００３０】
【発明の効果】本発明のシリコンエピタキシャルウェー
ハの製造方法によれば、塩化水素処理工程を行うことに
より反応容器内の炭素化合物をガス化・排気して該反応
容器内の環境を整えるとともに、水素熱処理工程を行う
ことによりシリコン単結晶基板の表面を気相成長に適し
た状態にした上で、適切な温度条件で気相成長を行うこ
とにより、面荒れが少なく表面状態の良いシリコンエピ
タキシャルウェーハを製造することができる。
ハの製造方法によれば、塩化水素処理工程を行うことに
より反応容器内の炭素化合物をガス化・排気して該反応
容器内の環境を整えるとともに、水素熱処理工程を行う
ことによりシリコン単結晶基板の表面を気相成長に適し
た状態にした上で、適切な温度条件で気相成長を行うこ
とにより、面荒れが少なく表面状態の良いシリコンエピ
タキシャルウェーハを製造することができる。
【図面の簡単な説明】
【図１】ホットウォール方式の縦型減圧ＣＶＤ装置を示
す模式的な正面断面図である。
す模式的な正面断面図である。
【図２】シリコンエピタキシャルウェーハの製造方法の
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
【図３】シリコンエピタキシャルウェーハ主表面のヘイ
ズレベルを示す図であり、このうち（ａ）は塩化水素処
理工程を７００℃で行った場合、（ｂ）は塩化水素処理
工程を４００℃で行った場合、（ｃ）は塩化水素処理工
程を行わなかった場合を示す。
ズレベルを示す図であり、このうち（ａ）は塩化水素処
理工程を７００℃で行った場合、（ｂ）は塩化水素処理
工程を４００℃で行った場合、（ｃ）は塩化水素処理工
程を行わなかった場合を示す。
【図４】シリコンエピタキシャルウェーハ主表面の周辺
部における炭素濃度を示す図である。
部における炭素濃度を示す図である。
【図５】シリコンエピタキシャルウェーハ主表面におけ
るヘイズレベルを示す図であり、このうち（ａ）は気相
成長温度が６６０℃の場合、（ｂ）は７００℃の場合を
示す。
るヘイズレベルを示す図であり、このうち（ａ）は気相
成長温度が６６０℃の場合、（ｂ）は７００℃の場合を
示す。
【図６】シリコンエピタキシャルウェーハの製造方法の
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
【図７】シリコンエピタキシャルウェーハの製造方法の
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
【図８】シリコンエピタキシャルウェーハの製造方法の
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
一例における各工程を説明するための図であり、時間経
過に応じて実施する工程と、各工程における反応容器内
の温度および反応容器内に導入するガスとの対応を示
す。
２ 反応容器
Ｗ シリコン単結晶基板
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 田村 明威
東京都港区赤坂５丁目３番６号 ＴＢＳ放
送センター 東京エレクトロン株式会社内
Ｆターム(参考） 5F045 AA06 AB02 AC01 AD09 AD10
AD11 AD12 AD13 AD14 AF03
BB02 BB14 DP19 EG03 HA02
HA06 HA22
Claims (6)
- 【請求項１】 減圧環境に設定した反応容器内における
シリコン単結晶基板の主表面上に原料ガスを供給するこ
とによりシリコンエピタキシャル層を気相成長させて、
シリコンエピタキシャルウェーハを製造するシリコンエ
ピタキシャルウェーハの製造方法において、 前記反応容器内に、５００℃以上８００℃未満の温度条
件下で塩化水素ガスを導入する塩化水素処理工程と、 前記反応容器内のシリコン単結晶基板を、水素雰囲気中
８００℃以上１０００℃以下の温度条件下で熱処理する
水素熱処理工程と、 前記反応容器内のシリコン単結晶基板の主表面上に、５
５０℃以上７５０℃未満の温度条件下でモノシランガス
を供給することによりシリコンエピタキシャル層を気相
成長させる気相成長工程と、を行うことを特徴とするシ
リコンエピタキシャルウェーハの製造方法。 - 【請求項２】 前記気相成長工程を、５５０℃以上７０
０℃未満の温度条件下で行うことを特徴とする請求項１
に記載のシリコンエピタキシャルウェーハの製造方法。 - 【請求項３】 前記塩化水素処理工程と、水素熱処理工
程と、気相成長工程と、をこの順に行うことを特徴とす
る請求項１または２に記載のシリコンエピタキシャルウ
ェーハの製造方法。 - 【請求項４】 前記シリコン単結晶基板を前記反応容器
内に投入後、昇温する過程で、前記塩化水素処理工程を
開始することを特徴とする請求項３に記載のシリコンエ
ピタキシャルウェーハの製造方法。 - 【請求項５】 前記水素熱処理工程と、塩化水素処理工
程と、気相成長工程と、をこの順に行うことを特徴とす
る請求項１または２に記載のシリコンエピタキシャルウ
ェーハの製造方法。 - 【請求項６】 複数枚のシリコン単結晶基板を反応容器
内に互いに上下に間隔を設けて略水平状態に配置し、こ
れらシリコン単結晶基板を反応容器の周囲に配設された
加熱装置により加熱して前記気相成長を行うことを特徴
とする請求項１〜５の何れかに記載のシリコンエピタキ
シャルウェーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114804A JP4215447B2 (ja) | 2002-04-17 | 2002-04-17 | シリコンエピタキシャルウェーハの製造方法 |
| DE60322042T DE60322042D1 (de) | 2002-04-17 | 2003-04-09 | Verfahren zur ausbildung einer silizium-epitaxialschicht |
| PCT/JP2003/004501 WO2003088332A1 (fr) | 2002-04-17 | 2003-04-09 | Procede de formation d'une couche epitaxiale de silicium |
| AT03717542T ATE400891T1 (de) | 2002-04-17 | 2003-04-09 | Verfahren zur ausbildung einer silizium- epitaxialschicht |
| US10/480,789 US7008881B2 (en) | 2002-04-17 | 2003-04-09 | Method for forming silicon epitaxial layer |
| EP03717542A EP1498938B1 (en) | 2002-04-17 | 2003-04-09 | Method of forming silicon epitaxial layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114804A JP4215447B2 (ja) | 2002-04-17 | 2002-04-17 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309070A true JP2003309070A (ja) | 2003-10-31 |
| JP4215447B2 JP4215447B2 (ja) | 2009-01-28 |
Family
ID=29243398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114804A Expired - Fee Related JP4215447B2 (ja) | 2002-04-17 | 2002-04-17 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7008881B2 (ja) |
| EP (1) | EP1498938B1 (ja) |
| JP (1) | JP4215447B2 (ja) |
| AT (1) | ATE400891T1 (ja) |
| DE (1) | DE60322042D1 (ja) |
| WO (1) | WO2003088332A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135333A (ja) * | 2007-11-30 | 2009-06-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2016032035A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016076518A (ja) * | 2014-10-02 | 2016-05-12 | 株式会社Sumco | 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI264758B (en) * | 2004-03-11 | 2006-10-21 | Hitachi Int Electric Inc | A substrate processing apparatus and a semiconductor device manufacturing method use the same |
| WO2007013464A1 (ja) * | 2005-07-29 | 2007-02-01 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
| US20080072820A1 (en) * | 2006-06-30 | 2008-03-27 | Applied Materials, Inc. | Modular cvd epi 300mm reactor |
| US7871937B2 (en) * | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| WO2012102755A1 (en) * | 2011-01-28 | 2012-08-02 | Applied Materials, Inc. | Carbon addition for low resistivity in situ doped silicon epitaxy |
| US10043666B2 (en) * | 2016-02-26 | 2018-08-07 | Applied Materials, Inc. | Method for inter-chamber process |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236462A (ja) * | 1995-03-01 | 1996-09-13 | Shin Etsu Handotai Co Ltd | 気相成長方法 |
| JPH1140540A (ja) * | 1997-07-18 | 1999-02-12 | Shin Etsu Handotai Co Ltd | 珪素単結晶基板表面の平滑化方法 |
| JP2002008994A (ja) * | 2000-06-22 | 2002-01-11 | Ulvac Japan Ltd | 薄膜製造方法 |
| JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US22351A (en) * | 1858-12-21 | Improvement in preserve-cans | ||
| US6008126A (en) | 1992-04-08 | 1999-12-28 | Elm Technology Corporation | Membrane dielectric isolation IC fabrication |
| JP3298467B2 (ja) * | 1997-07-18 | 2002-07-02 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP4726272B2 (ja) * | 1998-06-16 | 2011-07-20 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルウェハの製造方法 |
| US6346732B1 (en) * | 1999-05-14 | 2002-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device with oxide mediated epitaxial layer |
| DE19960823B4 (de) | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
-
2002
- 2002-04-17 JP JP2002114804A patent/JP4215447B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-09 WO PCT/JP2003/004501 patent/WO2003088332A1/ja active IP Right Grant
- 2003-04-09 AT AT03717542T patent/ATE400891T1/de not_active IP Right Cessation
- 2003-04-09 US US10/480,789 patent/US7008881B2/en not_active Expired - Fee Related
- 2003-04-09 EP EP03717542A patent/EP1498938B1/en not_active Expired - Lifetime
- 2003-04-09 DE DE60322042T patent/DE60322042D1/de not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236462A (ja) * | 1995-03-01 | 1996-09-13 | Shin Etsu Handotai Co Ltd | 気相成長方法 |
| JPH1140540A (ja) * | 1997-07-18 | 1999-02-12 | Shin Etsu Handotai Co Ltd | 珪素単結晶基板表面の平滑化方法 |
| JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
| JP2002008994A (ja) * | 2000-06-22 | 2002-01-11 | Ulvac Japan Ltd | 薄膜製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135333A (ja) * | 2007-11-30 | 2009-06-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2016032035A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016076518A (ja) * | 2014-10-02 | 2016-05-12 | 株式会社Sumco | 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法 |
| US10379094B2 (en) | 2014-10-02 | 2019-08-13 | Sumco Corporation | Contamination control method of vapor deposition apparatus and method of producing epitaxial silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003088332A1 (fr) | 2003-10-23 |
| US7008881B2 (en) | 2006-03-07 |
| EP1498938A1 (en) | 2005-01-19 |
| ATE400891T1 (de) | 2008-07-15 |
| US20040175959A1 (en) | 2004-09-09 |
| DE60322042D1 (de) | 2008-08-21 |
| EP1498938B1 (en) | 2008-07-09 |
| EP1498938A4 (en) | 2007-10-03 |
| JP4215447B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5324110B2 (ja) | 積層体およびその製造方法 | |
| JP2008153545A (ja) | 歪Ｓｉ基板の製造方法 | |
| JPH0856015A (ja) | 半導体薄膜の形成方法 | |
| JP3885692B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2003309070A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4894390B2 (ja) | 半導体基板の製造方法 | |
| JP3312553B2 (ja) | シリコン単結晶およびシリコン単結晶薄膜の製造方法 | |
| JP6770720B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH1140506A (ja) | エピタキシャルウェーハの製造方法 | |
| JP5350623B2 (ja) | シリコンウエハの熱処理方法 | |
| JP2005343704A (ja) | ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法 | |
| JP2012094615A (ja) | シリコン酸化膜の成膜方法、及びシリコンエピタキシャルウエーハの製造方法 | |
| JP2003318114A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JP2002231634A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JP2011044505A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| TW201338199A (zh) | 氮化物半導體的製造方法 | |
| JP2000277432A (ja) | 選択成長方法 | |
| KR101078101B1 (ko) | 규소 에피택셜층의 형성 방법 | |
| JP2002164286A (ja) | シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法 | |
| JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
| JP4600086B2 (ja) | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ | |
| JP2004335528A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JPH04258115A (ja) | 半導体基板の製造方法 | |
| JPS62147722A (ja) | エピタキシヤル成長方法 | |
| JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4215447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |