JP2009135333A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2009135333A
JP2009135333A JP2007311412A JP2007311412A JP2009135333A JP 2009135333 A JP2009135333 A JP 2009135333A JP 2007311412 A JP2007311412 A JP 2007311412A JP 2007311412 A JP2007311412 A JP 2007311412A JP 2009135333 A JP2009135333 A JP 2009135333A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor substrate
mesa portion
doped inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007311412A
Other languages
English (en)
Inventor
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007311412A priority Critical patent/JP2009135333A/ja
Priority to US12/292,538 priority patent/US7772023B2/en
Publication of JP2009135333A publication Critical patent/JP2009135333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Abstract

【課題】電流リークパスの形成の抑制及び埋込層への不純物の拡散の抑制を両立させることにより、半導体発光素子の信頼性の向上が図られる半導体発光素子の製造方法を提供する。
【解決手段】半導体レーザ素子１の製造方法では、ＳｉＨ４を熱分解して得られるＳｉ原子４１を予め吸着させることにより、埋込層１３の初期成長において、半導体基板１１の一面及び半導体メサ部１２の側面に、高不純物濃度のＳｉドープＩｎＰによる拡散防止層３１を形成する。この結果、埋込層１３の成長の際、上部クラッド層２３から拡散するＺｎが拡散防止層３１によってトラップされ、ＺｎとＦｅとの相互拡散が抑制される。一方、拡散防止層３１は、結晶成長を用いて形成する場合とは異なり、数モノレイヤの薄さで一様に形成されるので、拡散防止層３１自体が電流リークパスとなることも抑制される。
【選択図】図１

Description

本発明は、半導体発光素子の製造方法に関する。
従来、半導体メサ部の両側に埋込層を設けた、いわゆる埋込型の半導体発光素子がある。このような半導体発光素子は、半導体基板の一面側に、ｎ型クラッド層、活性層、ｐ型クラッド層、及びｐ型コンタクト層を順に積層してなる半導体メサ部を有している。そして、例えば半絶縁性のＦｅドープＩｎＰ層を埋込層として半導体メサ部の両側に形成している。
ところで、半導体メサ部のｐ型クラッド層として、例えばＺｎが不純物としてドープされる場合、ｐ型クラッド層と埋込層との界面においてＺｎとＦｅとの相互拡散が生じ、界面近傍のｐ型キャリア濃度が低下したり、埋込層の絶縁性が低下したりするおそれがある。このことは、半導体発光素子の信頼性を悪化させる要因となり得る。
そこで、例えば特許文献１に記載の半導体発光素子では、活性層を含むメサストライプと、ＦｅドープＩｎＰ層との間に、拡散防止層としてｎ型ＩｎＰ層を設けている。また、例えば特許文献２に記載の半導体発光素子では、拡散防止層としてＲｕドープＩｎＰ層が用いられている。
特開平９−２１４０４５号公報 特開２００３−６０３１０号公報
上述した従来の半導体発光素子では、いずれも有機金属気相成長（ＯＭＶＰＥ）法を用いて拡散防止層を成長させている。このような結晶成長法を用いる場合、ＩｎＰ中への不純物ドープの高濃度化には限界があったため、拡散防止機能を十分に発揮させるために拡散防止層の厚みがある程度必要となっていた。しかしながら、拡散防止層が厚くなると、この層自体が電流リークパスを形成してしまうという問題が生じていた。
また、ＯＭＶＰＥ法でのＩｎＰの成長速度は、結晶面指数に依存するため、半導体基板の一面と半導体メサ部の側面とに面する埋込層の表面全体で拡散防止層の厚さが一様となるように制御することは困難であった。以上のことから、従来の半導体発光素子では、電流リークパスの形成を抑制することと、埋込層への不純物の拡散を抑制することの両立が困難であった。
本発明は、上記課題の解決のためになされたものであり、電流リークパスの形成の抑制及び埋込層への不純物の拡散の抑制を両立させることにより、半導体発光素子の信頼性の向上が図られる半導体発光素子の製造方法を提供することを目的とする。
上記課題の解決のため、本発明に係る半導体発光素子の製造方法は、半導体基板の一面側において、第１導電型クラッド層、活性層、及びＺｎドープの第２導電型クラッド層を含む化合物半導体層を成長させる工程と、所定のマスクを用いて化合物半導体層をエッチングし、半導体基板上に半導体メサ部を形成する工程と、ホスフィン雰囲気下でシラン系原料を含むガスを供給し、半導体基板の一面及び半導体メサ部の側面に、シラン系ガスを熱分解して得られるＳｉ原子を吸着させる工程と、ホスフィン雰囲気下でインジウム系原料を含むガスを供給し、Ｓｉ原子を内部に取り込ませることにより、半導体基板の一面及び半導体メサ部の側面に、ＳｉドープＩｎＰ層を形成する工程と、インジウム系原料を含むガスを引き続き供給し、半導体基板の一面に半導体メサ部を埋め込むＦｅドープＩｎＰ層を成長させる工程とを備えたことを特徴としている。
この半導体発光素子の製造方法では、ホスフィン雰囲気下でシラン系原料を含むガスを供給し、半導体基板の一面及び半導体メサ部の側面に、シラン系ガスを熱分解して得られるＳｉ原子を予め吸着させている。このため、インジウム系原料を含むガスを供給すると、Ｓｉ原子を内部に取り込みながらＩｎＰ層が成長し、半導体基板の一面及び半導体メサ部の側面に、例えば１×１０１９ｃｍ−３以上の不純物濃度を有するＳｉドープＩｎＰ層が形成される。この結果、ＳｉドープＩｎＰ層と第２導電型クラッド層との界面近傍においてＺｎがＳｉドープＩｎＰ層に拡散し、ＦｅドープＩｎＰ層に侵入する前にＳｉ−Ｚｎ対が形成される。したがって、第２導電型クラッド層とＦｅドープＩｎＰ層との間でのＺｎとＦｅとの相互拡散が抑制される。一方、ＳｉドープＩｎＰ層は、結晶成長を用いる場合とは異なり、半導体基板の一面及び半導体メサ部の側面において、数モノレイヤの薄さで一様に形成することが可能となっている。したがって、ＳｉドープＩｎＰ層自体が電流リークパスとなることも抑制される。
また、シラン系ガスの熱分解を６００℃〜７００℃の温度で行うことが好ましい。温度が低すぎると、シラン系ガスが半導体層の表面で分解しにくくなり、Ｓｉ原子の吸着が不十分となる。また、温度が高すぎると、一旦半導体層の表面に付着したＳｉ原子が昇華してしまう場合がある。したがって、上記温度範囲でシラン系ガスの熱分解を行うことにより、半導体基板の一面及び半導体メサ部の側面にＳｉ原子を好適に吸着させることができる。
また、ＳｉドープＩｎＰ層の表面にノンドープＩｎＰ層を所定の厚さで成長させた後、Ｆｅ系原料を含むガスを供給してＦｅドープＩｎＰ層を成長させることが好ましい。ＳｉドープＩｎＰ層と第２導電型クラッド層との界面近傍においてＳｉ−Ｚｎ対が十分に形成されてからＩｎＰ層へのＦｅドープを行うことで、ＺｎとＦｅとの相互拡散を一層確実に抑制できる。
電流リークパスの形成の抑制及び埋込層への不純物の拡散の抑制を両立させることにより、半導体発光素子の信頼性の向上が図られる半導体発光素子の製造方法を提供する。
以下、図面を参照しながら、本発明に係る半導体発光素子の製造方法の好適な実施形態について詳細に説明する。
図１は、本発明の一実施形態に係る半導体発光素子の製造方法を用いて製造された半導体レーザ素子の構成を示す断面図である。同図に示すように、半導体レーザ素子１は、半導体基板１１と、半導体メサ部１２と、埋込層１３と、表面電極１４と、裏面電極１５とを備えている。
半導体基板１１は、例えばＳｉがドープされたｎ型ＩｎＰ基板である。半導体基板１１の不純物濃度は、例えば１×１０１８ｃｍ−３となっている。また、半導体基板１１の厚さは、例えば１００μｍとなっている。
半導体メサ部１２は、半導体基板１１の一面側においてストライプ状に隆起している。半導体メサ部１２は、半導体基板１１側から順に、下部クラッド層２１と、活性層２２と、上部クラッド層２３と、コンタクト層２４とが積層されて構成されている。
下部クラッド層２１は、例えばＳｉがドープされたｎ型ＩｎＰ層である。下部クラッド層２１の不純物濃度は、例えば１×１０１８ｃｍ−３となっている。また、下部クラッド層２１の厚さは、例えば６００ｎｍとなっている。
活性層２２は、例えばバンドギャップ波長が１．５５μｍのＩｎＧａＡｓＰ層である。活性層２２は、多重量子井戸−分離閉じ込めヘテロ（ＭＱＷ−ＳＣＨ）構造を有している。すなわち、活性層２２は、交互に積層された複数のウェルと複数のバリアからなる多重量子井戸構造を有し、多重量子井戸の上下には、ＳＣＨ層（不図示）が設けられている。ＳＣＨ層の屈折率は、多重量子井戸中のウェル及びバリアの屈折率よりも低く、活性層２２で発生した光を効率良く閉じ込めることができる。
上部クラッド層２３は、例えばＺｎがドープされたｐ型ＩｎＰ層である。上部クラッド層２３の不純物濃度は、例えば１×１０１８ｃｍ−３となっている。また、上部クラッド層２３の厚さは、例えば１６００ｎｍとなっている。上部クラッド層２３と下部クラッド層２１との協働により、活性層２２で発生した光の閉じ込め効果が一層担保されている。
コンタクト層２４は、例えばＺｎがドープされたｐ＋型ＩｎＧａＡｓ層である。コンタクト層２４の不純物濃度は、例えば１．５×１０１９ｃｍ−３となっている。また、コンタクト層２４の厚さは、例えば３００ｎｍとなっている。
埋込層１３は、例えばＦｅがドープされた半絶縁性のＩｎＰ層である。埋込層１３の不純物濃度は、例えば１．０×１０１７ｃｍ−３となっている。埋込層１３は、半導体メサ部１２の両側部を覆うように半導体基板１１の一面にそれぞれ形成されている。これにより、半導体メサ部１２の埋め込みが実現されている。埋込層１３の上面は、半導体メサ部１２の上面と略面一になっており、半導体レーザ素子１の平坦化がなされている。
また、埋込層１３と半導体基板１１との界面、及び埋込層１３と半導体メサ部１２の側部との界面には、拡散防止層３１が形成されている。拡散防止層３１は、例えばＳｉがドープされたＩｎＰ層である。拡散防止層３１の不純物濃度は、例えば４×１０１８ｃｍ−３以上となっている。また、拡散防止層３１の厚さは、例えば数モノレイヤ程度となっている。
拡散防止層３１は、上部クラッド層２３と埋込層１３との界面においてＺｎをトラップすることにより、ＺｎとＦｅとの相互拡散を防止する。これにより、半導体レーザ素子１において、上部クラッド層２３と埋込層１３との界面近傍におけるｐ型キャリア濃度の低下や、埋込層１３の絶縁性の低下が抑制され、信頼性の向上が図られている。
埋込層１３の表面には、例えばＳｉＯ２からなる絶縁層３２が設けられている。絶縁層３２は、例えば厚さ０．４μｍ程度に形成されている。絶縁層３２の中央部分には、半導体メサ部１２の上面を露出させるストライプ状の開口部３２ａが形成されている。絶縁層３２は、半導体レーザ素子１の駆動の際に半導体メサ部１２の活性層２２に注入される電流が流れる領域を規制する。
表面電極１４は、導電型がｐ型であり、絶縁層３２の開口部３２ａを塞ぐようにして絶縁層３２上にストライプ状に設けられている。裏面電極１５は、導電型がｎ型であり、半導体基板１１の他面側に設けられている。
続いて、上述した構成を有する半導体レーザ素子１の製造方法について説明する。
まず、Ｓｉドープのｎ型ＩｎＰからなる半導体基板１１を用意する。次に、例えばＭＯＣＶＤ法により、図２に示すように、半導体基板１１の一面側に、Ｓｉドープのｎ型ＩｎＰからなる下部クラッド層２１、ＩｎＧａＡｓＰからなる活性層２２、Ｚｎドープのｐ＋型ＩｎＰからなる上部クラッド層２３、及びＺｎドープのｐ＋型ＩｎＧａＡｓからなるコンタクト層２４を順次積層する。
次に、コンタクト層２４の表面に、例えばＳｉＮからなる絶縁層３３を積層する。また、フォトリソグラフィーにより、絶縁層３３を幅１．８μｍ程度のストライプ状に形成する。そして、ストライプ状の絶縁層３３をマスクとして、例えばＳｉＣｌ４などのガスを用いたドライエッチングを行うことにより、図３に示すように、半導体基板１１の一面側にストライプ状の半導体メサ部１２を形成する。半導体メサ部１２を形成した後、所定のウエットエッチングにより、ドライエッチング時に形成された変性層を除去する。
次に、半導体基板１１をＯＭＶＰＥ炉に導入する。ＯＭＶＰＥ炉内にＰＨ３（ホスフィン）及びＨ２ガスを供給し、約６５０℃まで昇温する。そして、図４に示すように、半導体基板１１に対してＳｉＨ４（シラン）を約５分間供給する。供給されたＳｉＨ４は熱分解し、半導体基板１１の一面及び前記半導体メサ部１２の側面にＳｉ原子４１が吸着する。ＳｉＨ４の供給中は、吸着点においてＳｉ原子４１の吸着・離脱の平衡状態が維持され、Ｓｉ原子４１は、半導体基板１１の一面及び前記半導体メサ部１２の側面に数モノレイヤの厚さの層を形成する。
ＳｉＨ４の供給を停止した後、図５に示すように、ＯＭＶＰＥ炉内にＴＭＩｎ（トリメチルインジウム）を供給する。炉内の温度は、引き続き約６５０℃を維持する。ＩｎＰは、半導体基板１１に格子整合し、半導体基板１１の一面及び前記半導体メサ部１２の側面に吸着していたＳｉ原子４１を内部に取り込みながらエピタキシャル成長する。これにより、半導体基板１１の一面及び前記半導体メサ部１２の側面には、不純物濃度が１×１０１９ｃｍ−３以上のＳｉドープＩｎＰからなる拡散防止層３１が数モノレイヤの厚さで一様に形成される。
拡散防止層３１の形成後、同条件下で引き続きＴＭＩｎの供給を継続し、拡散防止層３１の表面にノンドープＩｎＰ層４２を成長させる。このノンドープＩｎＰ層４２の成長の際、半導体メサ部１２の上部クラッド層２３から拡散防止層３１中に一部のＺｎが拡散する。しかしながら、Ｚｎは拡散防止層３１にトラップされ、Ｓｉ−Ｚｎ対を形成して拡散が停止する。拡散防止層３１は、最終的にキャリア濃度が低いＳｉ−Ｚｎ−ＩｎＰ層となる。
ノンドープＩｎＰ層４２が約５０ｎｍ程度成長した後、ＯＭＶＰＥ炉内にＦｅ不純物原料であるＣ１０Ｈ１０Ｆｅ（フェロセン）を更に供給する。そして、図６に示すように、半導体メサ部１２の両側部を覆う厚さになるまで、ＦｅドープＩｎＰからなる埋込層１３を半導体基板１１の一面に成長させる。
埋込層１３の成長の際、ＦｅドープＩｎＰ側から成長初期のノンドープＩｎＰ層４２側に向かってＦｅが拡散し、ノンドープＩｎＰ層４２は、ＦｅドープＩｎＰからなる埋込層１３と一体化される。また、埋込層１３の一部のＦｅは、拡散防止層３１中に拡散する。しかしながら、拡散防止層３１では、既にＳｉ−Ｚｎ対が形成されているため、ＺｎとＦｅとの相互拡散は抑制される。
埋込層１３を形成した後、所定のエッチングにより、絶縁層３３を除去する。その後、埋込層１３の表面及び半導体メサ部１２の表面に、例えばＳｉＯ２からなる絶縁層３２を形成する。また、この絶縁層３２の表面に所定のレジスト層を形成する。そして、レジスト層をマスクとしたフォトリソグラフィーにより、図７に示すように、絶縁層３２に幅１０μｍ程度のストライプ状の開口部３２ａを形成し、半導体メサ部１２の表面を絶縁層３２から露出させる。
その後、開口部３２ａを覆うようにストライプ状の表面電極１４を形成すると共に、半導体基板１１の他面側に裏面電極１５を形成すると、図１に示した半導体レーザ素子１が完成する。
以上説明したように、この半導体レーザ素子１の製造方法では、ＰＨ３雰囲気下でＳｉＨ４をＯＭＶＰＥ炉内に供給し、半導体基板１１の一面及び半導体メサ部１２の側面に、ＳｉＨ４を熱分解して得られるＳｉ原子４１を予め吸着させている。このため、埋込層１３の初期成長において、Ｓｉ原子４１を内部に取り込みながらＩｎＰ層が成長し、半導体基板１１の一面及び半導体メサ部１２の側面に、１×１０１９ｃｍ−３以上の高不純物濃度のＳｉドープＩｎＰによる拡散防止層３１が形成される。
この結果、埋込層１３を成長させる際、上部クラッド層２３から拡散するＺｎが拡散防止層３１によってトラップされ、上部クラッド層２３と埋込層１３との間でのＺｎとＦｅとの相互拡散が抑制される。したがって、半導体レーザ素子１では、上部クラッド層２３と埋込層１３との界面近傍におけるｐ型キャリア濃度の低下や埋込層１３の絶縁性低下を防止でき、優れた信頼性が得られる。
一方、拡散防止層３１は、結晶成長を用いて形成する場合とは異なり、半導体基板１１の一面及び半導体メサ部１２の側面において、数モノレイヤの薄さで一様に形成される。したがって、拡散防止層３１では、最終的にキャリア濃度が小さいＳｉ−Ｚｎ−ＩｎＰ層が形成されるが、拡散防止層３１自体が電流リークパスとなることも抑制される。
また、本実施形態では、ＳｉＨ４の熱分解を６５０℃の温度で行っている。温度が低すぎると、ＳｉＨ４が半導体層の表面で分解しにくくなり、Ｓｉ原子４１の吸着が不十分となる。また、温度が高すぎると、一旦半導体層の表面に付着したＳｉ原子４１が昇華してしまう場合がある。したがって、上記温度範囲でＳｉＨ４の熱分解を行うことにより、半導体基板１１の一面及び半導体メサ部１２の側面にＳｉ原子を好適に吸着させることができる。
また、Ｃ１０Ｈ１０Ｆｅの供給による埋込層１３へのＦｅドープは、拡散防止層３１の表面にノンドープＩｎＰ層４２が約５０ｎｍの厚さで成長した後に行われる。拡散防止層３１と上部クラッド層２３との界面近傍においてＳｉ−Ｚｎ対が十分に形成されてから埋込層１３へのＦｅドープを行うことで、ＺｎとＦｅとの相互拡散を一層確実に抑制できる。
また、本実施形態では、ＲｕドープＩｎＰからなる拡散防止層を用いる場合とは異なり、Ｒｕの原料となるビスメチルペンタディエニルルテニウム等の供給ラインを別途に設ける必要もない。したがって、製造装置の構成を複雑化させることもない。
本発明の一実施形態に係る半導体発光素子の製造方法を用いて製造された半導体レーザ素子の構成を示す断面図である。 図１に示した半導体レーザ素子の製造工程を示す図である。 図２の後続の工程を示す図である。 図３の後続の工程を示す図である。 図４の後続の工程を示す図である。 図５の後続の工程を示す図である。 図６の後続の工程を示す図である。
符号の説明
１…半導体レーザ素子（半導体発光素子）、１１…半導体基板、１２…半導体メサ部、１３…埋込層（ＦｅドープＩｎＰ層）、２１…下部クラッド層（第１導電型クラッド層）、２２…活性層、２３…上部クラッド層（第２導電型クラッド層）、３１…拡散防止層（ＳｉドープＩｎＰ層）、３３…絶縁層、４１…Ｓｉ原子、４２…ノンドープＩｎＰ層。

Claims (3)

  1. 半導体基板の一面側において、第１導電型クラッド層、活性層、及びＺｎドープの第２導電型クラッド層を含む化合物半導体層を成長させる工程と、
    所定のマスクを用いて前記化合物半導体層をエッチングし、前記半導体基板上に半導体メサ部を形成する工程と、
    ホスフィン雰囲気下でシラン系原料を含むガスを供給し、前記半導体基板の一面及び前記半導体メサ部の側面に、前記シラン系ガスを熱分解して得られるＳｉ原子を吸着させる工程と、
    前記ホスフィン雰囲気下でインジウム系原料を含むガスを供給し、前記Ｓｉ原子を内部に取り込ませることにより、前記半導体基板の一面及び前記半導体メサ部の側面に、ＳｉドープＩｎＰ層を形成する工程と、
    前記インジウム系原料を含むガスを引き続き供給し、前記半導体基板の一面に前記半導体メサ部を埋め込むＦｅドープＩｎＰ層を成長させる工程とを備えたことを特徴とする半導体発光素子の製造方法。
  2. 前記シラン系ガスの熱分解を６００℃〜７００℃の温度で行うことを特徴とする請求項１記載の半導体発光素子の製造方法。
  3. 前記ＳｉドープＩｎＰ層の表面にノンドープＩｎＰ層を所定の厚さで成長させた後、Ｆｅ系原料を含むガスを供給して前記ＦｅドープＩｎＰ層を成長させることを特徴とする請求項１又は２記載の半導体発光素子の製造方法。
JP2007311412A 2007-11-30 2007-11-30 半導体発光素子の製造方法 Pending JP2009135333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007311412A JP2009135333A (ja) 2007-11-30 2007-11-30 半導体発光素子の製造方法
US12/292,538 US7772023B2 (en) 2007-11-30 2008-11-20 Method of producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311412A JP2009135333A (ja) 2007-11-30 2007-11-30 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2009135333A true JP2009135333A (ja) 2009-06-18

Family

ID=40676146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311412A Pending JP2009135333A (ja) 2007-11-30 2007-11-30 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US7772023B2 (ja)
JP (1) JP2009135333A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249767A (ja) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
CN107394018B (zh) * 2017-08-10 2019-01-04 湘能华磊光电股份有限公司 一种led外延生长方法
CN111785614B (zh) * 2020-06-18 2022-04-12 上海空间电源研究所 一种降低电压损耗的键合结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182907A (ja) * 1991-12-28 1993-07-23 Sony Corp 化合物半導体の成長方法
JPH05283813A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 半導体装置の製造方法
JPH05291686A (ja) * 1992-04-14 1993-11-05 Matsushita Electric Ind Co Ltd 半導体レーザ
JPH09214045A (ja) * 1996-01-30 1997-08-15 Fujitsu Ltd 半導体レーザ及びその製造方法
JPH10294526A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JPH11121874A (ja) * 1997-10-21 1999-04-30 Sony Corp 半導体発光素子およびその製造方法
JP2003309070A (ja) * 2002-04-17 2003-10-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2005209909A (ja) * 2004-01-23 2005-08-04 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3386302B2 (ja) * 1995-12-20 2003-03-17 三菱電機株式会社 化合物半導体へのｎ型ドーピング方法およびこれを用いた化学ビーム堆積方法並びにこれらの結晶成長方法によって形成された化合物半導体結晶およびこの化合物半導体結晶によって構成された電子デバイスおよび光デバイス
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
JP3654435B2 (ja) 2001-08-21 2005-06-02 日本電信電話株式会社 半導体光素子及びその製造方法
EP1359614A1 (en) * 2002-05-02 2003-11-05 Agilent Technologies, Inc. - a Delaware corporation - Semiconductor substrates and structures with an oxide layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182907A (ja) * 1991-12-28 1993-07-23 Sony Corp 化合物半導体の成長方法
JPH05283813A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 半導体装置の製造方法
JPH05291686A (ja) * 1992-04-14 1993-11-05 Matsushita Electric Ind Co Ltd 半導体レーザ
JPH09214045A (ja) * 1996-01-30 1997-08-15 Fujitsu Ltd 半導体レーザ及びその製造方法
JPH10294526A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JPH11121874A (ja) * 1997-10-21 1999-04-30 Sony Corp 半導体発光素子およびその製造方法
JP2003309070A (ja) * 2002-04-17 2003-10-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2005209909A (ja) * 2004-01-23 2005-08-04 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249767A (ja) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法

Also Published As

Publication number Publication date
US20090142869A1 (en) 2009-06-04
US7772023B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP5038746B2 (ja) 光半導体素子の製造方法
JP2008053649A (ja) 埋め込み型半導体レーザ
US8233515B2 (en) Optical waveguide integrated semiconductor optical device
JP2016031970A (ja) 光半導体装置
JP2007035789A (ja) 半導体光素子及びその製造方法
JP2006286809A (ja) 光半導体デバイス及びその製造方法
US7474683B2 (en) Distributed feedback semiconductor laser
JP2009135333A (ja) 半導体発光素子の製造方法
JP2006253212A (ja) 半導体レーザ
US7807489B2 (en) Light-emitting device with a protection layer to prevent the inter-diffusion of zinc (Zn) atoms
JP2008244264A (ja) 半導体光デバイス及びその製造方法
JP2010212664A (ja) 半導体レーザとその製造方法
JP5379823B2 (ja) 半導体光デバイスの製造方法
JP2000031596A (ja) 半導体レーザ及び半導体レーザの製造方法
JP2008172210A (ja) 埋込型半導体レーザおよびその製造方法
JP5573310B2 (ja) 光半導体装置及びその製造方法
JP5217598B2 (ja) 半導体発光素子の製造方法
JP2009059919A (ja) 光半導体デバイス及びその作製方法
JP3267582B2 (ja) 半導体レーザの製造方法
TWI819895B (zh) 半導體雷射及半導體雷射製造方法
JP2010287804A (ja) 半導体光素子
JP2010093156A (ja) 半導体光素子
JP2006086199A (ja) 半導体光デバイス及び半導体光デバイスの製造方法
JP2009141032A (ja) 半導体装置の製造方法及び半導体装置
JPWO2005031829A1 (ja) 半導体素子および半導体集積素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710