JP2005209909A - 半導体光素子及びその製造方法 - Google Patents
半導体光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005209909A JP2005209909A JP2004015282A JP2004015282A JP2005209909A JP 2005209909 A JP2005209909 A JP 2005209909A JP 2004015282 A JP2004015282 A JP 2004015282A JP 2004015282 A JP2004015282 A JP 2004015282A JP 2005209909 A JP2005209909 A JP 2005209909A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor
- crystal
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】Ｚn等がドーパントであるｐ型基板上にＲuをドーパントとした高抵抗埋め込み層を成長する場合は、格子間Ｚnが拡散し、埋め込み層の電流ブロック機能が劣化し、その素子特性の再現性と基板面内の歩留まりが低下する問題を解決するにある。
【解決手段】ｐ型半導体基板１上に、少なくともｐ型のクラッド層２、活性層４及びｎ型クラッド層６からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウム（Ｒu）を添加した半絶縁性半導体結晶９で埋め込まれた半導体光素子において、前記ｐ型半導体基板１及びその上の前記積層体２，４，６と前記半絶縁性半導体結晶９の間に、ｐ型ドーパントの拡散緩和層８が挿入されていることを特徴とする。
【選択図】 図１
【解決手段】ｐ型半導体基板１上に、少なくともｐ型のクラッド層２、活性層４及びｎ型クラッド層６からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウム（Ｒu）を添加した半絶縁性半導体結晶９で埋め込まれた半導体光素子において、前記ｐ型半導体基板１及びその上の前記積層体２，４，６と前記半絶縁性半導体結晶９の間に、ｐ型ドーパントの拡散緩和層８が挿入されていることを特徴とする。
【選択図】 図１
Description
本発明は、半導体光素子及びその製造方法に関する。
半絶縁性半導体結晶を埋め込み層とする高抵抗埋め込み構造を半導体レーザや半導体光変調器などの半導体光素子に用いると、ｐｎ埋め込み構造を用いた場合よりも素子容量が小さく、より高速変調が可能となる。
このため、このような埋め込み構造を持つ半導体光素子は、大容量光伝送システムに不可欠となっている。
このため、このような埋め込み構造を持つ半導体光素子は、大容量光伝送システムに不可欠となっている。
また、半導体光素子を作製するために用いる基板の伝導型は、素子特性に与える影響が大きい。
ｎ型半導体に比べ接触抵抗の小さいｐ型半導体を、大きい接触面積がとれる下部基板電極とすることで、素子抵抗が低減でき、素子特性を向上させることができる。
また高速動作が求められる直接変調半導体レーザでは、ｐ型基板はレーザ駆動用のドライバーとして高速動作に優れたｎｐｎ型トランジスタと回路の整合性がとれる利点がある。
ｎ型半導体に比べ接触抵抗の小さいｐ型半導体を、大きい接触面積がとれる下部基板電極とすることで、素子抵抗が低減でき、素子特性を向上させることができる。
また高速動作が求められる直接変調半導体レーザでは、ｐ型基板はレーザ駆動用のドライバーとして高速動作に優れたｎｐｎ型トランジスタと回路の整合性がとれる利点がある。
従って、ｐ型基板上に半絶縁層を埋め込み層とする半導体光素子を作製する技術が求められていた。
しかしながら、半絶縁性埋め込み層には、従来、鉄（Ｆe）をドーピングした半導体結晶が用いられているが、ドーパントの鉄とｐ型基板のドーパントである亜鉛（Ｚn）とが、埋め込み成長界面で相互拡散する問題があった。
しかしながら、半絶縁性埋め込み層には、従来、鉄（Ｆe）をドーピングした半導体結晶が用いられているが、ドーパントの鉄とｐ型基板のドーパントである亜鉛（Ｚn）とが、埋め込み成長界面で相互拡散する問題があった。
その結果、ＺnがＦeをドープした埋め込み層中に深く拡散し、埋め込み層の半絶縁性を劣化させ、電流ブロック機能を低下させるため、素子特性の劣化の要因となっていた。
最近、ルテニウム（Ｒu）をドーピングした半絶縁性半導体結晶ではＺnとほとんど相互拡散をおこさないことが見いだされ、ｎ型ＩnＰ基板上にＲuをドーパントとした高抵抗埋め込み層を用いた半導体レーザが作製されたという報告がなされた（非特許文献１，２参照）。
最近、ルテニウム（Ｒu）をドーピングした半絶縁性半導体結晶ではＺnとほとんど相互拡散をおこさないことが見いだされ、ｎ型ＩnＰ基板上にＲuをドーパントとした高抵抗埋め込み層を用いた半導体レーザが作製されたという報告がなされた（非特許文献１，２参照）。
また、ｐ型ＩnＰ基板上にＲuをドーパントとした高抵抗ＩnＡlＡs埋め込み層を用いた発光波長１．３μｍ帯ＩnＧaＡsＰバルク活性層の半導体レーザの作製の実施例が示されている（特許文献１参照）。
しかしながら、より高速大容量伝送が求められる光ネットワークシステム環境では、より高速で、低閾値、高効率で動作する直接変調半導体レーザがより低コストで求められており、そのためには、ｐ型ＩnＰ基板上に形成する高抵抗埋め込み層の電流ブロック特性を確実に機能させ、その再現性と基板面内の歩留まりを上げることが不可欠である。
しかしながら、より高速大容量伝送が求められる光ネットワークシステム環境では、より高速で、低閾値、高効率で動作する直接変調半導体レーザがより低コストで求められており、そのためには、ｐ型ＩnＰ基板上に形成する高抵抗埋め込み層の電流ブロック特性を確実に機能させ、その再現性と基板面内の歩留まりを上げることが不可欠である。
ｐ型ドーパントとＦeとの相互作用は、Ｚn以外のｐ型ドーパント（例えば、Ｂe、Ｃd、Ｍg）でも報告されている。
特開２００２−３１４１９６
"A.Dadger et. al，Applied physics Letters 73，No26 pp3878-3880（1998）"
"A.van Geelen et．al，11th International Conference on Indium Phosphide and Rclated materials TuBl−2（1999）"
ｐ型基板上の埋め込み層の半絶縁性を維持し、基板面内で電流ブロック機能を確実なものとし、素子特性を向上させ、歩留まりを上げるためには、ｐ型基板中の、ｐ型ドーパントであるＺnの埋め込み層への拡散を抑制し、埋め込み層の電流ブロック機能に影響を与えないようにるする必要がある。
ｐ型基板上の半絶縁性半導体結晶の埋め込み層をＲuドープ半絶縁性半導体結晶とすることで相互拡散はほとんどなくすことはできる。
ｐ型基板上の半絶縁性半導体結晶の埋め込み層をＲuドープ半絶縁性半導体結晶とすることで相互拡散はほとんどなくすことはできる。
ところが、通常、ｐ型基板中のｐ型ドーパントである亜鉛（Ｚn）濃度は、有機金属気相成長（ＭＯＩＶＰＥ）法で成長されるｐ型クラッド層のＺn濃度（１×１０18ｃｍ-3）の２倍以上と高く、結晶のサイトに入っていないＺn原子（以下、格子間Ｚnと呼ぶ）が基板内に多数存在する。
この格子間Ｚnは、相互拡散現象が発生しなくても、埋め込み層をＭＯＶＰＥ成長する時の成長温度約６００℃以上の温度で結晶サイトに入ているＺnより拡散しやすい。
この格子間Ｚnは、相互拡散現象が発生しなくても、埋め込み層をＭＯＶＰＥ成長する時の成長温度約６００℃以上の温度で結晶サイトに入ているＺnより拡散しやすい。
しかし、ＦeとＺnの相互拡散で見られるような１μｍ以上の拡散長となる深い拡散はあまり起こらない。
それでも、Ｚnがドーパントであるｐ型基板上にＲuをドーパントとした高抵抗埋め込み層を成長する場合は、格子間Ｚnが拡散し、埋め込み層の電流ブロック機能が劣化し、その素子特性の再現性と基板面内の歩留まりが低下する問題があった。
この問題を解決するためには、その格子間Ｚnの埋め込層への拡散を抑制する必要がある。
それでも、Ｚnがドーパントであるｐ型基板上にＲuをドーパントとした高抵抗埋め込み層を成長する場合は、格子間Ｚnが拡散し、埋め込み層の電流ブロック機能が劣化し、その素子特性の再現性と基板面内の歩留まりが低下する問題があった。
この問題を解決するためには、その格子間Ｚnの埋め込層への拡散を抑制する必要がある。
前記課題を解決するため、本発明では、ｐ型半導体基板及びその上のメサストライプ状の積層体とルテニウム（Ｒu）をドーピングした半絶縁性半導体埋込み層の間に、ｐ型ドーパントの拡散緩和層を挿入することを特徴としている。また本発明ではｐ型ドーパントの拡散緩和層としてｐ型低濃度ドープの半導体結晶、或いはノンドープの半導体結晶を用いることを特徴とする。
即ち、本発明の請求項１に係る半導体光素子は、ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウム（Ｒu）を添加した半絶縁性半導体結晶で埋め込まれた半導体光素子において、前記ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶の間に、ｐ型ドーパントの拡散緩和層が挿入されていることを特徴とする。
また、本発明の請求項２に係る半導体光素子は、ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウムを添加した半絶縁性半導体結晶で埋め込まれた直接変調半導体レーザにおいて、前記ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶と間に、ｐ型ドーパントの拡散緩和層が挿入されていることを特徴とする。
また、本発明の請求項３に係る半導体光素子は、請求項１において、該ｐ型ドーパントの拡散緩和層がｐ型低濃度ドープの半導体結晶であることを特徴とする。
また、本発明の請求項４に係る半導体光素子は、請求項３において、該ｐ型ドーパントの拡散緩和層となるｐ型低濃度ドープの半導体結晶がｐ型低濃度ドープＩnＰ結晶、ｐ型低濃度ドープＩnＧaＡs結晶、ｐ型低濃度ドープＩnＡlＡs結晶或いはｐ型低濃度ドープＩnＧaＡsＰ結晶であることを特徴とする。
また、本発明の請求項５に係る半導体光素子は、請求項１において、該ｐ型ドーパントの拡散緩和層がノンドープの半導体結晶であることを特徴とする。
また、本発明の請求項６に係る半導体光素子は、請求項５において、該ｐ型ドーパントの拡散緩和層となるノンドープの半導体結晶がノンドープＩnＰ結晶、ノンドープＩnＧaＡs結晶、ノンドープＩnＡlＡs結晶或いはノンドープＩnＧaＡsＰ結晶であることを特徴とする。
また、本発明の請求項７に係る半導体光素子の製造方法は、ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体を形成する工程と、該積層体をメサストライプ状に加工する工程と、該積層体の両側をルテニウムを添加した半絶縁性半導体結晶で埋め込む工程を含む半導体光素子の製造方法において、該ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶の間にｐ型ドーパントの拡散緩和層を挿入する工程を設けることを特徴とする。
また、本願発明の請求項８に係る半導体光素子は、請求項３又は４において、前記ｐ型低濃度ドープの半導体結晶のドープ濃度が３×１０17ｃｍ-3以下であることを特徴とする。
以下の実施例で詳細に説明するように、本発明によれば、ｐ型半導体基板上の半導体光素子の両側がルテニウム（Ｒu）を添加した半絶縁性半導体結晶で埋め込まれた半導体光素子において、ｐ型半導体基板とその上のメサストライプ状の積層体とルテニウム（Ｒu）を添加した半絶縁性半導体埋込み層の間にｐ型ドーパントの拡散緩和層を挿入することにより、ｐ型基板内に多数存在する格子間Ｚnの埋め込層への拡散が抑制でき、ｐ型ＩnＰ基板上に形成する高抵抗埋め込み層の良好な電流ブロック特性を確実に機能させ、良好な素子特性の再現性と基板面内の歩留まりを上げることができる。
特に、直接変調半導体レーザに上記のｐ型半導体基板上の半絶縁性半導体埋込み構造を応用した場合には、レーザ駆動用のドライバーとして高速動作に優れたｎｐｎ型トランジスタと回路の整合性がとれ、また従来のｐｎ埋め込み構造より素子容量を低減することができ、かつ低コストに不可欠な良好な素子特性の再現性と基板面内の歩留まりを上げることができるため、著しい効果を奏する。
従来の技術では、Ｚnをドーパントとしたｐ型半導体基板上に鉄（Ｆe）をドーパントとした半絶縁性半導体埋込み層を成長すると、ＦｅとＺnの相互拡散によりＺnがＦeをドープした埋め込み層中に深く拡散し、埋め込み層の半絶縁性を劣化させ、電流ブロック機能を低下させるため、素子特性の劣化の要因となっていた。
しかし、Ｒuをドーピングした半絶縁性半導体結晶を用いることで、相互拡散がほとんどなくなり、Ｚnが埋め込み層中に深く拡散することはなくなる。
しかし、Ｒuをドーピングした半絶縁性半導体結晶を用いることで、相互拡散がほとんどなくなり、Ｚnが埋め込み層中に深く拡散することはなくなる。
更にｐ型半導体基板とその上のメサストライプ状の積層体とルテニウム（Ｒu）を添加した半絶縁性半導体埋込み層の間にｐ型ドーパントの拡散緩和層を挿入させることで格子間Ｚnの埋め込層への拡散を抑制することができる。
ｐ型ドーパントの拡散緩和層にｐ型低濃度ドープの半導体結晶、或いはノンドープの半導体結晶を用いることにより、拡散してきた格子間Ｚnをそこでトラップすることができ、Ｒuをドーピングした半絶縁性半導体埋込み層への格子間Ｚnの拡散を抑制できる。
ｐ型ドーパントの拡散緩和層にｐ型低濃度ドープの半導体結晶、或いはノンドープの半導体結晶を用いることにより、拡散してきた格子間Ｚnをそこでトラップすることができ、Ｒuをドーピングした半絶縁性半導体埋込み層への格子間Ｚnの拡散を抑制できる。
格子間Ｚnの拡散濃度は、１〜３×ｌ０18ｃｍ-3程度であるので、ｐ型低濃度ドープの半導体結晶のｐ型ドープ濃度は、その十分の一である１〜３×１０17ｃｍ-3程度以下であれば、拡散してきた格子間Ｚnの取り込みに十分効果がある。
ノンドープの半導体結晶を用いた場合、格子間Ｚnの拡散量が少なく、ノンドープの半導体結晶がｐ型にならず残ったとしても、ノンドープの半導体結晶のキャリア濃度は通常１×１０16ｃｍ-3以下のｎ型キャリア濃度であるため、素子容量に顕著な増加はなく、素子特性に与える影響はほとんどない。
ノンドープの半導体結晶を用いた場合、格子間Ｚnの拡散量が少なく、ノンドープの半導体結晶がｐ型にならず残ったとしても、ノンドープの半導体結晶のキャリア濃度は通常１×１０16ｃｍ-3以下のｎ型キャリア濃度であるため、素子容量に顕著な増加はなく、素子特性に与える影響はほとんどない。
ｐ型ドーパントの拡散緩和層であるｐ型低濃度ドープの半導体結晶、或いはノンドープの半導体結晶の層厚は、０．５μｍ程度あれば十分に格子間Ｚnの埋め込層への拡散を抑制できるが、０．５μｍ以下であってもその効果はある。
ｐ型ドーパントの拡散緩和層であるｐ型低濃度ドープの半導体結晶或いはノンドープの半導体結晶としては、ＩnＰ結晶、ＩnＧaＡs結晶、ＩnＡlＡs結晶或いはＩnＧaＡsＰ結晶を用いることができる。
ｐ型ドーパントの拡散緩和層であるｐ型低濃度ドープの半導体結晶或いはノンドープの半導体結晶としては、ＩnＰ結晶、ＩnＧaＡs結晶、ＩnＡlＡs結晶或いはＩnＧaＡsＰ結晶を用いることができる。
ＩnＧaＡs結晶、ＩnＡlＡs結晶又はＩnＧaＡsＰ結晶は、ＩnＰ結晶よりＺnの取り込み飽和濃度が高いため、Ｚn拡敬の抑制により効果が期待できる。
以上の方法により、埋め込み層の電流ブロック機能を高め、高い素子特性の再現性と基板面の均一性を向上させることができ、ｐ型基板の利点を活用した高い素子性能を得ることができる。
以上の方法により、埋め込み層の電流ブロック機能を高め、高い素子特性の再現性と基板面の均一性を向上させることができ、ｐ型基板の利点を活用した高い素子性能を得ることができる。
特に、直接変調半導体レーザに上記のｐ型半導体基板上の半絶縁性半導体埋込み構造を応用した場合には、レーザ駆動用のドライバーとして高速動作に優れたｎｐｎ型トランジスタと回路の整合性がとれ、また従来のｐｎ埋め込み構造より素子容量を低減することができるため、素子特性向上に著しい効果が得られる。
これまでの説明は典型的なｐ型ドーパントであるＺnを例にとり説明したが、他のｐ型ドーパント（例えば、Ｂe、Ｃd、Ｍg）でも同様であることは言うまでもない。
以下、実施例を用いて説明する。
これまでの説明は典型的なｐ型ドーパントであるＺnを例にとり説明したが、他のｐ型ドーパント（例えば、Ｂe、Ｃd、Ｍg）でも同様であることは言うまでもない。
以下、実施例を用いて説明する。
本発明の第１の実施例に係る半導体光素子を図１に示す。
図１は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図１（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．５μｍのＺnドープｐ型ＩnＰクラッド層２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層３、層厚０．１５μｍの発光波長１．３μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層５を順に成長した。
図１は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図１（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．５μｍのＺnドープｐ型ＩnＰクラッド層２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層３、層厚０．１５μｍの発光波長１．３μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層５を順に成長した。
そして、ＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層５の上部に回折格子を形成した後、層厚０．２μｍのＳｅドープｎ型ＩnＰクラッド層６を成長した。
次に、図１（ｂ）に示すように、ＳiＯ2をマスク７としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ１．５μｍ程度のメサストライプを形成した。
引き続き、図１（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層８である層厚０．５μｍで、ｐ型ドープ濃度が１×１０17ｃｍ-3のｐ型低濃度ドープＩnＰ埋め込み層を成長した。
次に、図１（ｂ）に示すように、ＳiＯ2をマスク７としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ１．５μｍ程度のメサストライプを形成した。
引き続き、図１（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層８である層厚０．５μｍで、ｐ型ドープ濃度が１×１０17ｃｍ-3のｐ型低濃度ドープＩnＰ埋め込み層を成長した。
その上に、ＲuドープＩnＰ層９（層厚３μｍ）をＭＯＶＰＥ成長させた。
Ｒuの原料としてビスジメチルペンタディエニルルテニウムbis(η5-2,4-dimethylpentadienyl)ruthenium（II）を用いた。
更に、図１（ｄ）に示すように、マスク７を除去し、層厚２μｍのＳeをドーパントとするｎ型ＩnＰクラッド層１０、層厚０．４μｍのＳeをドーパントとするｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ）コンタクト層１１の順に成長した。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
Ｒuの原料としてビスジメチルペンタディエニルルテニウムbis(η5-2,4-dimethylpentadienyl)ruthenium（II）を用いた。
更に、図１（ｄ）に示すように、マスク７を除去し、層厚２μｍのＳeをドーパントとするｎ型ＩnＰクラッド層１０、層厚０．４μｍのＳeをドーパントとするｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ）コンタクト層１１の順に成長した。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、ｎ型電極１２、基板側にｐ型電極１３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
チップ化して作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約２７ＧＨｚ，９５℃の場合は約１２ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約６ｍＡ，９５℃の場合は約３５ｍ／Ａであり、光出力効率は、チップ温度が２５℃の場合で約０．３５Ｗ／Ａ，９５℃の場合は約０．１５Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
チップ化して作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約２７ＧＨｚ，９５℃の場合は約１２ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約６ｍＡ，９５℃の場合は約３５ｍ／Ａであり、光出力効率は、チップ温度が２５℃の場合で約０．３５Ｗ／Ａ，９５℃の場合は約０．１５Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約２０％減少し、発振閾値も１０％以上増加し、光出力効率も２０％以上減少した。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より、約３倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層８が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より、約３倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層８が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
本発明の第２の実施例に係る半導体光素子を図２に示す。
図２は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図２（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板２１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．２μｍのＺnドープｐ型ＩnＰクラッド層２２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層２３、層厚０．１５μｍの発光波長１．５５μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層２４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層２５を順に成長した。
図２は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図２（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板２１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．２μｍのＺnドープｐ型ＩnＰクラッド層２２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層２３、層厚０．１５μｍの発光波長１．５５μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層２４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層２５を順に成長した。
そして、ＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層２５の上部に回折格子を形成した後、層厚１．５μｍのＳeドープｎ型ＩnＰクラッド層２６、層厚０．４μｍのＳeをドーパントとするｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ）コンタクト層２７を順に成長した。
次に、図２（ｂ）に示すように、ＳiＯ2をマスク２８としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ３μｍ程度のメサストライプを形成した。
引き続き、図２（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層２９である層厚０．５μｍで、ｐ型ドープ濃度が１×１０17ｃｍ-3のｐ型低濃度ドープＩnＰ埋め込み層を成長した。
次に、図２（ｂ）に示すように、ＳiＯ2をマスク２８としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ３μｍ程度のメサストライプを形成した。
引き続き、図２（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層２９である層厚０．５μｍで、ｐ型ドープ濃度が１×１０17ｃｍ-3のｐ型低濃度ドープＩnＰ埋め込み層を成長した。
その上に、ＲuドープＩnＰ埋込み層３０（層厚３μｍ）をＭＯＶＰＥ成長させた。
Ｒuの原料としてビスジシクロペンタディエニルルテニウムbis(η5-cyclopentadienyl)ruthenium（II）を用いた。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、図２（ｄ）に示すように、ＲuドープＩnＰ埋込み層３０の上面をＳiＯ2保護膜３１で覆い、ｎ型電極３２、基板側にｐ型電極３３を形成した。
Ｒuの原料としてビスジシクロペンタディエニルルテニウムbis(η5-cyclopentadienyl)ruthenium（II）を用いた。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、図２（ｄ）に示すように、ＲuドープＩnＰ埋込み層３０の上面をＳiＯ2保護膜３１で覆い、ｎ型電極３２、基板側にｐ型電極３３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
チップ化して作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約３０ＧＨｚ，６５℃の場合は約１０ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約５ｍＡ，６５℃の場合は約１４ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．２６Ｗ／Ａ，６５℃の場合は約０．１６Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
チップ化して作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約３０ＧＨｚ，６５℃の場合は約１０ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約５ｍＡ，６５℃の場合は約１４ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．２６Ｗ／Ａ，６５℃の場合は約０．１６Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約２０％減少し、発振閾値も１５％以上増加し、光出力効率も２５％以上減少した。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約３倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層２９が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
その結果、小信号変調特性の３ｄＢ帯域が約２０％減少し、発振閾値も１５％以上増加し、光出力効率も２５％以上減少した。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約３倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層２９が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
本発明の第３の実施例に係る半導体光素子を図３に示す。
図３は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図３（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板４１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．５μｍのＺnドープｐ型ＩnＰクラッド層４２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層４３層厚０．１５μｍの発光波長１．３μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層４４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層４５を順に成長した。
図３は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図３（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板４１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．５μｍのＺnドープｐ型ＩnＰクラッド層４２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層４３層厚０．１５μｍの発光波長１．３μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層４４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層４５を順に成長した。
そして、ＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層４５の上部に回折格子を形成した後、層厚０．２μｍのＳeドープｎ型ＩnＰクラッド層４６を成長した。
次に、図３（ｂ）に示すように、ＳiＯ2をマスク４７としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ１．５μｍ程度のメサストライプを形成した。
引き続き、図３（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層４８である層厚０．３μｍのノンドープＩnＰ埋め込み層を成長した。
その上に、ＲuドープＩnＰ層４９（層厚３μｍ）をＭＯＶＰＥ成長させた。
Ｒuの原料としてビスジメチルシクロペンタディエニルルテニウムbis(η5-methylcyclopentadienyl)ruthenium(II）を用いた。
次に、図３（ｂ）に示すように、ＳiＯ2をマスク４７としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ１．５μｍ程度のメサストライプを形成した。
引き続き、図３（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層４８である層厚０．３μｍのノンドープＩnＰ埋め込み層を成長した。
その上に、ＲuドープＩnＰ層４９（層厚３μｍ）をＭＯＶＰＥ成長させた。
Ｒuの原料としてビスジメチルシクロペンタディエニルルテニウムbis(η5-methylcyclopentadienyl)ruthenium(II）を用いた。
更に、図３（ｄ）に示すように、マスク４７を除去し、層厚２μｍのＳeをドーパントとするｎ型ＩnＰクラッド層５０、層厚０．４μｍのＳeをドーパントとするｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ）コンタクト層５１の順に成長した。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、ｎ型電極５２、基板側にｐ型電極５３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、ｎ型電極５２、基板側にｐ型電極５３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
チップ化し作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約２５ＧＨｚ，９５℃の場合は約１１ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約７ｍＡ，９５℃の場合は約３７ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．３３Ｗ／Ａ，９５℃の場合は約０．１３Ｗ／Ａであった。
また、以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約１８％減少し、発振閾値も１５％以上増加し、光出力効率も２０％以上減少した。
発振閾値は、チップ温度が２５℃の場合で約７ｍＡ，９５℃の場合は約３７ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．３３Ｗ／Ａ，９５℃の場合は約０．１３Ｗ／Ａであった。
また、以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約１８％減少し、発振閾値も１５％以上増加し、光出力効率も２０％以上減少した。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層４８が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層４８が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
本発明の第４の実施例に係る半導体光素子を図４に示す。
図４は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図４（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板６１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．２μｍのＺnドープｐ型ＩnＰクラッド層６２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層６３、層厚０．１５μｍの発光波長１．５５μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層６４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層６５を順に成長した。
図４は、ＭＱＷを活性層にした直接変調半導体ＤＦＢレーザの断面構造である。
図４（ａ）に示すように、面方位（１００）のＺnドープｐ型ＩnＰ基板６１上に、有機金属気相成長法（ＭＯＶＰＥ）法により層厚０．２μｍのＺnドープｐ型ＩnＰクラッド層６２、層厚０．０５μｍのノンドープＩnＧaＡsＰ下部光閉じ込め（ＳＣＨ）層６３、層厚０．１５μｍの発光波長１．５５μｍのノンドープＩnＧaＡsＰ／ＩnＧaＡsＰ歪ＭＱＷ（多重量子井戸）活性層６４、層厚０．０５μｍのノンドープＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層６５を順に成長した。
そして、ＩnＧaＡsＰ上部光閉じ込め（ＳＣＨ）層６５の上部に回折格子を形成した後、層厚１．５μｍのＳeドープｎ型ＩnＰクラッド層６６、層厚０．４μｍのＳeをドーパントとするｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ）コンタクト層６７を順に成長した。
次に、図４（ｂ）に示すように、ＳiＯ2をマスク６８としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ３μｍ程度のメサストライプを形成した。
引き続き、図４（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層６９である層厚０．３μｍのノンドープＩnＰ埋め込み層を成長した。
次に、図４（ｂ）に示すように、ＳiＯ2をマスク６８としてＲＩＥ（反応性イオンエッチング）により、幅２μｍで高さ３μｍ程度のメサストライプを形成した。
引き続き、図４（ｃ）に示すように、メサストライプ基板上に、ＭＯＶＰＥ法により、ｐ型ドーパントの拡散緩和層６９である層厚０．３μｍのノンドープＩnＰ埋め込み層を成長した。
その上に、ＲuドープＩnＰ埋込み層７０（層厚３μｍ）をＭＯＶＰＥ成長させた。
Ｒuの原料としてシクロペンタディエニルメチルシクロペンタディエニルルテニウム(η5-cyclopentadienyl)(η5-methylcyclopentadjenyl)ruthenium（II）を用いた。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、図４（ｄ）に示すように、ＲuドープＩnＰ埋込み層７０の上面をＳiＯ2保護膜７１で覆い、ｎ型電極７２、基板側にｐ型電極７３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
Ｒuの原料としてシクロペンタディエニルメチルシクロペンタディエニルルテニウム(η5-cyclopentadienyl)(η5-methylcyclopentadjenyl)ruthenium（II）を用いた。
活性層以外の化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
この後、図４（ｄ）に示すように、ＲuドープＩnＰ埋込み層７０の上面をＳiＯ2保護膜７１で覆い、ｎ型電極７２、基板側にｐ型電極７３を形成した。
ｎ型ＩnＰ／ＲuドープＩnＰ（層厚３μｍ）／ｎ型ＩnＰ構造のＶ−Ｉ測定によりＲuドープＩnＰの抵抗率は１０8Ωｃｍ以上であった。
チップ化して作製した直接変調用半導体レーザの小信号変調特性（３ｄＢ帯域）は、チップ温度が２５℃で約２６ＧＨｚ，６５℃の場合は約１２ＧＨｚであった。
発振閾値は、チップ温度が２５℃の場合で約６ｍＡ，６５℃の場合は約１５ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．２５Ｗ／Ａ，６５℃の場合は約０．１５Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約２０％減少し、発振閾値も１５％以上増加し、光出力効率も２５％以上減少した。
発振閾値は、チップ温度が２５℃の場合で約６ｍＡ，６５℃の場合は約１５ｍＡであり、光出力効率は、チップ温度が２５℃の場合で約０．２５Ｗ／Ａ，６５℃の場合は約０．１５Ｗ／Ａであった。
また以上の優れた素子特性が再現性良く得られた。
比較のため、ｐ型ドーパントの拡散緩和層を挿入しない素子を同様の手順で作製した。
その結果、小信号変調特性の３ｄＢ帯域が約２０％減少し、発振閾値も１５％以上増加し、光出力効率も２５％以上減少した。
また、同一特性が得られるｒｕｎ−ｔｏ−ｒｕｎの再現性は、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層６９が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
同一特性が得られる基板面内の歩留まりは、ｐ型ドーパントの拡散緩和層を用いた場合の方が拡散緩和層を用いない場合より約４倍増加した。
これは、ｐ型ドーパントの拡散緩和層６９が、素子特性を向上させ、ｒｕｎ−ｔｏ−ｒｕｎの再現性と基板面内の歩留まりを著しく向上させたことを意味する。
本実施例では、ｐ型ドーパントの拡散緩和層６９としてノンドープＩnＰ結晶を用いているが、ノンドープＩnＧaＡs結晶、ノンドープＩnＡlＡs結晶或いはノンドープＩnＧaＡsＰ結晶といったＩnＰに格子整合する材料系でも同様な効果があること、また、多重量子井戸層にＩnＧaＡsＰＭＱＷ層を取り扱っているが、ＩnＰ−ＩnＧaＡsＰ−ＩnＧaＡs系、ＩnＡlＡs−ＩnＧaＡlＡs−ＩnＧaＡs系をはじめとするＩnＰを基板とするすべての系におけるバルク層、多重量子井戸層等の構造に有効であることはいうまでもない。
またＲuの原料としては、ビスジメチルペンタディエニルルテニウムbis(η5-2,4-dimethylpentadienyl)ruthenium(II、bis(η5 -cyclopentadienyl)ruthenium(II)、bis(η5-methylcyclopentadienyl)ruthenium(II)、(η5-cyclopentadjenyl）（η5-methylcyclopentadjenyl）mthenium（II）といった原料を用いたが、これら以外の有機Ｒu原料でも同様な効果が実現可能である。
そして、実施例では、半導体レーザについて述べたが、光変調器、半導体アンプ、フォトダイオード等の他の半導体素子や、単体素子だけでなく、半導体レーザに光変調器を集積した素子、半導体アンプと光変調器を集積した素子等の集積素子に有効であることは言うまでもない。
本発明は、半導体光素子及びその製造方法に利用可能である。
１ ｐ型ＩnＰ基板
２ ｐ型ＩnＰクラッド層
３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
４ ＩnＧaＡsＰＭＱＷ層
５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
６ ｎ型ＩnＰクラッド層
７ ＳiＯ2マスク
８ ｐ型低濃度ドープＩnＰ拡散緩和層
９ Ｒuドープ半絶縁性埋め込み層
１０ ｎ型ＩnＰクラッド層
１１ ｎ型ＩnＧaＡsＰコンタクト層
１２ ｎ型電極
１３ ｐ型電極
２１ ｐ型ＩnＰ基板
２２ ｐ型ＩnＰクラッド層
２３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
２４ ＩnＧaＡsＰＭＱＷ層
２５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
２６ ｎ型ＩnＰクラッド層
２７ ｎ型ＩnＧaＡsＰコンタクト層
２８ ＳiＯ2マスク
２９ ｐ型低濃度ドープＩnＰ拡散緩和層
３０ Ｒuドープ半絶縁性埋め込み層
３１ ＳiＯ2保護膜
３２ ｎ型電極
３３ ｐ型電極
４１ ｐ型ＩnＰ基板
４２ ｐ型ＩnＰクラッド層
４３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
４４ ＩnＧaＡsＰＭＱＷ層
４５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
４６ ｎ型ＩnＰクラッド層
４７ ＳiＯ2マスク
４８ ノンドープＩnＰ拡散緩和層
４９ Ｒuドープ半絶縁性埋め込み層
５０ ｎ型ＩnＰクラッド層
５１ ｎ型ＩnＧaＡsＰコンタクト層
５２ ｎ型電極５３ｐ型電極
６１ ｐ型ＩnＰ基板
６２ ｐ型ＩnＰクラッド層
６３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
６４ ＩnＧaＡsＰＭＱＷ層
６５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
６６ ｎ型ＩnＰクラッド層
６７ ｎ型ＩnＧaＡsＰコンタクト層
６８ ＳiＯ2マスク
６９ ノンドープＩnＰ拡散緩和層
７０ Ｒuドープ半絶縁性埋め込み層
７１ ＳiＯ2保護膜
７２ ｎ型電極
７３ ｐ型電極
２ ｐ型ＩnＰクラッド層
３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
４ ＩnＧaＡsＰＭＱＷ層
５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
６ ｎ型ＩnＰクラッド層
７ ＳiＯ2マスク
８ ｐ型低濃度ドープＩnＰ拡散緩和層
９ Ｒuドープ半絶縁性埋め込み層
１０ ｎ型ＩnＰクラッド層
１１ ｎ型ＩnＧaＡsＰコンタクト層
１２ ｎ型電極
１３ ｐ型電極
２１ ｐ型ＩnＰ基板
２２ ｐ型ＩnＰクラッド層
２３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
２４ ＩnＧaＡsＰＭＱＷ層
２５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
２６ ｎ型ＩnＰクラッド層
２７ ｎ型ＩnＧaＡsＰコンタクト層
２８ ＳiＯ2マスク
２９ ｐ型低濃度ドープＩnＰ拡散緩和層
３０ Ｒuドープ半絶縁性埋め込み層
３１ ＳiＯ2保護膜
３２ ｎ型電極
３３ ｐ型電極
４１ ｐ型ＩnＰ基板
４２ ｐ型ＩnＰクラッド層
４３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
４４ ＩnＧaＡsＰＭＱＷ層
４５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
４６ ｎ型ＩnＰクラッド層
４７ ＳiＯ2マスク
４８ ノンドープＩnＰ拡散緩和層
４９ Ｒuドープ半絶縁性埋め込み層
５０ ｎ型ＩnＰクラッド層
５１ ｎ型ＩnＧaＡsＰコンタクト層
５２ ｎ型電極５３ｐ型電極
６１ ｐ型ＩnＰ基板
６２ ｐ型ＩnＰクラッド層
６３ ノンドープＩnＧaＡsＰ下部光閉じ込め層
６４ ＩnＧaＡsＰＭＱＷ層
６５ ノンドープＩnＧaＡsＰ上部光閉じ込め層
６６ ｎ型ＩnＰクラッド層
６７ ｎ型ＩnＧaＡsＰコンタクト層
６８ ＳiＯ2マスク
６９ ノンドープＩnＰ拡散緩和層
７０ Ｒuドープ半絶縁性埋め込み層
７１ ＳiＯ2保護膜
７２ ｎ型電極
７３ ｐ型電極
Claims (8)
- ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウム（Ｒu）を添加した半絶縁性半導体結晶で埋め込まれた半導体光素子において、前記ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶の間に、ｐ型ドーパントの拡散緩和層が挿入されていることを特徴とする半導体光素子。
- ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体がメサストライプ状に加工され、該積層体の両側がルテニウムを添加した半絶縁性半導体結晶で埋め込まれた直接変調半導体レーザにおいて、前記ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶と間に、ｐ型ドーパントの拡散緩和層が挿入されていることを特徴とする半導体光素子。
- 請求項１において、該ｐ型ドーパントの拡散緩和層がｐ型低濃度ドープの半導体結晶であることを特徴とする半導体光素子。
- 請求項３において、該ｐ型ドーパントの拡散緩和層となるｐ型低濃度ドープの半導体結晶がｐ型低濃度ドープＩnＰ結晶、ｐ型低濃度ドープＩnＧaＡs結晶、ｐ型低濃度ドープＩnＡlＡs結晶或いはｐ型低濃度ドープＩnＧaＡsＰ結晶であることを特徴とする半導体光素子。
- 請求項１において、該ｐ型ドーパントの拡散緩和層がノンドープの半導体結晶であることを特徴とする半導体光素子。
- 請求項５において、該ｐ型ドーパントの拡散緩和層となるノンドープの半導体結晶がノンドープＩnＰ結晶、ノンドープＩnＧaＡs結晶、ノンドープＩnＡlＡs結晶或いはノンドープＩnＧaＡsＰ結晶であることを特徴とする半導体光素子。
- ｐ型半導体基板上に、少なくともｐ型のクラッド層、活性層及びｎ型クラッド層からなる積層体を形成する工程と、該積層体をメサストライプ状に加工する工程と、該積層体の両側をルテニウムを添加した半絶縁性半導体結晶で埋め込む工程を含む半導体光素子の製造方法において、該ｐ型半導体基板及びその上の前記積層体と前記半絶縁性半導体結晶の間にｐ型ドーパントの拡散緩和層を挿入する工程を設けることを特徴とする半導体光素子の製造方法。
- 請求項３又は４において、前記ｐ型低濃度ドープの半導体結晶のドープ濃度が３×１０17ｃｍ-3以下であることを特徴とする半導体光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004015282A JP2005209909A (ja) | 2004-01-23 | 2004-01-23 | 半導体光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004015282A JP2005209909A (ja) | 2004-01-23 | 2004-01-23 | 半導体光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005209909A true JP2005209909A (ja) | 2005-08-04 |
Family
ID=34900799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004015282A Pending JP2005209909A (ja) | 2004-01-23 | 2004-01-23 | 半導体光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005209909A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201072A (ja) * | 2006-01-25 | 2007-08-09 | Opnext Japan Inc | 半導体光素子 |
| JP2008270614A (ja) * | 2007-04-23 | 2008-11-06 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
| JP2009135333A (ja) * | 2007-11-30 | 2009-06-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2009266891A (ja) * | 2008-04-22 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体レーザおよびその製造方法 |
| US20110261848A1 (en) * | 2010-04-27 | 2011-10-27 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| JP2013077797A (ja) * | 2011-09-16 | 2013-04-25 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823139A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 半導体レーザ |
| JP2001352131A (ja) * | 2000-03-31 | 2001-12-21 | Agere Systems Optoelectronics Guardian Corp | ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止 |
-
2004
- 2004-01-23 JP JP2004015282A patent/JP2005209909A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823139A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 半導体レーザ |
| JP2001352131A (ja) * | 2000-03-31 | 2001-12-21 | Agere Systems Optoelectronics Guardian Corp | ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201072A (ja) * | 2006-01-25 | 2007-08-09 | Opnext Japan Inc | 半導体光素子 |
| JP2008270614A (ja) * | 2007-04-23 | 2008-11-06 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
| JP2009135333A (ja) * | 2007-11-30 | 2009-06-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2009266891A (ja) * | 2008-04-22 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体レーザおよびその製造方法 |
| US20110261848A1 (en) * | 2010-04-27 | 2011-10-27 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| JP2011249767A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
| US8455281B2 (en) * | 2010-04-27 | 2013-06-04 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| JP2013077797A (ja) * | 2011-09-16 | 2013-04-25 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3654435B2 (ja) | 半導体光素子及びその製造方法 | |
| EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
| JP2009283822A (ja) | 半導体レーザ及びその製造方法 | |
| US9257815B1 (en) | Optical semiconductor device | |
| JP2009059918A (ja) | 光半導体デバイス | |
| US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP4057802B2 (ja) | 半導体光素子 | |
| JP2014045083A (ja) | 半導体光素子及び半導体光素子の作製方法 | |
| US7804870B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| JP4072937B2 (ja) | 半導体光素子 | |
| JP2005286192A (ja) | 光集積素子 | |
| JP2005209909A (ja) | 半導体光素子及びその製造方法 | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP2011040632A (ja) | 半導体光素子 | |
| JP2017017282A (ja) | 半導体光素子及びその製造方法 | |
| JP2001237498A (ja) | Ｉｉｉ−ｖ構造で使用するドーパント拡散バリア層 | |
| JP4072938B2 (ja) | 半導体光素子及びその製造方法 | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2015050202A (ja) | 光半導体装置およびその製造方法 | |
| JPH07131116A (ja) | 半導体レーザ素子 | |
| JPH04199587A (ja) | 光半導体素子 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP2002252406A (ja) | 埋め込みリボン半導体レーザと製造方法 | |
| JP2017017284A (ja) | 半導体光素子及びその製造方法 | |
| JP2017188558A (ja) | 半導体光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100120 |