JPH07131116A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH07131116A JPH07131116A JP5301290A JP30129093A JPH07131116A JP H07131116 A JPH07131116 A JP H07131116A JP 5301290 A JP5301290 A JP 5301290A JP 30129093 A JP30129093 A JP 30129093A JP H07131116 A JPH07131116 A JP H07131116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- type
- semi
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 レーザ特性を向上させた埋め込み型の半導体
レーザ素子を提供する。 【構成】 ストライプ状に形成され、少なくとも活性層
１３を含むメサ部分と、該メサ部分の両側を埋め込む、
ｎ型ＩｎＰ層１２とｐ型ドーパントを含むｐ型ＩｎＰ層
１４で挟まれたＦｅを含む半絶縁性ＩｎＰ電流阻止層１
６とを備えた埋め込み型の半導体レーザ素子において、
半絶縁性ＩｎＰ電流阻止層１６とそれを挟む二つのＩｎ
Ｐ層の一方のｐ型ＩｎＰ層１４との間にノンドープまた
はｎ型のＧａＩｎＡｓ（Ｐ）層１７を挿入する。
レーザ素子を提供する。 【構成】 ストライプ状に形成され、少なくとも活性層
１３を含むメサ部分と、該メサ部分の両側を埋め込む、
ｎ型ＩｎＰ層１２とｐ型ドーパントを含むｐ型ＩｎＰ層
１４で挟まれたＦｅを含む半絶縁性ＩｎＰ電流阻止層１
６とを備えた埋め込み型の半導体レーザ素子において、
半絶縁性ＩｎＰ電流阻止層１６とそれを挟む二つのＩｎ
Ｐ層の一方のｐ型ＩｎＰ層１４との間にノンドープまた
はｎ型のＧａＩｎＡｓ（Ｐ）層１７を挿入する。
Description
【０００１】
【産業上の利用分野】本発明は、埋め込み型半導体レー
ザ素子に関する。
ザ素子に関する。
【０００２】
【従来技術】幅１．５μｍ程度の活性層を電流阻止層で
埋め込んだ埋め込み型半導体レーザ素子では、低しきい
値電流動作、基本横モード動作を実現できる。特に、埋
め込み層に半絶縁性ＩｎＰを用いた埋め込み型半導体レ
ーザ素子では、寄生容量がｐ−ｎ接合を用いた素子に比
較して低減され、優れた変調特性を有する。従来の埋め
込み型半導体レーザ素子は、例えば図３に示す構造をし
ている。図中、１はｎ−ＩｎＰ基板、２はｎ−ＩｎＰク
ラッド層、３はノンドープＧａＩｎＡｓＰ活性層、４は
Ｚｎドープｐ−ＩｎＰクラッド層、５はｐ−ＧａＩｎＡ
ｓコンタクト層、６はＦｅドープ半絶縁性ＩｎＰ層、７
はｎ−ＩｎＰ層である。
埋め込んだ埋め込み型半導体レーザ素子では、低しきい
値電流動作、基本横モード動作を実現できる。特に、埋
め込み層に半絶縁性ＩｎＰを用いた埋め込み型半導体レ
ーザ素子では、寄生容量がｐ−ｎ接合を用いた素子に比
較して低減され、優れた変調特性を有する。従来の埋め
込み型半導体レーザ素子は、例えば図３に示す構造をし
ている。図中、１はｎ−ＩｎＰ基板、２はｎ−ＩｎＰク
ラッド層、３はノンドープＧａＩｎＡｓＰ活性層、４は
Ｚｎドープｐ−ＩｎＰクラッド層、５はｐ−ＧａＩｎＡ
ｓコンタクト層、６はＦｅドープ半絶縁性ＩｎＰ層、７
はｎ−ＩｎＰ層である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
半導体レーザ素子には次のような問題があった。即ち、
結晶成長の過程において、ｐ−ＩｎＰクラッド層４から
ドーパントとして用いられているＺｎが拡散し、半絶縁
性ＩｎＰ層６にドープされたＦｅとＺｎが相互拡散し
て、半絶縁性ＩｎＰ層６の抵抗が低下する。この現象を
抑えるために、ｎ−ＩｎＰ層７がｐ−ＩｎＰクラッド層
４と半絶縁性ＩｎＰ層６の間に挿入されている。しか
し、ｎ−ＩｎＰ層７だけでは、Ｚｎの拡散を十分に抑制
することができず、高電流注入域および高温において、
漏れ電流が増加し、光出力が飽和するという問題があっ
た。
半導体レーザ素子には次のような問題があった。即ち、
結晶成長の過程において、ｐ−ＩｎＰクラッド層４から
ドーパントとして用いられているＺｎが拡散し、半絶縁
性ＩｎＰ層６にドープされたＦｅとＺｎが相互拡散し
て、半絶縁性ＩｎＰ層６の抵抗が低下する。この現象を
抑えるために、ｎ−ＩｎＰ層７がｐ−ＩｎＰクラッド層
４と半絶縁性ＩｎＰ層６の間に挿入されている。しか
し、ｎ−ＩｎＰ層７だけでは、Ｚｎの拡散を十分に抑制
することができず、高電流注入域および高温において、
漏れ電流が増加し、光出力が飽和するという問題があっ
た。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子を提供するもので、ストライプ
状に形成され、少なくとも活性層を含むメサ部分と、該
メサ部分の両側を埋め込む、ｎ型ＩｎＰ層とｐ型ドーパ
ントを含むｐ型ＩｎＰ層で挟まれたＦｅを含む半絶縁性
ＩｎＰ電流阻止層とを備えた埋め込み型の半導体レーザ
素子において、半絶縁性ＩｎＰ電流阻止層とそれを挟む
二つのＩｎＰ層の一方のｐ型ＩｎＰ層との間にノンドー
プまたはｎ型のＧａＩｎＡｓ（Ｐ）層が挿入されてなる
ことを特徴とするものである。
決した半導体レーザ素子を提供するもので、ストライプ
状に形成され、少なくとも活性層を含むメサ部分と、該
メサ部分の両側を埋め込む、ｎ型ＩｎＰ層とｐ型ドーパ
ントを含むｐ型ＩｎＰ層で挟まれたＦｅを含む半絶縁性
ＩｎＰ電流阻止層とを備えた埋め込み型の半導体レーザ
素子において、半絶縁性ＩｎＰ電流阻止層とそれを挟む
二つのＩｎＰ層の一方のｐ型ＩｎＰ層との間にノンドー
プまたはｎ型のＧａＩｎＡｓ（Ｐ）層が挿入されてなる
ことを特徴とするものである。
【０００５】
【作用】本発明は、ＧａＩｎＡｓ（Ｐ）層、即ち、Ｇａ
ＩｎＡｓＰ層またはＧａＩｎＡｓ層とｐ型ドーパントを
含むｐ型ＩｎＰ層とを積層させてヘテロ接合界面を形成
すると、ｐ型ドーパントは積層過程においてヘテロ接合
界面に蓄積されるという実験的知見に基づくものであ
る。そこで、上述のように、Ｆｅを含む半絶縁性ＩｎＰ
電流阻止層とｐ型ＩｎＰ層の間にノンドープまたはｎ型
のＧａＩｎＡｓ（Ｐ）層を挿入すると、ｐ型ＩｎＰ層の
ｐ型ドーパントと半絶縁性ＩｎＰ電流阻止層のＦｅとの
相互拡散を防ぎ、半絶縁性ＩｎＰ電流阻止層の抵抗の低
下を防ぐことができる。
ＩｎＡｓＰ層またはＧａＩｎＡｓ層とｐ型ドーパントを
含むｐ型ＩｎＰ層とを積層させてヘテロ接合界面を形成
すると、ｐ型ドーパントは積層過程においてヘテロ接合
界面に蓄積されるという実験的知見に基づくものであ
る。そこで、上述のように、Ｆｅを含む半絶縁性ＩｎＰ
電流阻止層とｐ型ＩｎＰ層の間にノンドープまたはｎ型
のＧａＩｎＡｓ（Ｐ）層を挿入すると、ｐ型ＩｎＰ層の
ｐ型ドーパントと半絶縁性ＩｎＰ電流阻止層のＦｅとの
相互拡散を防ぎ、半絶縁性ＩｎＰ電流阻止層の抵抗の低
下を防ぐことができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、１１はｎ−Ｉｎ
Ｐ基板、１２は０．５μｍ厚のｎ−ＩｎＰクラッド層、
１３は０．１５μｍ厚、１．５μｍ幅のノンドープＧａ
ＩｎＡｓＰ活性層、１４は３μｍ厚のＺｎドープｐ−Ｉ
ｎＰクラッド層、１５は０．５μｍ厚のｐ−ＧａＩｎＡ
ｓコンタクト層、１６は２．５μｍ厚のＦｅドープ半絶
縁性ＩｎＰ層、１７は０．５μｍ厚のｎ−ＩｎＧａＡｓ
Ｐ層である。Ｆｅドープ半絶縁性ＩｎＰ層１６は、フェ
ロセン（Ｆｅ（Ｃ5 Ｈ5 ）2 ）を有機金属材料として有
機金属気相成長（ＭＯＣＶＤ）法で結晶成長させる。上
記実施例のレーザ特性は、ｎ−ＩｎＧａＡｓＰ層１７を
挿入しない従来の素子に比較して、しきい値電流は同等
であったが、光出力は２倍になり、最高動作温度も従来
の８０℃から１００℃に向上した。
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、１１はｎ−Ｉｎ
Ｐ基板、１２は０．５μｍ厚のｎ−ＩｎＰクラッド層、
１３は０．１５μｍ厚、１．５μｍ幅のノンドープＧａ
ＩｎＡｓＰ活性層、１４は３μｍ厚のＺｎドープｐ−Ｉ
ｎＰクラッド層、１５は０．５μｍ厚のｐ−ＧａＩｎＡ
ｓコンタクト層、１６は２．５μｍ厚のＦｅドープ半絶
縁性ＩｎＰ層、１７は０．５μｍ厚のｎ−ＩｎＧａＡｓ
Ｐ層である。Ｆｅドープ半絶縁性ＩｎＰ層１６は、フェ
ロセン（Ｆｅ（Ｃ5 Ｈ5 ）2 ）を有機金属材料として有
機金属気相成長（ＭＯＣＶＤ）法で結晶成長させる。上
記実施例のレーザ特性は、ｎ−ＩｎＧａＡｓＰ層１７を
挿入しない従来の素子に比較して、しきい値電流は同等
であったが、光出力は２倍になり、最高動作温度も従来
の８０℃から１００℃に向上した。
【０００７】図２は本発明にかかる他の実施例の断面図
である。本実施例は基板をｐ型にした例である。図中、
２１はｐ−ＩｎＰ基板、２２は１．０μｍ厚のｐ−Ｉｎ
Ｐクラッド層、２３は０．１５μｍ厚、１．５μｍ幅の
ノンドープＧａＩｎＡｓＰ活性層、２４は３μｍ厚のｎ
−ＩｎＰクラッド層、２５は０．５μｍ厚のｎ−ＧａＩ
ｎＡｓコンタクト層、２６は０．２μｍ厚のｐ−ＩｎＰ
層、２７は０．５μｍ厚のｎ−ＩｎＧａＡｓＰ層、２８
は２．５μｍ厚のＦｅドープ半絶縁性ＩｎＰ層である。
なお、本発明は上記実施例に限定されず、活性層に歪量
子井戸構造を用いてもよく、構成する各層の厚さを変え
てもよい。
である。本実施例は基板をｐ型にした例である。図中、
２１はｐ−ＩｎＰ基板、２２は１．０μｍ厚のｐ−Ｉｎ
Ｐクラッド層、２３は０．１５μｍ厚、１．５μｍ幅の
ノンドープＧａＩｎＡｓＰ活性層、２４は３μｍ厚のｎ
−ＩｎＰクラッド層、２５は０．５μｍ厚のｎ−ＧａＩ
ｎＡｓコンタクト層、２６は０．２μｍ厚のｐ−ＩｎＰ
層、２７は０．５μｍ厚のｎ−ＩｎＧａＡｓＰ層、２８
は２．５μｍ厚のＦｅドープ半絶縁性ＩｎＰ層である。
なお、本発明は上記実施例に限定されず、活性層に歪量
子井戸構造を用いてもよく、構成する各層の厚さを変え
てもよい。
【０００８】
【発明の効果】以上説明したように本発明によれば、ス
トライプ状に形成され、少なくとも活性層を含むメサ部
分と、該メサ部分の両側を埋め込む、ｎ型ＩｎＰ層とｐ
型ドーパントを含むｐ型ＩｎＰ層で挟まれたＦｅを含む
半絶縁性ＩｎＰ電流阻止層とを備えた埋め込み型の半導
体レーザ素子において、半絶縁性ＩｎＰ電流阻止層とそ
れを挟む二つのＩｎＰ層の一方のｐ型ＩｎＰ層との間に
ノンドープまたはｎ型のＧａＩｎＡｓ（Ｐ）層が挿入さ
れているため、ｐ型ドーパントとＦｅとの相互拡散を防
ぎ、半絶縁性ＩｎＰ電流阻止層の抵抗の低下を防ぐこと
ができるので、光出力が高くなり、最高動作温度も上昇
するという優れた効果がある。
トライプ状に形成され、少なくとも活性層を含むメサ部
分と、該メサ部分の両側を埋め込む、ｎ型ＩｎＰ層とｐ
型ドーパントを含むｐ型ＩｎＰ層で挟まれたＦｅを含む
半絶縁性ＩｎＰ電流阻止層とを備えた埋め込み型の半導
体レーザ素子において、半絶縁性ＩｎＰ電流阻止層とそ
れを挟む二つのＩｎＰ層の一方のｐ型ＩｎＰ層との間に
ノンドープまたはｎ型のＧａＩｎＡｓ（Ｐ）層が挿入さ
れているため、ｐ型ドーパントとＦｅとの相互拡散を防
ぎ、半絶縁性ＩｎＰ電流阻止層の抵抗の低下を防ぐこと
ができるので、光出力が高くなり、最高動作温度も上昇
するという優れた効果がある。
【図１】本発明にかかる半導体レーザ素子の一実施例の
断面図である。
断面図である。
【図２】本発明にかかる他の実施例の断面図である。
【図３】従来の埋め込み型半導体レーザ素子の断面図で
ある。
ある。
１１ ｎ−ＩｎＰ基板 １２、２４ ｎ−ＩｎＰクラッド層 １３、２３ 活性層 １４、２２ ｐ−ＩｎＰクラッド層 １５、２５ コンタクト層 １６、２８ 半絶縁性ＩｎＰ層 １７、２７ ｎ−ＩｎＧａＡｓＰ層 ２１ ｐ−ＩｎＰ基板 ２６ ｐ−ＩｎＰ層
Claims (1)
- 【請求項１】 ストライプ状に形成され、少なくとも活
性層を含むメサ部分と、該メサ部分の両側を埋め込む、
ｎ型ＩｎＰ層とｐ型ドーパントを含むｐ型ＩｎＰ層で挟
まれたＦｅを含む半絶縁性ＩｎＰ電流阻止層とを備えた
埋め込み型の半導体レーザ素子において、半絶縁性Ｉｎ
Ｐ電流阻止層とそれを挟む二つのＩｎＰ層の一方のｐ型
ＩｎＰ層との間にノンドープまたはｎ型のＧａＩｎＡｓ
（Ｐ）層が挿入されてなることを特徴とする半導体レー
ザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301290A JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301290A JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131116A true JPH07131116A (ja) | 1995-05-19 |
Family
ID=17895057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301290A Pending JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131116A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
| US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| JP2005064512A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 集積光学装置及びその製造方法 |
| JP2016092155A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体レーザおよび半導体レーザの製造方法 |
-
1993
- 1993-11-05 JP JP5301290A patent/JPH07131116A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
| US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| US6562649B2 (en) | 1997-10-20 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| JP2005064512A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 集積光学装置及びその製造方法 |
| JP2016092155A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体レーザおよび半導体レーザの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701993B2 (en) | Semiconductor optical device and a method of fabricating the same | |
| US6815786B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP4057802B2 (ja) | 半導体光素子 | |
| US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP2016031970A (ja) | 光半導体装置 | |
| US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
| US7804870B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| JP2010010622A (ja) | 半導体光素子 | |
| JP4072937B2 (ja) | 半導体光素子 | |
| JPH07131116A (ja) | 半導体レーザ素子 | |
| JP2011040632A (ja) | 半導体光素子 | |
| US6813298B2 (en) | Current blocking structure to improve semiconductor laser performance | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3645320B2 (ja) | 半導体レーザ素子 | |
| JP2005209909A (ja) | 半導体光素子及びその製造方法 | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH09129969A (ja) | 半導体レーザ | |
| JP4983791B2 (ja) | 光半導体素子 | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JP2004109594A (ja) | 導波路型半導体素子 | |
| US11196232B2 (en) | Modulation doped semiconductor laser and manufacturing method therefor | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH04199587A (ja) | 光半導体素子 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH0511674B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |