JPH07131116A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH07131116A JPH07131116A JP5301290A JP30129093A JPH07131116A JP H07131116 A JPH07131116 A JP H07131116A JP 5301290 A JP5301290 A JP 5301290A JP 30129093 A JP30129093 A JP 30129093A JP H07131116 A JPH07131116 A JP H07131116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- type
- semi
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 レーザ特性を向上させた埋め込み型の半導体
レーザ素子を提供する。 【構成】 ストライプ状に形成され、少なくとも活性層
13を含むメサ部分と、該メサ部分の両側を埋め込む、
n型InP層12とp型ドーパントを含むp型InP層
14で挟まれたFeを含む半絶縁性InP電流阻止層1
6とを備えた埋め込み型の半導体レーザ素子において、
半絶縁性InP電流阻止層16とそれを挟む二つのIn
P層の一方のp型InP層14との間にノンドープまた
はn型のGaInAs(P)層17を挿入する。
レーザ素子を提供する。 【構成】 ストライプ状に形成され、少なくとも活性層
13を含むメサ部分と、該メサ部分の両側を埋め込む、
n型InP層12とp型ドーパントを含むp型InP層
14で挟まれたFeを含む半絶縁性InP電流阻止層1
6とを備えた埋め込み型の半導体レーザ素子において、
半絶縁性InP電流阻止層16とそれを挟む二つのIn
P層の一方のp型InP層14との間にノンドープまた
はn型のGaInAs(P)層17を挿入する。
Description
【0001】
【産業上の利用分野】本発明は、埋め込み型半導体レー
ザ素子に関する。
ザ素子に関する。
【0002】
【従来技術】幅1.5μm程度の活性層を電流阻止層で
埋め込んだ埋め込み型半導体レーザ素子では、低しきい
値電流動作、基本横モード動作を実現できる。特に、埋
め込み層に半絶縁性InPを用いた埋め込み型半導体レ
ーザ素子では、寄生容量がp−n接合を用いた素子に比
較して低減され、優れた変調特性を有する。従来の埋め
込み型半導体レーザ素子は、例えば図3に示す構造をし
ている。図中、1はn−InP基板、2はn−InPク
ラッド層、3はノンドープGaInAsP活性層、4は
Znドープp−InPクラッド層、5はp−GaInA
sコンタクト層、6はFeドープ半絶縁性InP層、7
はn−InP層である。
埋め込んだ埋め込み型半導体レーザ素子では、低しきい
値電流動作、基本横モード動作を実現できる。特に、埋
め込み層に半絶縁性InPを用いた埋め込み型半導体レ
ーザ素子では、寄生容量がp−n接合を用いた素子に比
較して低減され、優れた変調特性を有する。従来の埋め
込み型半導体レーザ素子は、例えば図3に示す構造をし
ている。図中、1はn−InP基板、2はn−InPク
ラッド層、3はノンドープGaInAsP活性層、4は
Znドープp−InPクラッド層、5はp−GaInA
sコンタクト層、6はFeドープ半絶縁性InP層、7
はn−InP層である。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
半導体レーザ素子には次のような問題があった。即ち、
結晶成長の過程において、p−InPクラッド層4から
ドーパントとして用いられているZnが拡散し、半絶縁
性InP層6にドープされたFeとZnが相互拡散し
て、半絶縁性InP層6の抵抗が低下する。この現象を
抑えるために、n−InP層7がp−InPクラッド層
4と半絶縁性InP層6の間に挿入されている。しか
し、n−InP層7だけでは、Znの拡散を十分に抑制
することができず、高電流注入域および高温において、
漏れ電流が増加し、光出力が飽和するという問題があっ
た。
半導体レーザ素子には次のような問題があった。即ち、
結晶成長の過程において、p−InPクラッド層4から
ドーパントとして用いられているZnが拡散し、半絶縁
性InP層6にドープされたFeとZnが相互拡散し
て、半絶縁性InP層6の抵抗が低下する。この現象を
抑えるために、n−InP層7がp−InPクラッド層
4と半絶縁性InP層6の間に挿入されている。しか
し、n−InP層7だけでは、Znの拡散を十分に抑制
することができず、高電流注入域および高温において、
漏れ電流が増加し、光出力が飽和するという問題があっ
た。
【0004】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子を提供するもので、ストライプ
状に形成され、少なくとも活性層を含むメサ部分と、該
メサ部分の両側を埋め込む、n型InP層とp型ドーパ
ントを含むp型InP層で挟まれたFeを含む半絶縁性
InP電流阻止層とを備えた埋め込み型の半導体レーザ
素子において、半絶縁性InP電流阻止層とそれを挟む
二つのInP層の一方のp型InP層との間にノンドー
プまたはn型のGaInAs(P)層が挿入されてなる
ことを特徴とするものである。
決した半導体レーザ素子を提供するもので、ストライプ
状に形成され、少なくとも活性層を含むメサ部分と、該
メサ部分の両側を埋め込む、n型InP層とp型ドーパ
ントを含むp型InP層で挟まれたFeを含む半絶縁性
InP電流阻止層とを備えた埋め込み型の半導体レーザ
素子において、半絶縁性InP電流阻止層とそれを挟む
二つのInP層の一方のp型InP層との間にノンドー
プまたはn型のGaInAs(P)層が挿入されてなる
ことを特徴とするものである。
【0005】
【作用】本発明は、GaInAs(P)層、即ち、Ga
InAsP層またはGaInAs層とp型ドーパントを
含むp型InP層とを積層させてヘテロ接合界面を形成
すると、p型ドーパントは積層過程においてヘテロ接合
界面に蓄積されるという実験的知見に基づくものであ
る。そこで、上述のように、Feを含む半絶縁性InP
電流阻止層とp型InP層の間にノンドープまたはn型
のGaInAs(P)層を挿入すると、p型InP層の
p型ドーパントと半絶縁性InP電流阻止層のFeとの
相互拡散を防ぎ、半絶縁性InP電流阻止層の抵抗の低
下を防ぐことができる。
InAsP層またはGaInAs層とp型ドーパントを
含むp型InP層とを積層させてヘテロ接合界面を形成
すると、p型ドーパントは積層過程においてヘテロ接合
界面に蓄積されるという実験的知見に基づくものであ
る。そこで、上述のように、Feを含む半絶縁性InP
電流阻止層とp型InP層の間にノンドープまたはn型
のGaInAs(P)層を挿入すると、p型InP層の
p型ドーパントと半絶縁性InP電流阻止層のFeとの
相互拡散を防ぎ、半絶縁性InP電流阻止層の抵抗の低
下を防ぐことができる。
【0006】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図1は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、11はn−In
P基板、12は0.5μm厚のn−InPクラッド層、
13は0.15μm厚、1.5μm幅のノンドープGa
InAsP活性層、14は3μm厚のZnドープp−I
nPクラッド層、15は0.5μm厚のp−GaInA
sコンタクト層、16は2.5μm厚のFeドープ半絶
縁性InP層、17は0.5μm厚のn−InGaAs
P層である。Feドープ半絶縁性InP層16は、フェ
ロセン(Fe(C5 H5 )2 )を有機金属材料として有
機金属気相成長(MOCVD)法で結晶成長させる。上
記実施例のレーザ特性は、n−InGaAsP層17を
挿入しない従来の素子に比較して、しきい値電流は同等
であったが、光出力は2倍になり、最高動作温度も従来
の80℃から100℃に向上した。
を詳細に説明する。図1は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、11はn−In
P基板、12は0.5μm厚のn−InPクラッド層、
13は0.15μm厚、1.5μm幅のノンドープGa
InAsP活性層、14は3μm厚のZnドープp−I
nPクラッド層、15は0.5μm厚のp−GaInA
sコンタクト層、16は2.5μm厚のFeドープ半絶
縁性InP層、17は0.5μm厚のn−InGaAs
P層である。Feドープ半絶縁性InP層16は、フェ
ロセン(Fe(C5 H5 )2 )を有機金属材料として有
機金属気相成長(MOCVD)法で結晶成長させる。上
記実施例のレーザ特性は、n−InGaAsP層17を
挿入しない従来の素子に比較して、しきい値電流は同等
であったが、光出力は2倍になり、最高動作温度も従来
の80℃から100℃に向上した。
【0007】図2は本発明にかかる他の実施例の断面図
である。本実施例は基板をp型にした例である。図中、
21はp−InP基板、22は1.0μm厚のp−In
Pクラッド層、23は0.15μm厚、1.5μm幅の
ノンドープGaInAsP活性層、24は3μm厚のn
−InPクラッド層、25は0.5μm厚のn−GaI
nAsコンタクト層、26は0.2μm厚のp−InP
層、27は0.5μm厚のn−InGaAsP層、28
は2.5μm厚のFeドープ半絶縁性InP層である。
なお、本発明は上記実施例に限定されず、活性層に歪量
子井戸構造を用いてもよく、構成する各層の厚さを変え
てもよい。
である。本実施例は基板をp型にした例である。図中、
21はp−InP基板、22は1.0μm厚のp−In
Pクラッド層、23は0.15μm厚、1.5μm幅の
ノンドープGaInAsP活性層、24は3μm厚のn
−InPクラッド層、25は0.5μm厚のn−GaI
nAsコンタクト層、26は0.2μm厚のp−InP
層、27は0.5μm厚のn−InGaAsP層、28
は2.5μm厚のFeドープ半絶縁性InP層である。
なお、本発明は上記実施例に限定されず、活性層に歪量
子井戸構造を用いてもよく、構成する各層の厚さを変え
てもよい。
【0008】
【発明の効果】以上説明したように本発明によれば、ス
トライプ状に形成され、少なくとも活性層を含むメサ部
分と、該メサ部分の両側を埋め込む、n型InP層とp
型ドーパントを含むp型InP層で挟まれたFeを含む
半絶縁性InP電流阻止層とを備えた埋め込み型の半導
体レーザ素子において、半絶縁性InP電流阻止層とそ
れを挟む二つのInP層の一方のp型InP層との間に
ノンドープまたはn型のGaInAs(P)層が挿入さ
れているため、p型ドーパントとFeとの相互拡散を防
ぎ、半絶縁性InP電流阻止層の抵抗の低下を防ぐこと
ができるので、光出力が高くなり、最高動作温度も上昇
するという優れた効果がある。
トライプ状に形成され、少なくとも活性層を含むメサ部
分と、該メサ部分の両側を埋め込む、n型InP層とp
型ドーパントを含むp型InP層で挟まれたFeを含む
半絶縁性InP電流阻止層とを備えた埋め込み型の半導
体レーザ素子において、半絶縁性InP電流阻止層とそ
れを挟む二つのInP層の一方のp型InP層との間に
ノンドープまたはn型のGaInAs(P)層が挿入さ
れているため、p型ドーパントとFeとの相互拡散を防
ぎ、半絶縁性InP電流阻止層の抵抗の低下を防ぐこと
ができるので、光出力が高くなり、最高動作温度も上昇
するという優れた効果がある。
【図1】本発明にかかる半導体レーザ素子の一実施例の
断面図である。
断面図である。
【図2】本発明にかかる他の実施例の断面図である。
【図3】従来の埋め込み型半導体レーザ素子の断面図で
ある。
ある。
11 n−InP基板 12、24 n−InPクラッド層 13、23 活性層 14、22 p−InPクラッド層 15、25 コンタクト層 16、28 半絶縁性InP層 17、27 n−InGaAsP層 21 p−InP基板 26 p−InP層
Claims (1)
- 【請求項1】 ストライプ状に形成され、少なくとも活
性層を含むメサ部分と、該メサ部分の両側を埋め込む、
n型InP層とp型ドーパントを含むp型InP層で挟
まれたFeを含む半絶縁性InP電流阻止層とを備えた
埋め込み型の半導体レーザ素子において、半絶縁性In
P電流阻止層とそれを挟む二つのInP層の一方のp型
InP層との間にノンドープまたはn型のGaInAs
(P)層が挿入されてなることを特徴とする半導体レー
ザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301290A JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301290A JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07131116A true JPH07131116A (ja) | 1995-05-19 |
Family
ID=17895057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5301290A Pending JPH07131116A (ja) | 1993-11-05 | 1993-11-05 | 半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07131116A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
JP2005064512A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 集積光学装置及びその製造方法 |
JP2016092155A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体レーザおよび半導体レーザの製造方法 |
-
1993
- 1993-11-05 JP JP5301290A patent/JPH07131116A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
US6562649B2 (en) | 1997-10-20 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
JP2005064512A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 集積光学装置及びその製造方法 |
JP2016092155A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体レーザおよび半導体レーザの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7701993B2 (en) | Semiconductor optical device and a method of fabricating the same | |
US6815786B2 (en) | Semiconductor optical device and method of manufacturing the same | |
JP4057802B2 (ja) | 半導体光素子 | |
US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
JP2016031970A (ja) | 光半導体装置 | |
US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
US7804870B2 (en) | Semiconductor optical device and manufacturing method thereof | |
JP2010010622A (ja) | 半導体光素子 | |
JP4072937B2 (ja) | 半導体光素子 | |
JPH07131116A (ja) | 半導体レーザ素子 | |
JP2011040632A (ja) | 半導体光素子 | |
US6813298B2 (en) | Current blocking structure to improve semiconductor laser performance | |
JPS61164287A (ja) | 半導体レ−ザ | |
JP3645320B2 (ja) | 半導体レーザ素子 | |
JP2005209909A (ja) | 半導体光素子及びその製造方法 | |
JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
JPH09129969A (ja) | 半導体レーザ | |
JP4983791B2 (ja) | 光半導体素子 | |
JP3403915B2 (ja) | 半導体レーザ | |
JP2004109594A (ja) | 導波路型半導体素子 | |
US11196232B2 (en) | Modulation doped semiconductor laser and manufacturing method therefor | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
JPH04199587A (ja) | 光半導体素子 | |
JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
JPH0511674B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |