JP4072938B2 - 半導体光素子及びその製造方法 - Google Patents
半導体光素子及びその製造方法 Download PDFInfo
- Publication number
- JP4072938B2 JP4072938B2 JP2001141184A JP2001141184A JP4072938B2 JP 4072938 B2 JP4072938 B2 JP 4072938B2 JP 2001141184 A JP2001141184 A JP 2001141184A JP 2001141184 A JP2001141184 A JP 2001141184A JP 4072938 B2 JP4072938 B2 JP 4072938B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active region
- mass transport
- mesa stripe
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光通信に有用な埋め込み型の半導体光素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体材料を用いた発光素子や光変調器の製作に当たっては、素子性能や信頼性等の向上のために埋め込み構造が用いられている。
この埋め込み構造の一つとしてマストランスポートによる埋め込み構造がある（特開平８−２５０８０６号公報）。
このマストランスポートとは、メサストライプに加工された活性層側面の加工ダメージをいわゆるウェットエッチングで除去し、その後成長装置に装填し、昇温時にクラッド層の一部が融解し活性層側面に移動し再結晶化することにより、活性層側面をクラッド領域の材料で埋め込むものである。
【０００３】
これによって、ドライエッチングの表面加工層の除去や、昇温時の熱ダメージを防げるという特徴がある。
しかし、このマストランスポートでは、クラッド領域の材料の一部が溶解して活性層側面に移動し、再結晶化することにより埋め込みを行うために、クラッド層に添加されている不純物も一緒に移動し再結晶化した埋め込み部位に取り込まれることになる。
このため接合領域の面積が増えたり、リーク電流の原因となったりする。
【０００４】
また、溶解したクラッド層の材料に含まれている不純物が、埋め込み部位に隣接する活性層に拡散し、活性層の発光特性を劣化させる原因にもなる。
特に、マストランスポートで形成された部位にｐ形不純物の亜鉛（Ｚn）が含くまれると、ｐｎ接合埋め込みの場合にはｐ形埋め込み層とマストランスポートで形成した部位が連続したり、鉄（Ｆe）を添加した半絶縁層による埋め込みの場合には、ＦeとＺnの相互拡散の原因となり、リーク電流や接合容量の増える要因となる。
【０００５】
高抵抗埋め込み層には、従来、鉄（Ｆe）をドーピングした半導体結晶が用いられているが、埋め込み層に含まれる鉄（Ｆe）とｐ型クラッド層とｐ型コンタクト層のドーパントである亜鉛（Ｚn）とが埋め込み界面で相互拡散する問題があった。
その結果、亜鉛が埋め込み層に拡散し、素子特性劣化、特に変調特性劣化の要因となっていた。
【０００６】
ところが、最近、Ｒuをドーパントとした半絶縁性ＩnＰ結晶がエピタキシャル成長法により得られている（A.Dadger et.al, Appl.ied Physics Letters 73, N026 pp3878-3880 (1998)) 。
ビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) をＲuの原料ガスとして用い、有機金属気相エピタキシ（ＭＯＶＰＥ）法により、Ｒuを４×１０18ｃｍ3まで添加したＩnＰ結晶を成長している。
【０００７】
ＲuはＺnとほとんど相互拡散をおこさないことが見いだされ、電子に対してのみならず正孔に対しても十分補償可能なものである。
また、Ｒuを添加した高抵抗埋め込み層を用いた半導体レーザ作製の報告がなされている(A.van Geelen et. al, 11th International Conference on Indium Phosphide and Related materials TuB1-2 (1999))。
この報告では、Ｒuを添加した高抵抗ＩnＰ層とその上に形成したｎ型ＩnＰホールブロック層を埋め込み層として用いた半導体レーザの製作が述べられている。
埋め込み層の成長は、ＭＯＶＰＥ法を用いたエピタキシャル成長により行われており、マストランスポートは用いられていない。
【０００８】
【発明が解決しようとする課題】
従来技術では、マストランスポートで形成された部位がｐ型となる、接合容量が増える、電流のリークパスができる、等の問題があるため素子の性能が低下し、製作歩留まりが低かった。
また、Ｒuの添加はエピタキシャル成長法により行われており、マストランスポートによる添加は行われていなかった。
【０００９】
本発明は、これらの従来素子の有する欠点を解決するため、及びマストランスポートを用いた作製方法の欠点を解決するためになされたものである。
即ち、ｐｎ埋め込み構造ではリークパスを防ぎ、半絶縁性埋め込みでは、相互拡散を防ぎ、リークや接合容量の少ない高性能な半導体光素子、及びそれを製作歩留まり良く製造する方法を提供するものである。
【００１０】
【課題を解決するための手段】
前記目的を達成する本発明の請求項１に係る半導体光素子は、半導体基板上に、少なくとも第一の導電型を有するクラッド層、光吸収層である活性領域、第二の導電型を有するクラッド層が積層された積層体からなるメサストライプがあり、該活性領域の幅は該メサストライプの幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側にあり、該メサストライプの両側を埋め込み層で埋め込んだ高速電界吸収型光変調器である半導体光素子において、少なくとも該活性領域の両側面にある空隙に、マストランスポートによりルテニウムを添加した半絶縁層を配することによりメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制することを特徴とする。
前記目的を達成する本発明の請求項２に係る半導体光素子は、請求項１において、前記活性領域は、ＩｎＧａＡｌＡｓ井戸層及びＩｎＡｌＡｓ障壁層よりなるＭＱＷ層であることを特徴とする。
【００１１】
前記目的を達成する本発明の請求項３に係る半導体光素子の製造方法は、第一の導電型を有する半導体基板上に、第一の導電型を有するクラッド層、光吸収層である活性領域、及び第二の導電形を有するクラッド層を順次積層して積層体を形成する第１の工程と、該積層体上に誘電体薄膜からなるマスクを形成し、該マスクを介して該積層体層をエッチングし、メサストライプを形成する第２の工程と、選択的なエッチングにより該活性領域の両側面をエッチングし、該活性領域の幅が該メサストライプ幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側になるようにする第３の工程と、該活性領域の両側面をマストランスポートにより埋め込む第４の工程と、マストランスポートにより活性領域の両側面が埋め込まれたメサストライプ構造の両わきを、半絶縁性半導体で埋め込む第５の工程とからなる高速電界吸収型光変調器である半導体光素子の製造方法において、前記高速電界吸収型光変調器におけるメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制するために上記第４の工程においてルテニウム（元素記号：Ｒu）を含む原料ガスを流しながらマストランスポートを行うことにより該活性領域の両側面にある空隙にルテニウムを添加した半絶縁層を形成することを特徴とする。
前記目的を達成する本発明の請求項４に係る半導体光素子の製造方法は、請求項３の第４の工程において、５００℃から６５０℃までルテニウムを含む有機金属ガスを流すことを特徴とする。
【００１２】
〔作用〕
Ｒuを添加した半導体層は半絶縁性であり、ｐ形不純物との相互拡散がなく、安定した高抵抗層を実現でき、良質な電流狭窄層を実現できる。
そのため、活性領域の両脇にＲu添加層を配することによりｐｎ接合面積を減少させたり、活性領域側壁のリーク電流を少なくし、高周波特性が良く、効率のよい、変調器や発光素子を実現できる。
【００１３】
また、Ｒuはマストランスポートを行う際に雰囲気中にＲuを含む有機金属ガスを供給すれば、マストランスポートで形成した部位に簡単に添加することができる。
そのため、マストランスポートにより活性領域の両脇を埋め込めば、その埋め込んだ領域（マストランスポート形成部位）は半絶縁性となる。
Ｒuの持つ正孔（ホール）に対する補償効果により、例えマストランスポート形成部位にｐ型不純物の亜鉛（Ｚn）が混入しても半絶縁性の層ができる。
【００１４】
【発明の実施の形態】
〔実施例１〕
本発明の第１の実施例を図１に示す。
本実施例は、ＩnＧaＡlＡs／ＩnＡlＡs−ＭＱＷを光吸収層に用いた電界吸収型光変調器（ＥＡ変調器）である。
【００１５】
図１に示すように、ｎ型ＩnＰ基板１０上に層厚約１μｍのｎ型ＩnＰクラッド層１２、活性領域１４、層厚１．５μｍのｐ型ＩnＰクラッド層１６、層厚０．１μｍのｐ型インジウムガリウム砒素燐（ＩnＧaＡsＰ：組成波長１．３ミクロン）電極層１８、層厚０．３μｍのｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の順に積層した。
【００１６】
それぞれの化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
このときの活性領域１４は下から層厚４０ｎｍの無添加（故意に添加していない）ＩnＧaＡsＰ層（組成波長１．３μｍ）、６対のＩnＧaＡs井戸層（圧縮歪み０．５％、層厚５ｎｍ）、ＩnＡlＡs障壁層（伸張歪み０．４％、層厚１１ｎｍ）からなるＭＱＷ層、層厚４０ｎｍの無添加ＩnＧaＡsＰ層（組成波長１．３μｍ）からなる。
【００１７】
この積層体がメサストライプに加工され、その両脇を半絶縁ＩnＰ埋め込み層２６で埋め込んでいる。
更にｎ型ＩnＰ基板１０の裏面にＡuＧeＮiのｎ型電極３０を、ｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の上にＡuＺn／Ａuのｐ型ストライプ電極２８をそれぞれ形成している。
この構造が従来の埋め込み型光素子と異なる点は、活性領域１４と半絶縁ＩnＰ埋め込み層２６との間にＲu添加ＩnＰ層２４が配されていることである。
【００１８】
即ち、活性領域１４の幅がメサストライプの幅よりも狭く、活性領域１４の両側面がメサストライプの側壁より内側に入り込んでおり、この様にして出来た空隙にＲu添加ＩnＰ層２４が配されている。
この様な構成をとったために、活性領域の両側にｐｎ接合が形成されず、従来問題となっていた容量の増加は起こらない。また、リーク電流も発生しない。
【００１９】
従来、活性領域の両側に空隙がある場合には、マストランスポートによりクラッド層の一部が融解し、この空隙に移動して再結晶化するため、クラッド層に添加されている不純物が取り込まれ、活性領域の両側にｐｎ接合が形成されていた。
また、従来のマストランスポートにより活性領域の両脇を埋め込んだものではＲuの添加は行われておらず、取り込まれた不純物は補償されないままであった。
【００２０】
本実施例では、ｎ型ＩnＰ基板１０上に素子を作製した場合を説明したが、基板はｎ型ＩnＰに限られず、半絶縁性のＩnＰ基板でもｐ型ＩnＰ基板でも可能である。
半絶縁性のＩnＰ基板の場合、ｎ型電極は基板裏面に形成されるのではなく、ｎ型ＩnＰクラッド層１２に電気的な接触が得られるように形成する事が必要である。
【００２１】
また、ｐ型ＩnＰ基板の場合には、ｐ型ＩnＰ基板上に層厚約１μｍのｐ型ＩnＰクラッド層、活性領域、層厚１．５μｍのｎ型ＩnＰクラッド層、層厚０．１μｍのｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ：組成波長１．３ミクロン）電極層、層厚０．３μｍのｎ型インジウムガリウム砒素（ＩnＧaＡs）電極層の順に積層すればよい。
活性領域の構造はｎ型ＩnＰ基板上のものと同じでよい。
そして、基板裏面にＡuＺn／Ａuのｐ型電極、ｎ型インジウムガリウム砒素（ＩnＧaＡs）電極層の上にＡuＧeＮiのｎ型ストライプ電極電極を形成する。
【００２２】
次に、この電界吸収型光変調器の製造方法を説明する。
まず、図２（ａ）に示すようにｎ型ＩnＰ基板１０上に公知のＭＯＶＰＥ法により層厚約１μｍのｎ型ＩnＰクラッド層１２、活性領域１４、層厚１．５μｍのｐ型ＩnＰクラッド層１６、層厚０．１μｍのｐ型インジウムガリウム砒素燐（ＩnＧaＡsＰ，組成波長１．３ミクロン）電極層１８、層厚０．３μｍのｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の順に成長した。
【００２３】
それぞれの化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
このときの活性領域１４は層厚４０ｎｍの無添加（故意に添加していない）ＩnＧaＡsＰ層（組成波長１．３μｍ）、６対のＩnＧaＡs井戸層（圧縮歪み０．５％、層厚５ｎｍ）、ＩnＡlＡs障壁層（伸張歪み０．４％、層厚１１ｎｍ）からなるＭＱＷ層、層厚４０ｎｍの無添加ＩnＧaＡsＰ層（組成波長１．３μｍ）からなる。
原料はトリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、ジエチル亜鉛、フォスフィン、アルシン、シランである。
【００２４】
次に、図２（ｂ）に示すように、ｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の上にプラズマＣＶＤ法やスパッタ法によりＳiＯ2等の誘電体膜を形成し、通常のフォトリソグラフィーでストライプ状に加工した誘電体マスク２２を形成する。
そして、図２（ｃ）に示す様に、反応性イオンエッチング（ＲＩＥ）により、垂直メサストライプを形成する。
【００２５】
更に、塩酸でＩnＰ層１２，１６の側壁をエッチングし、更に、室温で硫酸系エッチング液（例えば、硫酸：過酸化水素：水＝３：１：１の混合液）で活性領域１４及び電極層１８，２０の側壁をエッチングした。
この様な選択的に材料をエッチングするエッチング液を用いることにより、図３（ａ）に示す様に、活性領域１４の幅がメサストライプ幅よりも狭くなるようにすることができる。
【００２６】
また、エッチングを行うことによりメサ側面の変成層や加工によるダメージを除去することができる。
続いて、ＭＯＶＰＥ成長装置に装填し、水素とフォスフィンを導入しながら加熱し、５００℃から更にＲuを含む有機金属原料ガスであるビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を流し、昇温する。
【００２７】
このまま、６５０℃まで昇温し、ビスジメチルペンタジエニルルテニウムを流したままマストランスポートを行った。
この結果、活性領域１４周辺のＩnＰ層１２，１６から、ＩnＰがマストランスポートされ活性領域側壁にマストランスポート形成部位２４が形成された。
このとき、図３（ｂ）に示すように、ビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) は熱分解しＲuを生じ、マストランスポート形成部位２４にＲu金属が取り込まれ、半絶縁性となる。
この図３（ｂ）に示す工程が従来技術と著しく異なるところである。
【００２８】
従来のマストランスポートにおいてはＲu添加を行わないので、クラッドＩnＰに含まれていた不純物がそのままマストランスポート形成部位に添加されていた。
しかしながら、本発明のようにマストランスポートを行うときにＲuを含む有機金属原料ガスを流すため、マストランスポート形成部位２４にＲuが添加される。
ＲuはクラッドＩnＰに含まれていた不純物を補償し、マストランスポート形成部位２４を半絶縁にする。
【００２９】
次に、図３（ｃ）に示すように、この垂直メサストライプ基板上に、公知のＭＯＶＰＥ法により、Ｒuを添加しながらＩnＰ層２６を成長させた。
原料としてトリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、アルシンを用い、Ｒuの原料としてビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を用いた。
この後、誘電体マスク２２を除去し、ＡuＺn／Ａuのｐ型ストライプ電極２８を蒸着とリフトオフにより形成し、基板側にＡuＧeＮiｎ型電極３０を蒸着により形成した。
【００３０】
この様にして作製した電界吸収型光変調器の断面構造は、図１に示したものと同じである。
この様にして作製された電界吸収型光変調器の断面を走査型電子顕微鏡で観察したところ、活性領域１４とマストランスポート形成部位２４との間、及びメサストライプと埋め込み層２６との間には空隙が無く、良質なマストランスポート形成部位２４と埋め込み層が得られていることが判った。
この構造は劈開後実装し、その特性を評価したところ、電界吸収型光変調器として好適なものであった。即ち、この変調器の容量は０．５ｐＦであり、従来の１ｐＦに対し半減した。
このため、高速変調器として極めて好適であり、１５ＧＨｚの高速変調が可能であった。
【００３１】
更に、暗電流についても改善が得られ、２Ｖの逆バイアス時で、９０％の素子（チップ）で１ｎＡ以下となった。
本発明のマストランスポートによる埋め込みは、従来のエピタキシャル成長による埋め込み層に比べ容易に空孔のない埋め込みが実現でき、かつ、ＲuとＺnの相互拡散も生じないために、活性層側面のリーク電流は極めて少ない特徴をもっている。
【００３２】
このため、電界吸収型光変調器のような、逆バイアス型デバイスにおいても、十分良好な埋め込み構造が実現できた。
この変調器は印可電圧１．５Ｖで消光比１５ｄＢ，１５ＧＨｚの変調特性を得た。
上記の実施例では、埋め込み層２６としてＲu添加ＩnＰ埋め込み層を用いたが、これに限られるものではない。
光の伝搬モードを調整するため、埋め込み層として組成により屈折率を変えることが可能なＲu添加ＩnＧaＡsＰ層としても良く、また、埋め込み層として従来から用いられているＦe添加ＩnＰ層を用いても、またｐ型ＩnＰとｎ型ＩnＰ層の積層体を用いても同様な効果が期待できる。
【００３３】
ここでは、ＩnＧaＡlＡs／ＩnＡlＡs−ＭＱＷを光吸収層に用いた電界吸収型光変調器を例として示したが、ＭＱＷを活性層とするレーザも同様にして作製できる。
また、活性層をＭＱＷからバルク層に代えても同様な効果が得られることは云うまでもない。
また、ＭＱＷをＩnＧaＡsＰ系の材料で構成しても同様の効果を得ることが出来る。
【００３４】
〔実施例２〕
本発明の第２の実施例としてｐｎ接合埋め込みレーザを取り上げ説明する。
作製方法を説明しながら、その構造を逐次説明する。
実施例１と同様にして、図１（ａ）から図３（ｂ）に示された工程により、図４（ａ）に示すメサストライプ構造を制作する。
マストランスポートの工程においては、Ｒuを含む有機金属原料ガスであるビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を流し、マストランスポート形成部位２４にＲuを添加したことは云うまでもない。
その結果、マストランスポート形成部位２４は半絶縁化されている。
【００３５】
つぎに、成長装置から取り出さずに、そのまま、図４（ｂ）に示すように、マストランスポートよりも低い温度でＺnを添加したｐ型ＩnＰ埋め込み層４０を０．７μｍ、続けてＳiを添加したｎ型ＩnＰ埋め込み層４２を約１．３μｍ成長した。
ここで注意してほしいのは、マストランスポート形成部位２４がＲu添加により半絶縁化されているため、この領域とｐ型ＩnＰ埋め込み層４０が接してもリーク電流は発生しないことである。
【００３６】
この後、誘電体マスク２２を除去し、基板側にＡuＧeＮiのｎ型電極３０、メサ上部にＡuＺnのｐ型電極２８を形成した。
この構造のレーザは活性層側面のリークが防げるため、発光効率が５％向上した。
ここでは、ｎ型ＩnＰ基板を例としたが、ｐ型基板においても、導電型を逆にすれば容易に実現できる。
以上のようにして、発光効率のよいレーザを歩留まり良く実現できた。
【００３７】
このように説明したように本発明は、埋め込み構造半導体光素子の活性領域を、ルテニウム（Ｒu）を添加した半絶縁層で埋め込むことにより、従来問題となっていたリーク電流や接合容量の増大を抑制するものであり、この考えを素子構造及び作製方法として実現したものである。
尚、上記実施例において、Ｒuを含む有機金属原料ガスとして、ビスジメチルペンタディエニルルテニウムが挙げたが、これに限るものではなく、Ｒuを含む他の有機金属原料ガスでも良い。
【００３８】
【発明の効果】
以上、実施例に基づいて具体的に説明したように、本発明によれば、Ｒuを添加した半導体層が半絶縁性となり、ｐ形不純物との相互拡散がなく、安定した高抵抗層を実現でき、良質な電流狭窄層を実現できる。
このため、ｐｎ接合面積を減少させたり、活性領域側壁のリーク電流を少なくし、高周波特性が良く、効率のよい、変調器や発光素子を実現できるという著しい効果を奏する。
また、Ｒuはマストランスポートを行う際に雰囲気中にＲuを含む有機金属ガスを供給すれば、マストランスポートで形成した部位に簡単に添加することができる。
このためｐｎ埋め込み構造では、リークパスを防ぎ、半絶縁性埋め込みでは、相互拡散を防ぎ、リークや接合容量の少ない高性能な半導体光素子を製作歩留まり良く製造する方法を提供するという著しい効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る電界吸収型光変調器の構造を示す断面図である。
【図２】図２（ａ）〜（ｃ）は本発明にかかる第１の実施例の作製方法を示す工程図である。
【図３】図３（ａ）〜（ｃ）は本発明にかかる第１の実施例の作製方法を示す工程図である。
【図４】図４（ａ）〜（ｃ）は本発明にかかる第２実施例の作製方法を示す工程図である。
【符号の説明】
１０ ｎ型ＩnＰ基板
１２ ｎ型ＩnＰクラッド層
１４ 活性領域
１６ ｐ型ＩnＰクラッド層
１８ ｐ型ＩnＧaＡsＰ電極層
２０ ｐ型ＩnＧaＡs電極層
２２ 誘電体マスク
２４ Ｒu添加層
２６ 半絶縁埋め込み層
２８ ｐ型電極
３０ ｎ型電極
４０ ｐ型ＩnＰ埋め込み層
４２ ｎ型ＩnＰ埋め込み層
【発明の属する技術分野】
本発明は光通信に有用な埋め込み型の半導体光素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体材料を用いた発光素子や光変調器の製作に当たっては、素子性能や信頼性等の向上のために埋め込み構造が用いられている。
この埋め込み構造の一つとしてマストランスポートによる埋め込み構造がある（特開平８−２５０８０６号公報）。
このマストランスポートとは、メサストライプに加工された活性層側面の加工ダメージをいわゆるウェットエッチングで除去し、その後成長装置に装填し、昇温時にクラッド層の一部が融解し活性層側面に移動し再結晶化することにより、活性層側面をクラッド領域の材料で埋め込むものである。
【０００３】
これによって、ドライエッチングの表面加工層の除去や、昇温時の熱ダメージを防げるという特徴がある。
しかし、このマストランスポートでは、クラッド領域の材料の一部が溶解して活性層側面に移動し、再結晶化することにより埋め込みを行うために、クラッド層に添加されている不純物も一緒に移動し再結晶化した埋め込み部位に取り込まれることになる。
このため接合領域の面積が増えたり、リーク電流の原因となったりする。
【０００４】
また、溶解したクラッド層の材料に含まれている不純物が、埋め込み部位に隣接する活性層に拡散し、活性層の発光特性を劣化させる原因にもなる。
特に、マストランスポートで形成された部位にｐ形不純物の亜鉛（Ｚn）が含くまれると、ｐｎ接合埋め込みの場合にはｐ形埋め込み層とマストランスポートで形成した部位が連続したり、鉄（Ｆe）を添加した半絶縁層による埋め込みの場合には、ＦeとＺnの相互拡散の原因となり、リーク電流や接合容量の増える要因となる。
【０００５】
高抵抗埋め込み層には、従来、鉄（Ｆe）をドーピングした半導体結晶が用いられているが、埋め込み層に含まれる鉄（Ｆe）とｐ型クラッド層とｐ型コンタクト層のドーパントである亜鉛（Ｚn）とが埋め込み界面で相互拡散する問題があった。
その結果、亜鉛が埋め込み層に拡散し、素子特性劣化、特に変調特性劣化の要因となっていた。
【０００６】
ところが、最近、Ｒuをドーパントとした半絶縁性ＩnＰ結晶がエピタキシャル成長法により得られている（A.Dadger et.al, Appl.ied Physics Letters 73, N026 pp3878-3880 (1998)) 。
ビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) をＲuの原料ガスとして用い、有機金属気相エピタキシ（ＭＯＶＰＥ）法により、Ｒuを４×１０18ｃｍ3まで添加したＩnＰ結晶を成長している。
【０００７】
ＲuはＺnとほとんど相互拡散をおこさないことが見いだされ、電子に対してのみならず正孔に対しても十分補償可能なものである。
また、Ｒuを添加した高抵抗埋め込み層を用いた半導体レーザ作製の報告がなされている(A.van Geelen et. al, 11th International Conference on Indium Phosphide and Related materials TuB1-2 (1999))。
この報告では、Ｒuを添加した高抵抗ＩnＰ層とその上に形成したｎ型ＩnＰホールブロック層を埋め込み層として用いた半導体レーザの製作が述べられている。
埋め込み層の成長は、ＭＯＶＰＥ法を用いたエピタキシャル成長により行われており、マストランスポートは用いられていない。
【０００８】
【発明が解決しようとする課題】
従来技術では、マストランスポートで形成された部位がｐ型となる、接合容量が増える、電流のリークパスができる、等の問題があるため素子の性能が低下し、製作歩留まりが低かった。
また、Ｒuの添加はエピタキシャル成長法により行われており、マストランスポートによる添加は行われていなかった。
【０００９】
本発明は、これらの従来素子の有する欠点を解決するため、及びマストランスポートを用いた作製方法の欠点を解決するためになされたものである。
即ち、ｐｎ埋め込み構造ではリークパスを防ぎ、半絶縁性埋め込みでは、相互拡散を防ぎ、リークや接合容量の少ない高性能な半導体光素子、及びそれを製作歩留まり良く製造する方法を提供するものである。
【００１０】
【課題を解決するための手段】
前記目的を達成する本発明の請求項１に係る半導体光素子は、半導体基板上に、少なくとも第一の導電型を有するクラッド層、光吸収層である活性領域、第二の導電型を有するクラッド層が積層された積層体からなるメサストライプがあり、該活性領域の幅は該メサストライプの幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側にあり、該メサストライプの両側を埋め込み層で埋め込んだ高速電界吸収型光変調器である半導体光素子において、少なくとも該活性領域の両側面にある空隙に、マストランスポートによりルテニウムを添加した半絶縁層を配することによりメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制することを特徴とする。
前記目的を達成する本発明の請求項２に係る半導体光素子は、請求項１において、前記活性領域は、ＩｎＧａＡｌＡｓ井戸層及びＩｎＡｌＡｓ障壁層よりなるＭＱＷ層であることを特徴とする。
【００１１】
前記目的を達成する本発明の請求項３に係る半導体光素子の製造方法は、第一の導電型を有する半導体基板上に、第一の導電型を有するクラッド層、光吸収層である活性領域、及び第二の導電形を有するクラッド層を順次積層して積層体を形成する第１の工程と、該積層体上に誘電体薄膜からなるマスクを形成し、該マスクを介して該積層体層をエッチングし、メサストライプを形成する第２の工程と、選択的なエッチングにより該活性領域の両側面をエッチングし、該活性領域の幅が該メサストライプ幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側になるようにする第３の工程と、該活性領域の両側面をマストランスポートにより埋め込む第４の工程と、マストランスポートにより活性領域の両側面が埋め込まれたメサストライプ構造の両わきを、半絶縁性半導体で埋め込む第５の工程とからなる高速電界吸収型光変調器である半導体光素子の製造方法において、前記高速電界吸収型光変調器におけるメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制するために上記第４の工程においてルテニウム（元素記号：Ｒu）を含む原料ガスを流しながらマストランスポートを行うことにより該活性領域の両側面にある空隙にルテニウムを添加した半絶縁層を形成することを特徴とする。
前記目的を達成する本発明の請求項４に係る半導体光素子の製造方法は、請求項３の第４の工程において、５００℃から６５０℃までルテニウムを含む有機金属ガスを流すことを特徴とする。
【００１２】
〔作用〕
Ｒuを添加した半導体層は半絶縁性であり、ｐ形不純物との相互拡散がなく、安定した高抵抗層を実現でき、良質な電流狭窄層を実現できる。
そのため、活性領域の両脇にＲu添加層を配することによりｐｎ接合面積を減少させたり、活性領域側壁のリーク電流を少なくし、高周波特性が良く、効率のよい、変調器や発光素子を実現できる。
【００１３】
また、Ｒuはマストランスポートを行う際に雰囲気中にＲuを含む有機金属ガスを供給すれば、マストランスポートで形成した部位に簡単に添加することができる。
そのため、マストランスポートにより活性領域の両脇を埋め込めば、その埋め込んだ領域（マストランスポート形成部位）は半絶縁性となる。
Ｒuの持つ正孔（ホール）に対する補償効果により、例えマストランスポート形成部位にｐ型不純物の亜鉛（Ｚn）が混入しても半絶縁性の層ができる。
【００１４】
【発明の実施の形態】
〔実施例１〕
本発明の第１の実施例を図１に示す。
本実施例は、ＩnＧaＡlＡs／ＩnＡlＡs−ＭＱＷを光吸収層に用いた電界吸収型光変調器（ＥＡ変調器）である。
【００１５】
図１に示すように、ｎ型ＩnＰ基板１０上に層厚約１μｍのｎ型ＩnＰクラッド層１２、活性領域１４、層厚１．５μｍのｐ型ＩnＰクラッド層１６、層厚０．１μｍのｐ型インジウムガリウム砒素燐（ＩnＧaＡsＰ：組成波長１．３ミクロン）電極層１８、層厚０．３μｍのｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の順に積層した。
【００１６】
それぞれの化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
このときの活性領域１４は下から層厚４０ｎｍの無添加（故意に添加していない）ＩnＧaＡsＰ層（組成波長１．３μｍ）、６対のＩnＧaＡs井戸層（圧縮歪み０．５％、層厚５ｎｍ）、ＩnＡlＡs障壁層（伸張歪み０．４％、層厚１１ｎｍ）からなるＭＱＷ層、層厚４０ｎｍの無添加ＩnＧaＡsＰ層（組成波長１．３μｍ）からなる。
【００１７】
この積層体がメサストライプに加工され、その両脇を半絶縁ＩnＰ埋め込み層２６で埋め込んでいる。
更にｎ型ＩnＰ基板１０の裏面にＡuＧeＮiのｎ型電極３０を、ｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の上にＡuＺn／Ａuのｐ型ストライプ電極２８をそれぞれ形成している。
この構造が従来の埋め込み型光素子と異なる点は、活性領域１４と半絶縁ＩnＰ埋め込み層２６との間にＲu添加ＩnＰ層２４が配されていることである。
【００１８】
即ち、活性領域１４の幅がメサストライプの幅よりも狭く、活性領域１４の両側面がメサストライプの側壁より内側に入り込んでおり、この様にして出来た空隙にＲu添加ＩnＰ層２４が配されている。
この様な構成をとったために、活性領域の両側にｐｎ接合が形成されず、従来問題となっていた容量の増加は起こらない。また、リーク電流も発生しない。
【００１９】
従来、活性領域の両側に空隙がある場合には、マストランスポートによりクラッド層の一部が融解し、この空隙に移動して再結晶化するため、クラッド層に添加されている不純物が取り込まれ、活性領域の両側にｐｎ接合が形成されていた。
また、従来のマストランスポートにより活性領域の両脇を埋め込んだものではＲuの添加は行われておらず、取り込まれた不純物は補償されないままであった。
【００２０】
本実施例では、ｎ型ＩnＰ基板１０上に素子を作製した場合を説明したが、基板はｎ型ＩnＰに限られず、半絶縁性のＩnＰ基板でもｐ型ＩnＰ基板でも可能である。
半絶縁性のＩnＰ基板の場合、ｎ型電極は基板裏面に形成されるのではなく、ｎ型ＩnＰクラッド層１２に電気的な接触が得られるように形成する事が必要である。
【００２１】
また、ｐ型ＩnＰ基板の場合には、ｐ型ＩnＰ基板上に層厚約１μｍのｐ型ＩnＰクラッド層、活性領域、層厚１．５μｍのｎ型ＩnＰクラッド層、層厚０．１μｍのｎ型インジウムガリウム砒素燐（ＩnＧaＡsＰ：組成波長１．３ミクロン）電極層、層厚０．３μｍのｎ型インジウムガリウム砒素（ＩnＧaＡs）電極層の順に積層すればよい。
活性領域の構造はｎ型ＩnＰ基板上のものと同じでよい。
そして、基板裏面にＡuＺn／Ａuのｐ型電極、ｎ型インジウムガリウム砒素（ＩnＧaＡs）電極層の上にＡuＧeＮiのｎ型ストライプ電極電極を形成する。
【００２２】
次に、この電界吸収型光変調器の製造方法を説明する。
まず、図２（ａ）に示すようにｎ型ＩnＰ基板１０上に公知のＭＯＶＰＥ法により層厚約１μｍのｎ型ＩnＰクラッド層１２、活性領域１４、層厚１．５μｍのｐ型ＩnＰクラッド層１６、層厚０．１μｍのｐ型インジウムガリウム砒素燐（ＩnＧaＡsＰ，組成波長１．３ミクロン）電極層１８、層厚０．３μｍのｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の順に成長した。
【００２３】
それぞれの化合物半導体は特に断らない限り、ＩnＰ基板に格子整合する組成である。
このときの活性領域１４は層厚４０ｎｍの無添加（故意に添加していない）ＩnＧaＡsＰ層（組成波長１．３μｍ）、６対のＩnＧaＡs井戸層（圧縮歪み０．５％、層厚５ｎｍ）、ＩnＡlＡs障壁層（伸張歪み０．４％、層厚１１ｎｍ）からなるＭＱＷ層、層厚４０ｎｍの無添加ＩnＧaＡsＰ層（組成波長１．３μｍ）からなる。
原料はトリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、ジエチル亜鉛、フォスフィン、アルシン、シランである。
【００２４】
次に、図２（ｂ）に示すように、ｐ型インジウムガリウム砒素（ＩnＧaＡs）電極層２０の上にプラズマＣＶＤ法やスパッタ法によりＳiＯ2等の誘電体膜を形成し、通常のフォトリソグラフィーでストライプ状に加工した誘電体マスク２２を形成する。
そして、図２（ｃ）に示す様に、反応性イオンエッチング（ＲＩＥ）により、垂直メサストライプを形成する。
【００２５】
更に、塩酸でＩnＰ層１２，１６の側壁をエッチングし、更に、室温で硫酸系エッチング液（例えば、硫酸：過酸化水素：水＝３：１：１の混合液）で活性領域１４及び電極層１８，２０の側壁をエッチングした。
この様な選択的に材料をエッチングするエッチング液を用いることにより、図３（ａ）に示す様に、活性領域１４の幅がメサストライプ幅よりも狭くなるようにすることができる。
【００２６】
また、エッチングを行うことによりメサ側面の変成層や加工によるダメージを除去することができる。
続いて、ＭＯＶＰＥ成長装置に装填し、水素とフォスフィンを導入しながら加熱し、５００℃から更にＲuを含む有機金属原料ガスであるビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を流し、昇温する。
【００２７】
このまま、６５０℃まで昇温し、ビスジメチルペンタジエニルルテニウムを流したままマストランスポートを行った。
この結果、活性領域１４周辺のＩnＰ層１２，１６から、ＩnＰがマストランスポートされ活性領域側壁にマストランスポート形成部位２４が形成された。
このとき、図３（ｂ）に示すように、ビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) は熱分解しＲuを生じ、マストランスポート形成部位２４にＲu金属が取り込まれ、半絶縁性となる。
この図３（ｂ）に示す工程が従来技術と著しく異なるところである。
【００２８】
従来のマストランスポートにおいてはＲu添加を行わないので、クラッドＩnＰに含まれていた不純物がそのままマストランスポート形成部位に添加されていた。
しかしながら、本発明のようにマストランスポートを行うときにＲuを含む有機金属原料ガスを流すため、マストランスポート形成部位２４にＲuが添加される。
ＲuはクラッドＩnＰに含まれていた不純物を補償し、マストランスポート形成部位２４を半絶縁にする。
【００２９】
次に、図３（ｃ）に示すように、この垂直メサストライプ基板上に、公知のＭＯＶＰＥ法により、Ｒuを添加しながらＩnＰ層２６を成長させた。
原料としてトリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、アルシンを用い、Ｒuの原料としてビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を用いた。
この後、誘電体マスク２２を除去し、ＡuＺn／Ａuのｐ型ストライプ電極２８を蒸着とリフトオフにより形成し、基板側にＡuＧeＮiｎ型電極３０を蒸着により形成した。
【００３０】
この様にして作製した電界吸収型光変調器の断面構造は、図１に示したものと同じである。
この様にして作製された電界吸収型光変調器の断面を走査型電子顕微鏡で観察したところ、活性領域１４とマストランスポート形成部位２４との間、及びメサストライプと埋め込み層２６との間には空隙が無く、良質なマストランスポート形成部位２４と埋め込み層が得られていることが判った。
この構造は劈開後実装し、その特性を評価したところ、電界吸収型光変調器として好適なものであった。即ち、この変調器の容量は０．５ｐＦであり、従来の１ｐＦに対し半減した。
このため、高速変調器として極めて好適であり、１５ＧＨｚの高速変調が可能であった。
【００３１】
更に、暗電流についても改善が得られ、２Ｖの逆バイアス時で、９０％の素子（チップ）で１ｎＡ以下となった。
本発明のマストランスポートによる埋め込みは、従来のエピタキシャル成長による埋め込み層に比べ容易に空孔のない埋め込みが実現でき、かつ、ＲuとＺnの相互拡散も生じないために、活性層側面のリーク電流は極めて少ない特徴をもっている。
【００３２】
このため、電界吸収型光変調器のような、逆バイアス型デバイスにおいても、十分良好な埋め込み構造が実現できた。
この変調器は印可電圧１．５Ｖで消光比１５ｄＢ，１５ＧＨｚの変調特性を得た。
上記の実施例では、埋め込み層２６としてＲu添加ＩnＰ埋め込み層を用いたが、これに限られるものではない。
光の伝搬モードを調整するため、埋め込み層として組成により屈折率を変えることが可能なＲu添加ＩnＧaＡsＰ層としても良く、また、埋め込み層として従来から用いられているＦe添加ＩnＰ層を用いても、またｐ型ＩnＰとｎ型ＩnＰ層の積層体を用いても同様な効果が期待できる。
【００３３】
ここでは、ＩnＧaＡlＡs／ＩnＡlＡs−ＭＱＷを光吸収層に用いた電界吸収型光変調器を例として示したが、ＭＱＷを活性層とするレーザも同様にして作製できる。
また、活性層をＭＱＷからバルク層に代えても同様な効果が得られることは云うまでもない。
また、ＭＱＷをＩnＧaＡsＰ系の材料で構成しても同様の効果を得ることが出来る。
【００３４】
〔実施例２〕
本発明の第２の実施例としてｐｎ接合埋め込みレーザを取り上げ説明する。
作製方法を説明しながら、その構造を逐次説明する。
実施例１と同様にして、図１（ａ）から図３（ｂ）に示された工程により、図４（ａ）に示すメサストライプ構造を制作する。
マストランスポートの工程においては、Ｒuを含む有機金属原料ガスであるビスジメチルペンタディエニルルテニウム（bis(η５-2,4-dimethylpentadienyl ruthenium(II)) を流し、マストランスポート形成部位２４にＲuを添加したことは云うまでもない。
その結果、マストランスポート形成部位２４は半絶縁化されている。
【００３５】
つぎに、成長装置から取り出さずに、そのまま、図４（ｂ）に示すように、マストランスポートよりも低い温度でＺnを添加したｐ型ＩnＰ埋め込み層４０を０．７μｍ、続けてＳiを添加したｎ型ＩnＰ埋め込み層４２を約１．３μｍ成長した。
ここで注意してほしいのは、マストランスポート形成部位２４がＲu添加により半絶縁化されているため、この領域とｐ型ＩnＰ埋め込み層４０が接してもリーク電流は発生しないことである。
【００３６】
この後、誘電体マスク２２を除去し、基板側にＡuＧeＮiのｎ型電極３０、メサ上部にＡuＺnのｐ型電極２８を形成した。
この構造のレーザは活性層側面のリークが防げるため、発光効率が５％向上した。
ここでは、ｎ型ＩnＰ基板を例としたが、ｐ型基板においても、導電型を逆にすれば容易に実現できる。
以上のようにして、発光効率のよいレーザを歩留まり良く実現できた。
【００３７】
このように説明したように本発明は、埋め込み構造半導体光素子の活性領域を、ルテニウム（Ｒu）を添加した半絶縁層で埋め込むことにより、従来問題となっていたリーク電流や接合容量の増大を抑制するものであり、この考えを素子構造及び作製方法として実現したものである。
尚、上記実施例において、Ｒuを含む有機金属原料ガスとして、ビスジメチルペンタディエニルルテニウムが挙げたが、これに限るものではなく、Ｒuを含む他の有機金属原料ガスでも良い。
【００３８】
【発明の効果】
以上、実施例に基づいて具体的に説明したように、本発明によれば、Ｒuを添加した半導体層が半絶縁性となり、ｐ形不純物との相互拡散がなく、安定した高抵抗層を実現でき、良質な電流狭窄層を実現できる。
このため、ｐｎ接合面積を減少させたり、活性領域側壁のリーク電流を少なくし、高周波特性が良く、効率のよい、変調器や発光素子を実現できるという著しい効果を奏する。
また、Ｒuはマストランスポートを行う際に雰囲気中にＲuを含む有機金属ガスを供給すれば、マストランスポートで形成した部位に簡単に添加することができる。
このためｐｎ埋め込み構造では、リークパスを防ぎ、半絶縁性埋め込みでは、相互拡散を防ぎ、リークや接合容量の少ない高性能な半導体光素子を製作歩留まり良く製造する方法を提供するという著しい効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る電界吸収型光変調器の構造を示す断面図である。
【図２】図２（ａ）〜（ｃ）は本発明にかかる第１の実施例の作製方法を示す工程図である。
【図３】図３（ａ）〜（ｃ）は本発明にかかる第１の実施例の作製方法を示す工程図である。
【図４】図４（ａ）〜（ｃ）は本発明にかかる第２実施例の作製方法を示す工程図である。
【符号の説明】
１０ ｎ型ＩnＰ基板
１２ ｎ型ＩnＰクラッド層
１４ 活性領域
１６ ｐ型ＩnＰクラッド層
１８ ｐ型ＩnＧaＡsＰ電極層
２０ ｐ型ＩnＧaＡs電極層
２２ 誘電体マスク
２４ Ｒu添加層
２６ 半絶縁埋め込み層
２８ ｐ型電極
３０ ｎ型電極
４０ ｐ型ＩnＰ埋め込み層
４２ ｎ型ＩnＰ埋め込み層
Claims (4)
- 半導体基板上に、少なくとも第一の導電型を有するクラッド層、光吸収層である活性領域、第二の導電型を有するクラッド層が積層された積層体からなるメサストライプがあり、該活性領域の幅は該メサストライプの幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側にあり、該メサストライプの両側を埋め込み層で埋め込んだ高速電界吸収型光変調器である半導体光素子において、少なくとも該活性領域の両側面にある空隙に、マストランスポートによりルテニウムを添加した半絶縁層を配することによりメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制することを特徴とする半導体光素子。
- 前記活性領域は、ＩｎＧａＡｌＡｓ井戸層及びＩｎＡｌＡｓ障壁層よりなるＭＱＷ層であることを特徴とする請求項１記載の半導体光素子。
- 半導体基板上に、少なくとも第一の導電型を有するクラッド層、光吸収層である活性領域、及び第二の導電形を有するクラッド層を順次積層して積層体を形成する第１の工程と、該積層体上に誘電体薄膜からなるマスクを形成し、該マスクを介して該積層体層をエッチングし、メサストライプを形成する第２の工程と、選択的なエッチングにより該活性領域の両側面をエッチングし、該活性領域の幅が該メサストライプ幅よりも狭く、該活性領域の両側面が該メサストライプの側面の内側になるようにする第３の工程と、該活性領域の両側面をマストランスポートにより埋め込む第４の工程と、マストランスポートにより活性領域の両側面が埋め込まれたメサストライプ構造の両わきを、半絶縁性半導体で埋め込む第５の工程とからなる高速電界吸収型光変調器である半導体光素子の製造方法において、前記高速電界吸収型光変調器におけるメサ構造内部の接合面積の増加を抑制して接合容量の増加を抑制するために上記第４の工程においてルテニウムを含む原料ガスを流しながらマストランスポートを行うことにより該活性領域の両側面にある空隙にルテニウムを添加した半絶縁層を形成することを特徴とする半導体光素子の製造方法。
- 第４の工程において、５００℃から６５０℃までルテニウムを含む有機金属ガスを流すことを特徴とする請求項３記載の半導体光素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141184A JP4072938B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体光素子及びその製造方法 |
| DE60212755T DE60212755T2 (de) | 2001-04-18 | 2002-04-17 | Optische Halbleitervorrichtung und Herstellungsverfahren |
| EP02252724A EP1251610B1 (en) | 2001-04-18 | 2002-04-17 | Semiconductor optical device and the fabrication method |
| US10/124,835 US6717187B2 (en) | 2001-04-18 | 2002-04-18 | Semiconductor optical device and the fabrication method |
| US10/775,806 US6982469B2 (en) | 2001-04-18 | 2004-02-09 | Semiconductor optical device and the fabrication method |
| US11/240,903 US7060518B2 (en) | 2001-04-18 | 2005-09-30 | Semiconductor optical device and the fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141184A JP4072938B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344085A JP2002344085A (ja) | 2002-11-29 |
| JP4072938B2 true JP4072938B2 (ja) | 2008-04-09 |
Family
ID=18987672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141184A Expired - Fee Related JP4072938B2 (ja) | 2001-04-18 | 2001-05-11 | 半導体光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072938B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007096939A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 光半導体装置とその製造方法 |
| JP5104054B2 (ja) * | 2007-06-19 | 2012-12-19 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
| JP2008288284A (ja) * | 2007-05-15 | 2008-11-27 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
| JP5098878B2 (ja) * | 2008-08-01 | 2012-12-12 | 住友電気工業株式会社 | 半導体発光素子の製造方法 |
| JP5257296B2 (ja) * | 2009-08-20 | 2013-08-07 | 富士通株式会社 | 光半導体装置及び光半導体装置の製造方法 |
-
2001
- 2001-05-11 JP JP2001141184A patent/JP4072938B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344085A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3654435B2 (ja) | 半導体光素子及びその製造方法 | |
| US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
| EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
| US20080037607A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| JP2004179274A (ja) | 光半導体装置 | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| US20080063020A1 (en) | Group III Nitride Semiconductor Optical Device Group III Nitride Semiconductor Optical Device | |
| JP2014045083A (ja) | 半導体光素子及び半導体光素子の作製方法 | |
| JP4072938B2 (ja) | 半導体光素子及びその製造方法 | |
| JP4072937B2 (ja) | 半導体光素子 | |
| JP3242958B2 (ja) | 光半導体素子 | |
| JP3317271B2 (ja) | 半導体光素子およびその製造方法 | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JP2005209909A (ja) | 半導体光素子及びその製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2003078212A (ja) | 埋込型半導体光素子 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JP2009105458A (ja) | 光半導体装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH11243250A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH08236858A (ja) | ｐ型基板埋め込み型半導体レーザ及びその製造方法 | |
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
| JP2000091702A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050524 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060731 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4072938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |