JP2003078212A - 埋込型半導体光素子 - Google Patents

埋込型半導体光素子

Info

Publication number
JP2003078212A
JP2003078212A JP2001269934A JP2001269934A JP2003078212A JP 2003078212 A JP2003078212 A JP 2003078212A JP 2001269934 A JP2001269934 A JP 2001269934A JP 2001269934 A JP2001269934 A JP 2001269934A JP 2003078212 A JP2003078212 A JP 2003078212A
Authority
JP
Japan
Prior art keywords
layer
doped
buried
inp
doped inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001269934A
Other languages
English (en)
Other versions
JP4049562B2 (ja
Inventor
Matsuyuki Ogasawara
松幸 小笠原
Ryuzo Iga
龍三 伊賀
Yasuhiro Kondo
康洋 近藤
Susumu Kondo
進 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001269934A priority Critical patent/JP4049562B2/ja
Priority to EP02252724A priority patent/EP1251610B1/en
Priority to DE60212755T priority patent/DE60212755T2/de
Priority to US10/124,835 priority patent/US6717187B2/en
Publication of JP2003078212A publication Critical patent/JP2003078212A/ja
Priority to US10/775,806 priority patent/US6982469B2/en
Priority to US11/240,903 priority patent/US7060518B2/en
Application granted granted Critical
Publication of JP4049562B2 publication Critical patent/JP4049562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 Znが活性層及びFeドープInP埋込層に拡
散しないような構造の埋込型半導体光素子を提供するこ
とにある。 【解決手段】 半導体基板1上に、少なくとも第1の導
電型のクラッド層2、活性層あるいは光吸収層4からな
る活性領域、第2の導電性を有するクラッド層6からな
る積層体がメサストライプ状に加工されており、該積層
体の両側をFeドープInP層10で埋め込まれた埋込型
半導体光素子において、該FeドープInP層10と該積
層体との間に、ルテニウムを添加した層9を設けること
を特徴とする。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、活性領域の両側を
半絶縁性結晶で埋め込んだ埋込型半導体光素子に関すも
のである。特に、メサストライプとFeドープInP埋込
層との間に拡散防止層を挿入した構造の埋込型半導体光
素子に関する。 【0002】 【従来の技術】半絶縁層を埋込層とする高抵抗埋込構造
を半導体レーザや半導体光変調器などの半導体光素子に
用いると、pn埋込構造を用いた場合より、素子容量が
小さく、より高速変調が可能となることから、大容量光
伝送システムに不可欠となっている。 【0003】高抵抗埋込層には、従来、鉄(Fe)をド
ーピングした半導体結晶が用いられているが、ドーパン
トの鉄(Fe)と素子のp型クラッド層とp型コンタク
ト層のドーパントである亜鉛(Zn)が埋込界面で相互
拡散する問題があった。その結果、亜鉛が埋込層に拡散
し素子特性の劣化、特に変調特性劣化の要因となってい
た。また、相互拡散により格子間位置にはじき出された
Znは埋込層だけでなく界面を接する活性層にも拡散
し、活性層の発光効率低下を招く問題もあった。 【0004】この様な問題を解決するため、特開平9−
214045号公報には、図5に示すように、バッファ
層22、活性層23、クラッド層24及びコンタクト層
25よりなるメサストライプとFeドープInP埋込層2
7との間に、Fe拡散防止層26を挿入する技術が開示
されている。Fe拡散防止層26の具体例としては、n
型InP層や空格子点濃度が5.0×1014cm-3以上
のFeドープInP層が開示されている。 【0005】 【発明が解決しようとする課題】しかしながら、Fe拡
散防止層26として空格子点濃度が5.0×1014cm
- 3以上のFeドープInP層を成長するためには、通常の
FeドープInP層の成長温度(550〜640℃)より
も高い温度(660℃)で成長する必要があるため、成
長中にメサストライプ側面が熱変成を起こす。また、F
e拡散防止層26としてn−InP層を挿入すれば、確か
にFeの拡散を防ぐことは出来るが、n−InP層は相対
的に抵抗が低いので、メサ側壁にリークパスが出来る。 【0006】最近、Ruをドーピングした半絶縁性半導
体結晶ではZnとほとんど相互拡散を起こさないことが
見いだされ、図6に示すように、Ruをドーパントとし
た高抵抗埋込層を用いた半導体レーザ作製の報告がなさ
れた("A.Dadger et.al, Applied Physics Letters 73,
N0.26 pp3878-3880 (1998)" "A.van Geelen et. al, 11
th International Conference on Indium Phosphide an
d Related materials TuB 1-2 (1999)")。 【0007】本発明の目的は、Znが活性層及びFeドー
プInP埋込層に拡散しないような構造の埋込型半導体
光素子を提供することにある。特に、メサストライプと
FeドープInP埋込層との間に拡散防止層を挿入した構
造の埋込型半導体光素子において、拡散防止層の材料を
改良し、埋込成長中のメサストライプ側壁の熱変成を防
止し、またメサストライプ側壁のリークパスをなくす構
造の埋込型半導体光素子を提供することにある。 【0008】 【課題を解決するための手段】前記目的を達成する本発
明の埋込型半導体光素子は、半導体基板上に、少なくと
も第1の導電型のクラッド層、活性層或いは光吸収層か
らなる活性領域、第2の導電性を有するクラッド層から
なる積層体がメサストライプ状に加工されており、該積
層体の両側がFeドープInP層で埋め込まれた埋込型半
導体光素子において、該FeドープInP層と該積層体と
の間に、ルテニウムを添加した層を設けることを特徴と
する。 【0009】〔作用〕本発明の埋込型半導体光素子で
は、メサストライプとFeドープInP層との間にルテニ
ウム(元素記号:Ru)を添加した層を挿入しているた
め、FeドープInP層からメサストライプヘFeなどの
半絶縁性不純物が拡散することはない。そのため、Fe
ドープInP層の抵抗率の低下することや、メサストラ
イプを構成する層に添加されているZnなどの不純物が
FeドープInP層や活性層に拡散することもない。これ
は、Ruはp形不純物との相互拡散を起こさないからで
ある。 【0010】Ruを添加したInPやInAlAs等の化合
物半導体及びその混晶は半絶縁性である。従って、メサ
ストライプとFeドープInP埋込層との間にリークパス
が生じることはない。Ruを添加した化合物半導体層の
成長温度は、FeドープInPの成長温度と同じかそれよ
りも低い。従って、埋込成長中のメサ側壁の熱変成は抑
制される。 【0011】特開平9−214045号公報に開示され
ている半導体レーザでは、メサストライプとFeドープ
InP埋込層との間に、n型InP層或いは空格子点濃度
が5.0×1014cm-3以上のFeドープInP層からな
るFe拡散防止層を挿入しているが、本発明の埋込型半
導体光素子ではルテニウムを添加した層を挿入している
点が異なる。そのため、本発明のルテニウムを添加した
層は拡散防止と同時に電流ブロック層としても十分働
く。従って、メサストライプ側壁にリークパスを生じな
い。 【0012】Ruを添加した層が拡散防止と同時に電流
ブロック層としても機能する点が、作用効果の点で従来
例と異なる点である。特開平9−214045号公報に
は拡散を防ぐ効果しか開示していない。例え、Fe拡散
防止層として空格子点濃度が5.0×1014cm-3以上
のFeドープInP層を用いることが開示されているとし
ても、このFeドープInP層が電流ブロック層となるほ
ど十分な高抵抗を示すとは述べていない。ましてや、空
格子点濃度が5.0×1014cm-3以上であっては、欠
陥密度が高すぎて十分な高抵抗になるとは考えられな
い。 【0013】 【発明の実施の形態】以下、実施例を用いて説明する。
本発明の一実施例に係る埋込型半導体光素子を図1に示
す。本実施例は、MQWを光吸収層にした電界吸収型光
変調器(EA変調器という)である。 【0014】面方位(100)のn型InP基板1上
に、層厚0.2μmのSeドープn型InPクラッド層
2、層厚40nmの発光波長1.3μmのノンドープI
nGaAsPガイド層3、層厚0.15μmの吸収端波長
1.50μmのノンドープInGaAlAs/InAlAs歪
MQW(多重量子井戸)光吸収層4、層厚40nmの発
光波長1.3μmのノンドープInGaAsPガイド層
5、層厚1.5μmのZnドープp型InPクラッド層
6、層厚0.3μmのZnドープInGaAsコンタクト層
7の順に積層されている。 【0015】ここで、光吸収層4以外の化合物半導体層
は特に断らない限り、InP基板1に格子整合する組成
である。この積層されたものは、幅2μmで高さ3μm
程度のメサストライプに加工され、更に、メサストライ
プの両側が、Ruを添加したInP層9とFeを添加した
InP層10で埋め込まれている。メサストライプとFe
ドープInP層10との間に、拡散防止層としてRuドー
プInP層9が挿入されている点が、従来例と異なる。 【0016】このRuドープInP層9の厚さは、0.0
5μmから0.5μm程度であり、望ましくは0.1μ
mである。また、Ru添加量はRuドープInPが十分半
絶縁性になる量が望ましい。更に、拡散防止層はRuド
ープInPに限られるわけではなく、RuをドープしたI
nGaAlAs,InAlAs,InGaAsPなどの基板に格子
整合する組成を持つ化合物半導体混晶でも同様の効果を
奏する。 【0017】次に具体的な効果について説明する。本発
明の効果を確認にするために、埋込構造を変えた比較例
1,2と本発明を比較した。比較例1は、メサストライ
プをポリイミドだけで埋め込んだもの、比較例2はメサ
ストライプをFeドープInP層だけで埋め込んだもので
ある。本発明と比較例1,2の電界吸収型変調器のフォ
トカレントスペクトルを図2に示す。図2(a),
(b),(c)はそれぞれ、比較例1、比較例2及び本
発明の場合である。パラメータは素子に印加した電圧で
ある。入射光はTMモードである。 【0018】比較例1の場合には、図2(a)に示すよ
うに、明瞭な励起子吸収が見られる。そして、印加電圧
の増加に伴い吸収端が長波長側にシフトしている。これ
は、ほぼ理想的な量子閉じ込めシュタルク効果(QCS
E)である。 【0019】比較例2の場合には、図2(b)に示すよ
うに、明瞭な励起子吸収が見られず、印加電圧の増加に
伴う吸収端のシフトも見られない。ただ、長波長側の吸
収が相対的に増加しているだけである。これは、Feド
ープInP層からメサストライプヘFeが拡散したため
に、素子特性が劣化したことを示している。つまり、p
型InPクラッド層に拡散したFeがZnを格子間位置に
叩き出し、その格子間位置のZnが光吸収層に拡散して
素子特性を劣化させたものである。 【0020】本発明の場合には、励起子吸収は明瞭でな
いものの、図2(c)に示すように、印加電圧の増加に
伴う吸収端のシフトが明瞭に示されている。この様に、
比較例2の場合と異なり素子劣化が生じなかった原因
は、メサストライプとFeドープInP層との間にRuド
ープInP層を挿入しているため、FeドープInP層か
らメサストライプヘのFeの拡散が防止されたからであ
る。 【0021】次に、電界吸収型変調器の素子容量を比較
した。本発明と2つの比較例1,2におけるメサストラ
イプの幅と高さ及び素子長が同じもの同士を比較した。
比較例1の場合は5pFであり、比較例2の場合は10
pFであった。比較例2において素子容量が増加した原
因は、メサストライプを構成するp型InPクラッド及
びp型InGaAsコンタクト層がFeドープInP層と接
触しているため、ZnとFeの相互拡散によりZnがFeド
ープInP層に拡散したためである。 【0022】つまり、Znが拡散することによってFeド
ープInP層がp型に変化し、素子容量が増加した。し
かし、比較例1の場合にはZn拡散が起こらないので素
子容量は低いままである。一方、本発明の電界吸収型変
調器の素子容量は6pFであり、比較例1とほぼ同じで
ある。従って、FeドープInP層へのZnの拡散は起こ
っていないことが判る。つまり、メサストライプとFe
ドープInP層との間にRuドープInP層を挿入してい
るため、FeドープInP層へのZnの拡散が防止された
からである。 【0023】本発明による電界吸収型変調器における印
加電圧と透過光強度との関係を図3に示す。入射光がT
EモードとTMモードの場合の両方を示した。入射光の
波長は1.55μmである。印加電圧がゼロの場合に
は、透過光強度はTEモードとTMモードに対して各々
6.6dBと7.3dBである。印加電界の増加に伴い
2つのモードに対する透過光強度は同じように減少し、
モードによる透過光強度の差は1dB以内である。 【0024】本実施例に係る電界吸収型変調器の製造方
法を図4に示す。先ず、図4(a)に示すように面方位
(100)のn型InP基板1上に、層厚0.2μmの
Seドープn型InPクラッド層2、層厚40nmの発光
波長1.3μmのノンドープInGaAsPガイド層3、
層厚0.15μmの吸収端波長1.50μmのノンドー
プInGaAlAs/InAlAs歪MQW(多重量子井戸)
活性層4、層厚40nmの発光波長1.3μmのノンド
ープInGaAsPガイド層5、層厚1.5μmのZnドー
プp型InPクラッド層6、層厚0.3μmのZnドープ
InGaAsコンタクト層7の順に積層した。ここで、活
性層以外の化合物半導体は特に断らない限り、InP基
板に格子整合する組成である。 【0025】次に図4(b)に示すように、SiO28を
マスクとしてRIE(反応性イオンエッチング)によ
り、幅2μmで高さ3μm程度のメサストライプを形成
した。引き続き、図4(c)に示すように、メサストラ
イプを形成した基板上に、MOVPE法により、Ruを
添加したInP層9とFeを添加したInP層10(層厚
3μm)を成長させた。Ruを添加したInP層9の成長
ではRuの原料としてビスジメチルペンタディエニルル
テニウムbis(η 5-2,4-dimethylpentadienyl)ruthenium
(II)を用いた。成長温度は580℃から640℃の間
であり、典型的には600℃である。層厚は成長時間で
制御した。 【0026】Feを添加したInP層10の成長には、F
eの原料として公知のフェロセン(Cp2Fe)を用いて行
った。成長温度はRuドープInPの成長温度と同じ温度
である。この後、図1に示すように、SiO2マスクを除
去し、メサの直上以外の表面にSiO2保護膜11を形成
した後、p型電極12を形成し、更に基板側にn型電極
13を形成した。 【0027】このように説明したように本発明は、Fe
ドープInP埋め込み型半導体光素子の高性能化を実現
するもので、FeドープInP層とメサストライプの間に
ルテニウム(Ru)を添加した層を配する点が特徴であ
る。これによりメサストライプを構成するp型層に添加
されているZn等の不純物がFeドープInP層や活性層
に拡散するのを防止すると同時にメサストライプとFe
ドープInP層との間の電流リークを抑制することが可
能となる。 【0028】 【発明の効果】以上、実施例に基づいて詳細に説明した
ように、本発明によれば、メサストライプとFeドープ
InP層との間にFe拡散防止層としてルテニウムを添加
した層を挿入しているため、FeドープInP層からメサ
ストライプヘFeなどの半絶縁性不純物が拡散すること
はない。そのため、FeドープInP層の抵抗率の低下す
ることや、メサストライプを構成する層に添加されてい
るZnなどの不純物がFeドープInP層や活性層に拡散
することもない。Ruを添加した層は、半絶縁性結晶と
なるためメサストライプとFeドープInP層との間にリ
ークパスが形成されることはない。また、Ru添加層の
成長温度はFeドープInP層の成長温度と同じかそれよ
りも低くすることが出来るので、埋め込み成長中にメサ
ストライプの側壁の熱変成を招くことがない。
【図面の簡単な説明】 【図1】本発明の一実施例に係る電界吸収型変調器の構
造を示す断面斜視図である。 【図2】本発明と比較例の電界吸収型変調器のフォトカ
レントスペクトルを示すグラフである。 【図3】本発明による電界吸収型変調器における印加電
圧と透過光強度との関係を示すグラフである。 【図4】本発明の電界吸収型変調器の製造方法を示す工
程図である。 【図5】従来例1の説明図である(特開平9−2140
45号公報)。 【図6】従来例2の説明図である(van Geelen et. al,
(1999))。 【符号の説明】 1 n型InP基板 2 Seドープn型InPクラッド層 3 ノンドープInGaAsPガイド層 4 ノンドープInGaAlAs/InAlAs歪MQW(多
重量子井戸)光吸収層 5 ノンドープInGaAsPガイド層 6 Znドープp型InPクラッド層 7 ZnドープInGaAsコンタクト層 8 SiO2マスク 9 Ruを添加したInP層 10 Feを添加したInP層 11 SiO2保護膜 12 p型電極 13 n型電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 康洋 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 近藤 進 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5F073 AA22 AA74 BA01 CA17 CB12 DA25 EA15

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 半導体基板上に、少なくとも第1の導電
    型のクラッド層、活性層或いは光吸収層からなる活性領
    域、第2の導電性を有するクラッド層からなる積層体が
    メサストライプ状に加工されており、該積層体の両側が
    FeドープInP層で埋め込まれた埋込型半導体光素子に
    おいて、該FeドープInP層と該積層体との間に、ルテ
    ニウムを添加した層を設けることを特徴とする埋込型半
    導体光素子。
JP2001269934A 2001-04-18 2001-09-06 埋込型半導体光素子 Expired - Fee Related JP4049562B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001269934A JP4049562B2 (ja) 2001-09-06 2001-09-06 埋込型半導体光素子
EP02252724A EP1251610B1 (en) 2001-04-18 2002-04-17 Semiconductor optical device and the fabrication method
DE60212755T DE60212755T2 (de) 2001-04-18 2002-04-17 Optische Halbleitervorrichtung und Herstellungsverfahren
US10/124,835 US6717187B2 (en) 2001-04-18 2002-04-18 Semiconductor optical device and the fabrication method
US10/775,806 US6982469B2 (en) 2001-04-18 2004-02-09 Semiconductor optical device and the fabrication method
US11/240,903 US7060518B2 (en) 2001-04-18 2005-09-30 Semiconductor optical device and the fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001269934A JP4049562B2 (ja) 2001-09-06 2001-09-06 埋込型半導体光素子

Publications (2)

Publication Number Publication Date
JP2003078212A true JP2003078212A (ja) 2003-03-14
JP4049562B2 JP4049562B2 (ja) 2008-02-20

Family

ID=19095665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269934A Expired - Fee Related JP4049562B2 (ja) 2001-04-18 2001-09-06 埋込型半導体光素子

Country Status (1)

Country Link
JP (1) JP4049562B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064080A (ja) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
JP2007201072A (ja) * 2006-01-25 2007-08-09 Opnext Japan Inc 半導体光素子
JP2010165759A (ja) * 2009-01-14 2010-07-29 Opnext Japan Inc 集積光デバイスの製造方法
US8472490B2 (en) 2009-12-24 2013-06-25 Mitsubishi Electric Corporation Semiconductor optical element and integrated semiconductor optical element
WO2019220514A1 (ja) * 2018-05-14 2019-11-21 三菱電機株式会社 光半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064080A (ja) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
JP2007201072A (ja) * 2006-01-25 2007-08-09 Opnext Japan Inc 半導体光素子
JP2010165759A (ja) * 2009-01-14 2010-07-29 Opnext Japan Inc 集積光デバイスの製造方法
US8472490B2 (en) 2009-12-24 2013-06-25 Mitsubishi Electric Corporation Semiconductor optical element and integrated semiconductor optical element
WO2019220514A1 (ja) * 2018-05-14 2019-11-21 三菱電機株式会社 光半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4049562B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
JP3654435B2 (ja) 半導体光素子及びその製造方法
US7060518B2 (en) Semiconductor optical device and the fabrication method
JP4249222B2 (ja) 半導体光素子及びその製造方法
US9257815B1 (en) Optical semiconductor device
US6990131B2 (en) Semiconductor optical device and method of manufacturing the same
JPH09318918A (ja) 半導体光変調器
JP3809941B2 (ja) 電界吸収型光変調器
JP4690515B2 (ja) 光変調器、半導体光素子、及びそれらの作製方法
JP2014045083A (ja) 半導体光素子及び半導体光素子の作製方法
EP0614253B1 (en) Multi-quantum well (MQW) structure laser diode/modulator integrated light source
US6798552B2 (en) Semiconductor light modulator
EP1981138A1 (en) Semiconductor optical device and manufacturing method thereof
JP4049562B2 (ja) 埋込型半導体光素子
JP4072937B2 (ja) 半導体光素子
US6819695B1 (en) Dopant diffusion barrier layer for use in III-V structures
JP4072938B2 (ja) 半導体光素子及びその製造方法
JP2005209909A (ja) 半導体光素子及びその製造方法
JP7552723B2 (ja) 半導体構造および半導体素子
JP6487236B2 (ja) 半導体光素子、及びその製造方法
JP2555984B2 (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050518

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050617

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

R151 Written notification of patent or utility model registration

Ref document number: 4049562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees