JP2014045083A - 半導体光素子及び半導体光素子の作製方法 - Google Patents

半導体光素子及び半導体光素子の作製方法 Download PDF

Info

Publication number
JP2014045083A
JP2014045083A JP2012186716A JP2012186716A JP2014045083A JP 2014045083 A JP2014045083 A JP 2014045083A JP 2012186716 A JP2012186716 A JP 2012186716A JP 2012186716 A JP2012186716 A JP 2012186716A JP 2014045083 A JP2014045083 A JP 2014045083A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor crystal
crystal
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012186716A
Other languages
English (en)
Inventor
Ryuzo Iga
龍三 伊賀
Masaki Kamitoku
正樹 神徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012186716A priority Critical patent/JP2014045083A/ja
Publication of JP2014045083A publication Critical patent/JP2014045083A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】本発明は、キャリアのオーバーフローが抑制でき十分な素子特性が得られる半導体埋め込み層を提供する。
【解決手段】本発明は、少なくとも、第1の導電型をもつInP 基板と、前記InP 基板よりも上に形成された前記第1の導電型のクラッド層と、前記第1の導電型のクラッド層よりも上に形成された、活性層からなる活性領域と、前記活性領域よりも上に形成された第2の導電型を有するクラッド層とからなり、メサストライプ状に加工された積層体と、前記メサストライプ状に加工された積層体の両側の側壁に接して配置された半導体結晶からなるキャリアストップ層とを備えた半導体光素子であって、前記半導体結晶からなるキャリアストップ層が、炭素がドーピングされたp型の半導体結晶で構成されていることを特徴とする。
【選択図】図3

Description

本発明は、活性領域の両側を半導体結晶で埋め込んだ、埋め込み型半導体光素子および半導体光素子の作製方法に関するものである。
従来、半導体結晶を埋め込み層とする埋め込み構造を半導体レーザなどの半導体光素子に用いると、電流注入効率と放熱性が向上するため、レーザ出力の高出力化が可能となることから、大容量光伝送システムに不可欠な光源となっている。さらに、Alを含む半導体結晶からなる量子井戸構造を活性層に用いた半導体レーザは、井戸層のバンドエネルギーの深さに相当するエネルギーΔEcが大きいため、高い温度においても、キャリアの注入効率の低下が小さく、高温でも良好なレーザ特性が維持できる特徴がある。したがって、Alを含む半導体結晶の量子井戸構造からなる活性層を半導体埋め込み層で埋込んだ半導体レーザは、高温でも優れた素子特性が実現できる。また近年、半導体レーザは、低価格化の市場要求が強いため、半導体レーザの温度上昇を防ぐためのペルチェ素子を削減することが必須となっており、高い温度でも十分な特性が実現できるAl系活性層の埋込み構造レーザは、ペルチェ無し動作による低価格化が可能である。
米国特許第6819695号明細書
しかしながら、Al系活性層を半導体埋込み層で埋込む構造には、課題があった。Al系活性層の構造は、量子井戸構造の上下層であるp層側、n層側の両方、あるいはp層側のみにキャリアストップ層(carrier stop:CS層)と呼ばれる注入キャリアのオーバーフローを抑制する層が配置される(例えば、特許文献1参照)。このCS層には、通常バンドギャップの大きいInAlAs層が用いられる。このCS層により、高温においても、注入キャリアが活性層からオーバーフローすることが抑制され、優れた高温度特性が維持できる。しかしながら、高抵抗埋込み構造を用いたレーザの場合、高抵抗埋込み層には、通常InP結晶を用いており、InP層はInAlAs層より伝導帯バンドのエネルギーレベルが低いため、InP層にキャリアが漏れだし、活性層へのキャリアの注入効率が低下するため、素子特性が劣化する問題があった。
したがって、キャリアのオーバーフローが抑制でき十分な素子特性が得られる半導体埋め込み層が必要とされていた。ここで、キャリアとは、主に電子のことを示している。従って、電子のオーバーフローをストップするために、効果があるとされている埋込み層は、p型半導体である。またメサの側壁近傍のみに、高いp型ドーピング濃度の半導体膜を制御性良く成長することが、キャリアストップ効果を最大限に発揮させるために必要不可欠である。ここで、制御性良くとは、高いp型ドーピング濃度の半導体膜の膜厚を0.2 ミクロン以下と薄い半導体膜にドーピングにする必要があるからで、その理由は、高いp型ドーピング濃度の半導体膜の膜厚が大きすぎると、光吸収によるロスが増大するため、却って、半導体素子の特性を劣化させてしまうからである。しかしながら、p型半導体を成長するためには、従来、Znが半導体へドーピングされるが、このZnは、Feが添加されたInP半導体からなる高抵抗埋込み層を用いたレーザの場合、FeとZnの相互拡散現象により高抵抗埋込み層に混入し易く、その結果、拡散してドーピング濃度が低下し易いため、所望の高いp型ドーピング濃度を薄い半導体膜中に制御性良くドーピングするのが困難であり、十分なキャリアストップ層の効果が得られないことがあった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、キャリアのオーバーフローが抑制でき十分な素子特性が得られる半導体埋め込み層を提供することにある。
前記課題を解決するための本発明における半導体光素子では、第1の導電型をもつInP 基板上に、少なくとも第1の導電型のクラッド層、活性層からなる活性領域、第2 の導電型を有するクラッド層からなる積層体がメサストライプ状に加工されており、該メサストライプの両側の側壁に接して半導体結晶が埋め込まれた埋め込み型半導体光素子において、その半導体結晶からなる埋め込み層が、炭素がドーピングされたp型の半導体結晶で構成されていることを特徴とすることにより、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようにする。炭素は、膜中で拡散しにくいドーパントであるため、炭素をp型ドーパントとしてもちいることにより、膜厚の薄い層に高濃度のp型ドーピングを制御性良く行うことが可能で、この方法によりキャリアストップ層の効果を最大限に高めることができる。キャリアストップ層である炭素がドーピングされたp型の半導体結晶のドーピング濃度は、1×1019cm-3以上で、層厚が0.2 μm以下であることが、光吸収ロスの点でより好適である。また、キャリアストップ層である炭素がドーピングされたp型の半導体結晶は、InP 結晶より伝導帯バンドのエネルギーレベル高い半導体結晶がInAlAs あるいは、InAlGaAs をキャリアストップ層としての機能が実現できる。さらに炭素がドーピングされたp型のInP 結晶より伝導帯バンドのエネルギーレベル高い半導体結晶の両側が、半絶縁性半導体結晶で埋込まれた構造でれば、素子の低容量化が可能となり、高速変調素子としての特性を向上させる効果もある。また、さらに炭素がドーピングされたp型の半導体結晶でメサストライプの両側の側壁を埋め込む工程において、HCl,Cl2,PCl3,CCl4,CH3Clの少なくともいずれか1つの塩素化合物を供給することにより、炭素がドーピングされたp型の半導体結晶をメサの側壁により平坦に成長することができるため、素子特性の向上、歩留まり向上に効果がある。
本発明は、このような目的を達成するために、請求項1に記載の発明は、少なくとも、第1の導電型をもつInP 基板と、前記InP 基板よりも上に形成された前記第1の導電型のクラッド層と、前記第1の導電型のクラッド層よりも上に形成された、活性層からなる活性領域と、前記活性領域よりも上に形成された第2の導電型を有するクラッド層とからなり、メサストライプ状に加工された積層体と、前記メサストライプ状に加工された積層体の両側の側壁に接して配置された半導体結晶からなるキャリアストップ層とを備えた半導体光素子であって、前記半導体結晶からなるキャリアストップ層が、炭素がドーピングされたp型の半導体結晶で構成されていることを特徴とする。これにより、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようにする。炭素は、膜中で拡散しにくいドーパントであるため、炭素をp型ドーパントとしてもちいることにより、膜厚の薄い層に高濃度のp型ドーピングを制御性良く行うことが可能で、この方法によりキャリアストップ層の効果を最大限に高めることができる。
請求項2に記載の発明は、請求項1に記載の半導体光素子であって、前記炭素がドーピングされたp型の半導体結晶のドーピング濃度が、1×1019cm-3以上で、層厚が0.2 μm以下であることを特徴とする。これにより、光吸収ロスの点でより好適である。
請求項3に記載の発明は、請求項1に記載の半導体光素子であって、前記炭素がドーピングされたp型の半導体結晶が、InP結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶であることを特徴とし、請求項4に記載の発明は、請求項3に記載の半導体光素子であって、前記InP 結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶が、InAlAs あるいは、InAlGaAs であることを特徴とする。これにより、キャリアストップ層としての機能が実現できる。
請求項5に記載の発明は、請求項3または請求項4に記載の半導体光素子であって、前記InP 結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶の両側が、半絶縁性半導体結晶で埋込まれていることを特徴とし、請求項6に記載の発明は、請求項5に記載の半導体光素子であって、前記半絶縁性半導体結晶のドーパントとしてルテニウムまたは鉄を用いることを特徴とする。これにより、素子の低容量化が可能となり、高速変調素子としての特性を向上させる効果もある。
請求項7に記載の発明は、少なくとも、第1の導電型をもつInP 基板と、前記InP 基板よりも上に形成された前記第1の導電型のクラッド層と、前記第1の導電型のクラッド層よりも上に形成された、活性層からなる活性領域と、前記活性領域よりも上に形成された第2の導電型を有するクラッド層とを積層するステップと、前記積層された積層体をメサストライプ状に加工するステップと、前記メサストライプ状に加工された積層体の両側の側壁に接して半導体結晶を配置するステップを有する、メサストライプの両側の側壁を埋め込むステップとを含む半導体光素子の作製方法であって、前記配置される半導体結晶が、炭素がドーピングされたp型の半導体結晶であることを特徴とする。この作製方法により、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようにし、炭素をp型ドーパントとしてもちいることにより、膜厚の薄い層に高濃度のp型ドーピングを制御性良く行うことが可能で、この方法によりキャリアストップ層の効果を最大限に高めることができる。
請求項8に記載の発明は、請求項7に記載の半導体光素子の作製方法であって、前記炭素がドーピングされたp型の半導体結晶としてInP結晶より伝導帯バンドのエネルギーレベルが高いInAlAs あるいは、InAlGaAs を用いて、前記メサストライプの両側の側壁を埋め込むステップを含むことを特徴とする。この作製方法により、キャリアストップ層としての機能が実現できる。
請求項9に記載の発明は、請求項7または請求項8に記載の半導体光素子の作製方法であって、前記メサストライプの両側の側壁を埋め込むステップは、HCl,Cl2,PCl3,CCl4,CH3Clの少なくともいずれか1つの塩素化合物を供給するステップを含むことを特徴とする。これにより、炭素がドーピングされたp型の半導体結晶をメサの側壁により平坦に成長することができるため、素子特性の向上、歩留まり向上に効果がある。
従来の技術では、Alを含む半導体結晶の量子井戸構造からなる活性層をp型半導体結晶で埋込む場合、p型ドーパントには、Znが用いられていた。しかし、Znは拡散しやすいため、キャリアストップ層として用いる場合、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようにp型ドーパントの濃度プロファイルを制御することが、困難であった。以上説明したように、本発明では、キャリアストップ層のp型ドーパントを炭素にすることで、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようなp型ドーパントの濃度プロファイルを制御することが可能となる。
本発明の実施形態による半導体素子における、MQW(多重量子井戸)を活性層にした半導体レーザの断面図である。 本発明の実施形態における、メサストライプを形成した半導体素子の断面図である。 本発明の実施形態における、メサストライプの両側を半導体結晶で埋め込み、半導体結晶上に半絶縁性埋込み層を成長させた半導体素子の断面図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
(発明の基本構成)
図1は本発明の実施形態の構造を示す図であり、MQW(多重量子井戸)を活性層にした半導体レーザの断面図である。図1で示すように、面方位(100)のn型InP 基板1上に、n型InP クラッド層2、n型InAlGaAs クラッド層3、n型InAlAs キャリアストップ(CS)層4、ノンドープInAlGaAs SCH層5、ノンドープInAlGaAs/InAlGaAs 歪 MQW活性層6、ノンドープInAlGaAs SCH層7、p型InAlAs キャリアストップ(CS)層8、p型InP クラッド層9、p型インジウムガリウム砒素燐(InGaAsP)コンタクト層10の順に積層される。ここで、活性層以外の化合物半導体は特に断らない限り、InP 基板に格子整合する組成である。
次に図2に示すように、図1に示す積層された半導体レーザにおいて、SiO2 11をマスクとしてRIE(反応性イオンエッチング)により、幅2μm で高さ3μm 程度のメサストライプが形成される。
次に図3に示すように、図2に示すメサストライプ状に形成された半導体レーザにおいて、メサストライプの両側は、キャリアストップ層を形成する半導体結晶が配置される。配置される半導体結晶を含む半導体埋込み層は、メサストライプの両側の側壁に接して、炭素がドーピングされた、炭素ドープp型InAlAs キャリアストップ層12を成長させ、炭素ドープp型InAlAs キャリアストップ層12の上にRu ドープした半絶縁性InP 埋込み層13を成長させる。
炭素をp型ドーパントとしてドープした、炭素ドープp型InAlAs キャリアストップ層12がキャリアのオーバーフローの抑制をより効果的に働くためには、活性層の側壁に接して配置されていることが必須で、またドーピング濃度が1×1019cm-3以上で、層厚が0.2μm以下であることがより好適である。炭素ドープp型InAlAs キャリアストップ層12を成長中に塩素化合物を供給することによって、埋込み成長形状の平坦性が向上し、所望のInAlAs 層がより平坦に形成され、キャリアのオーバーフロー抑制効果が効果的に実現できる。
(第1の実施形態)
以下に本発明の第1の実施形態である、高出力半導体レーザに適用した場合の実施形態を具体的な数値を用いて説明する。
図1を参照すると、面方位(100)のn型InP 基板1上に、層厚0.2μm のn型InP クラッド層2、層厚0.1μm のn型InAlGaAs クラッド層3、層厚0.1μm のn型InAlAs キャリアストップ(CS)層4、層厚0.1μm のノンドープInAlGaAs SCH層5、層厚0.15μm の発光波長1.55μm のノンドープInAlGaAs/InAlGaAs 歪 MQW活性層6、層厚0.1μm のノンドープInAlGaAs SCH層7、層厚0.1μm のp型InAlAs キャリアストップ(CS)層8、層厚1.5μm のp型InPクラッド層9、層厚0.3μm のp型インジウムガリウム砒素燐(InGaAsP)コンタクト層10の順に積層される。ここで、活性層以外の化合物半導体は特に断らない限り、InP 基板に格子整合する組成である。
次に図2を参照すると、SiO2 11をマスクとしてRIE(反応性イオンエッチング)により、幅2μm で高さ3μm 程度のメサストライプが形成される。
次に図3を参照すると、メサストライプを形成した基板上に、MOVPE法により、HCl(Cl 原料)とCBr4(C 原料)を添加しながら炭素ドープp型InAlAs キャリアストップ層12を(層厚0.2μm、pドーピング濃度1×1019cm-3)を成長させる。炭素ドープp型InAlAs キャリアストップ層12の上にさらにHClとフェロセンを添加しながら半絶縁性InP 埋込み層13を2.8μm 成長させる。
チップ化し作製した半導体レーザの発振しきい値は、85℃で約16mA、光出力効率は、85℃で約22%であった。したがって、優れた光出力特性が得られる。
上記では、半絶縁性半導体結晶のドーパントとしてルテニウム(元素記号:Ru)を用いたが、鉄(元素記号:Fe)を用いても有効である。
(第2の実施形態)
図1を参照すると、面方位(100)のn型InP 基板1上に、層厚0.2μm のn型InP クラッド層2、層厚0.1μm のn型InAlGaAs クラッド層3、層厚0.1μm のn型InAlAs キャリアストップ(CS)層4、層厚0.1μm のノンドープInAlGaAs SCH層5、層厚0.15μm の発光波長1.55μm のノンドープInAlGaAs/InAlGaAs 歪 MQW活性層6、層厚0.1μm のノンドープInAlGaAs SCH層7、層厚0.1μm のp型InAlAs キャリアストップ(CS)層8、層厚1.3μm のp型InPクラッド層9、層厚0.3μm のp型インジウムガリウム砒素燐(InGaAsP)コンタクト層10の順に積層される。ここで、活性層以外の化合物半導体は特に断らない限り、InP 基板に格子整合する組成である。
次に図2を参照すると、SiO2 11をマスクとしてRIE(反応性イオンエッチング)により、幅2μm で高さ3μm 程度のメサストライプが形成される。
次に図3を参照すると、メサストライプを形成した基板上に、MOVPE法により、CH3Cl(Cl 原料)とCBr4(C 原料)を流しながら、炭素ドープp型InAlAs キャリアストップ層12(層厚0.15μm、pドーピング濃度2×1019cm-3)を成長させる。炭素ドープp型InAlAs キャリアストップ層12の上にさらにCH3Cl(Cl 原料) とビスジメチルペンタディエニルルテニウムbis(η5-2,4-dimethylpentadienyl)ruthenium(II)(Ru 原料)を添加しながら半絶縁性InP 埋込み層13を2.8μm 成長させる。
チップ化し作製した半導体レーザの発振しきい値は、85℃で約15mA、光出力効率は、85℃で約23%であった。したがって、優れた光出力特性が得られる。
上記では、半絶縁性半導体結晶のドーパントとしてルテニウムを用いたが、鉄を用いても有効である。
以上の実施例では、半導体レーザ単体について述べたが、半導体レーザに光変調器を集積した集積素子に有効であることは言うまでもない。
(発明の効果)
以上の実施例で詳細に説明したように、本発明によれば、Alを含む半導体結晶の量子井戸構造からなる活性層を半導体層で埋込む場合、炭素がドーピングされたp型のInP 結晶より伝導帯バンドのエネルギーレベル高いInAlAs あるいは、InAlGaAs をキャリアストップ層として用いることにより、キャリアのオーバーフローが抑制でき十分な素子特性が得られるようになる。炭素は、膜中で拡散しにくいドーパントであるため、炭素をp型ドーパントとしてもちいることにより、膜厚の薄い層に高濃度のp型ドーピングを制御性良く行うことが可能で、この方法によりキャリアストップ層の効果を最大限に高めることができる。炭素がドーピングされたp型のInP 結晶より伝導帯バンドのエネルギーレベル高い半導体結晶の両側が、半絶縁性半導体結晶で埋込まれた構造であれば、素子の低容量化が可能となり、高速変調素子としての特性を向上させる効果もある。また、さらに炭素がドーピングされたp型の半導体結晶でメサストライプの両側の側壁を埋め込む工程において、HCl,Cl2,PCl3,CCl4,CH3Clの少なくともいずれか1 つの塩素化合物を供給することにより、炭素がドーピングされたp型の半導体結晶をメサの側壁により平坦に成長することができるため、素子特性の向上、歩留まり向上に効果がある。
1 n型InP基板
2 n型InPクラッド層
3 n型InAlGaAs クラッド層
4 n型InAlAs キャリアストップ(CS)層
5 ノンドープInAlGaAs SCH層
6 ノンドープInAlGaAs/InAlGaAs 歪 MQW活性層
7 ノンドープInAlGaAs SCH層
8 p型InAlAs キャリアストップ(CS)層
9 p型InP クラッド層
10 p型InGaAsP コンタクト層
11 SiO2 マスク
12 炭素ドープp型InAlAs キャリアストップ層
13 半絶縁性InP 埋込み層

Claims (9)

  1. 少なくとも、第1の導電型をもつInP 基板と、前記InP 基板よりも上に形成された前記第1の導電型のクラッド層と、前記第1の導電型のクラッド層よりも上に形成された、活性層からなる活性領域と、前記活性領域よりも上に形成された第2の導電型を有するクラッド層とからなり、メサストライプ状に加工された積層体と、
    前記メサストライプ状に加工された積層体の両側の側壁に接して配置された半導体結晶からなるキャリアストップ層とを備えた半導体光素子であって、
    前記半導体結晶からなるキャリアストップ層が、炭素がドーピングされたp型の半導体結晶で構成されていることを特徴とする半導体光素子。
  2. 前記炭素がドーピングされたp型の半導体結晶のドーピング濃度が、1×1019cm-3以上で、層厚が0.2 μm以下であることを特徴とする請求項1に記載の半導体光素子。
  3. 前記炭素がドーピングされたp型の半導体結晶が、InP結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶であることを特徴とする請求項1に記載の半導体光素子。
  4. 前記InP 結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶が、InAlAs あるいは、InAlGaAs であることを特徴とする請求項3に記載の半導体光素子。
  5. 前記InP 結晶より伝導帯バンドのエネルギーレベルが高い半導体結晶の両側が、半絶縁性半導体結晶で埋込まれていることを特徴とする請求項3または請求項4に記載の半導体光素子。
  6. 前記半絶縁性半導体結晶のドーパントとしてルテニウムまたは鉄を用いることを特徴とする請求項5に記載の半導体光素子。
  7. 少なくとも、第1の導電型をもつInP 基板と、前記InP 基板よりも上に形成された前記第1の導電型のクラッド層と、前記第1の導電型のクラッド層よりも上に形成された、活性層からなる活性領域と、前記活性領域よりも上に形成された第2の導電型を有するクラッド層とを積層するステップと、
    前記積層された積層体をメサストライプ状に加工するステップと、
    前記メサストライプ状に加工された積層体の両側の側壁に接して半導体結晶を配置するステップを有する、メサストライプの両側の側壁を埋め込むステップと
    を含む半導体光素子の作製方法であって、
    前記配置される半導体結晶が、炭素がドーピングされたp型の半導体結晶であることを特徴とする半導体光素子の作製方法。
  8. 前記炭素がドーピングされたp型の半導体結晶としてInP結晶より伝導帯バンドのエネルギーレベルが高いInAlAs あるいは、InAlGaAs を用いて、前記メサストライプの両側の側壁を埋め込むステップを含むことを特徴とする請求項7に記載の半導体光素子の作製方法。
  9. 前記メサストライプの両側の側壁を埋め込むステップは、HCl,Cl2,PCl3,CCl4,CH3Clの少なくともいずれか1つの塩素化合物を供給するステップを含むことを特徴とする請求項7または請求項8に記載の半導体光素子の作製方法。
JP2012186716A 2012-08-27 2012-08-27 半導体光素子及び半導体光素子の作製方法 Pending JP2014045083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012186716A JP2014045083A (ja) 2012-08-27 2012-08-27 半導体光素子及び半導体光素子の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012186716A JP2014045083A (ja) 2012-08-27 2012-08-27 半導体光素子及び半導体光素子の作製方法

Publications (1)

Publication Number Publication Date
JP2014045083A true JP2014045083A (ja) 2014-03-13

Family

ID=50396148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186716A Pending JP2014045083A (ja) 2012-08-27 2012-08-27 半導体光素子及び半導体光素子の作製方法

Country Status (1)

Country Link
JP (1) JP2014045083A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092080A (ja) * 2014-10-30 2016-05-23 浜松ホトニクス株式会社 量子カスケードレーザ
JP2016184611A (ja) * 2015-03-25 2016-10-20 Nttエレクトロニクス株式会社 半導体レーザ
JP2017188558A (ja) * 2016-04-05 2017-10-12 日本電信電話株式会社 半導体光素子
JP2018189780A (ja) * 2017-05-01 2018-11-29 日本電信電話株式会社 化合物半導体系光変調素子
WO2023100214A1 (ja) * 2021-11-30 2023-06-08 三菱電機株式会社 半導体レーザ及び半導体レーザ製造方法
JP7457485B2 (ja) 2019-08-09 2024-03-28 日本ルメンタム株式会社 埋め込み型半導体光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092080A (ja) * 2014-10-30 2016-05-23 浜松ホトニクス株式会社 量子カスケードレーザ
JP2016184611A (ja) * 2015-03-25 2016-10-20 Nttエレクトロニクス株式会社 半導体レーザ
JP2017188558A (ja) * 2016-04-05 2017-10-12 日本電信電話株式会社 半導体光素子
JP2018189780A (ja) * 2017-05-01 2018-11-29 日本電信電話株式会社 化合物半導体系光変調素子
JP7457485B2 (ja) 2019-08-09 2024-03-28 日本ルメンタム株式会社 埋め込み型半導体光素子
WO2023100214A1 (ja) * 2021-11-30 2023-06-08 三菱電機株式会社 半導体レーザ及び半導体レーザ製造方法

Similar Documents

Publication Publication Date Title
JP3654435B2 (ja) 半導体光素子及びその製造方法
JP4249222B2 (ja) 半導体光素子及びその製造方法
JP2014045083A (ja) 半導体光素子及び半導体光素子の作製方法
JP4922036B2 (ja) 量子ドット半導体デバイス
JP2013149665A (ja) 量子カスケード半導体レーザ
JP2015015396A (ja) 光半導体素子
US9257815B1 (en) Optical semiconductor device
US6990131B2 (en) Semiconductor optical device and method of manufacturing the same
JP3809941B2 (ja) 電界吸収型光変調器
WO2019208697A1 (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
JP4072937B2 (ja) 半導体光素子
JP2017017282A (ja) 半導体光素子及びその製造方法
JP2010021430A (ja) 半導体光素子
JP2008209863A (ja) 半導体変調器及び光半導体装置
JP2002368342A (ja) 多重量子井戸半導体素子
JP4072938B2 (ja) 半導体光素子及びその製造方法
JP7210876B2 (ja) 光デバイス
JP2007103581A (ja) 埋込型半導体レーザ
JP6487236B2 (ja) 半導体光素子、及びその製造方法
JP6200158B2 (ja) 半導体発光素子およびその製造方法
JPH01205494A (ja) 半導体レーザ
JP2003078212A (ja) 埋込型半導体光素子
JPH04199587A (ja) 光半導体素子
JP2017017284A (ja) 半導体光素子及びその製造方法
JPH07131116A (ja) 半導体レーザ素子