WO2023100214A1 - 半導体レーザ及び半導体レーザ製造方法 - Google Patents

半導体レーザ及び半導体レーザ製造方法 Download PDF

Info

Publication number
WO2023100214A1
WO2023100214A1 PCT/JP2021/043737 JP2021043737W WO2023100214A1 WO 2023100214 A1 WO2023100214 A1 WO 2023100214A1 JP 2021043737 W JP2021043737 W JP 2021043737W WO 2023100214 A1 WO2023100214 A1 WO 2023100214A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
ridge structure
ridge
type semiconductor
Prior art date
Application number
PCT/JP2021/043737
Other languages
English (en)
French (fr)
Inventor
直幹 中村
弘幸 河原
啓資 松本
涼子 鈴木
聡 平
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN202180104326.7A priority Critical patent/CN118266139A/zh
Priority to JP2023564276A priority patent/JP7612050B2/ja
Priority to PCT/JP2021/043737 priority patent/WO2023100214A1/ja
Priority to US18/697,834 priority patent/US20240413613A1/en
Priority to TW111143537A priority patent/TWI819895B/zh
Publication of WO2023100214A1 publication Critical patent/WO2023100214A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Definitions

  • This application relates to a semiconductor laser and a semiconductor laser manufacturing method.
  • Patent Document 1 discloses a mesa stripe structure s2 having an n-type InP cladding layer s3, an active layer s4, and a p-type InP cladding layer s5 which are stacked in order, and a buried layer s7 buried on both sides of the mesa stripe structure s2.
  • the active layer s4 has a multi-quantum well structure having well layers and carbon-doped barrier layers
  • the buried layer s7 has a p-type InP layer s10 and an Fe-doped InP layer stacked in order.
  • An optical semiconductor device having an s11 and an n-type InP layer s12 is disclosed.
  • the side surfaces of the n-type InP cladding layer s3 and the p-type InP cladding layer s5 in the mesa stripe structure s2 are covered with the p-type InP layer s10, and the side surfaces of the active layer s4 in the mesa stripe structure s2 are covered with the p-type InP layer s10. They are not in contact with each other, but are in contact with the Fe-doped InP layer s11. It should be noted that "s" is added to the reference numerals used in Patent Document 1 to distinguish them from the reference numerals in the specification of the present application.
  • the optical semiconductor device of Patent Document 1 has a modulation-doped structure in which carbon is added to the barrier layer of the active layer s4, and zinc (Zn), which is a p-type dopant, diffuses from the p-type InP layer s10 to the active layer s4.
  • Zn zinc
  • the side surface of the active layer s4 is not in contact with the p-type InP layer s10, but is in contact with the iron (Fe)-doped InP layer s11.
  • FIG. 8 of Patent Document 1 a structure is adopted in which the side surfaces of the active layer s4 are in contact with the p-type InP layer s10.
  • FIG. 8 of Patent Document 1 an optical semiconductor device of a comparative example
  • the p-type InP clad layer s5 When a hole current is passed through the active layer s4 and an electron current is passed from the n-type InP clad layer s3 to the active layer s4 to generate laser light, holes are injected from the p-type InP clad layer s5 into the active layer s4. Since some holes leak to the p-type InP layer s10 on the side surface before the active layer s10 is activated, there is a problem that a reactive current that does not pass through the active layer s4 is generated.
  • the optical semiconductor device of Patent Document 1 adopts a structure in which the p-type InP layer s10 is not in contact with the side surface of the active layer s4, so that the modulation doping structure collapses when the side surface of the active layer s4 contacts the p-type InP layer s10. This avoids deterioration of the characteristics of the optical semiconductor device due to optical loss caused by carrier absorption and inter-valence band absorption in the active layer s4.
  • the p-type InP layer s10 plays a role of preventing the electron current injected into the active layer s4 from overflowing due to the influence of heat and leaking the electron current outward from the side surface of the active layer s4, that is, the role of an energy barrier against electrons. have.
  • the energy barrier against electron current is insufficient. There are concerns about deterioration in output characteristics and deterioration in high-speed operation characteristics.
  • zinc (Zn) which is a dopant of the surrounding p-type InP layer s10, may diffuse into the Fe-doped InP layer s11 in contact with the side surface of the active layer s4. When it stops functioning as an insulating semiconductor layer, the deterioration of performance becomes remarkable.
  • the purpose of the technology disclosed in the specification of the present application is to realize a semiconductor laser capable of reducing reactive currents that do not pass through the active layer and improving optical output characteristics and high-speed operation performance.
  • An example semiconductor laser disclosed in the present specification includes a ridge structure formed in an n-type semiconductor substrate and a buried layer buried so as to cover both sides facing each other in a direction perpendicular to an extending direction of the ridge structure. It is a semiconductor laser.
  • the ridge structure has an n-type cladding layer, an active layer, and a p-type cladding layer which are sequentially formed from the n-type semiconductor substrate side.
  • the buried layer has a p-type semiconductor layer in contact with both side surfaces of the ridge-structured p-type cladding layer and the active layer, and a semi-insulating layer. not in contact
  • the p-type cladding layer of the ridge structure and the p-type semiconductor layer contacting both side surfaces of the active layer are not in contact with the n-type cladding layer of the ridge structure, light passing through the active layer Ineffective current can be reduced, and light output characteristics and high-speed operation performance can be improved.
  • FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 1;
  • FIG. 2 is an enlarged view around an active layer in FIG. 1;
  • FIG. FIG. 2 shows an active layer of FIG. 1; It is an enlarged view around the active layer of a comparative example.
  • FIG. 10 is a diagram showing a cross-sectional structure of a semiconductor laser according to a second embodiment; 6 is an enlarged view around the active layer of FIG. 5;
  • FIG. FIG. 10 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 3;
  • 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 8 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 7;
  • FIG. 12 is a diagram showing a cross-sectional structure of a first semiconductor laser according to Embodiment 4;
  • 15A and 15B are diagrams showing a method of manufacturing the semiconductor laser of FIG. 14;
  • 15A and 15B are diagrams showing a method of manufacturing the semiconductor laser of FIG. 14;
  • 15A and 15B are diagrams showing a method of manufacturing the semiconductor laser of FIG. 14;
  • FIG. 14 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 14;
  • FIG. 14 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 14;
  • FIG. 14 is a diagram showing a method of manufacturing
  • FIG. 12 is a diagram showing a cross-sectional structure of a second semiconductor laser according to Embodiment 4;
  • FIG. 12 is a diagram showing a cross-sectional structure of a third semiconductor laser according to Embodiment 4;
  • FIG. 12 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 5;
  • 21 is an enlarged view around the active layer of FIG. 20;
  • FIG. FIG. 22 is a diagram showing energy bands of the extension base layer and the p-type semiconductor layer of FIG. 21;
  • FIG. 12 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 6;
  • 24 is an enlarged view around the active layer of FIG. 23;
  • FIG. 24 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 23;
  • FIG. 24 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 23;
  • FIG. 12 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 7;
  • 28 is an enlarged view around the active layer of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. 28 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 27;
  • FIG. FIG. 11 is a diagram showing a method of manufacturing a semiconductor laser according to an eighth embodiment;
  • FIG. 21 is a diagram showing a cross-sectional structure of a semiconductor laser according to a ninth embodiment;
  • 37 is an enlarged view around the active layer of FIG. 36;
  • FIG. 37 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 36;
  • FIG. 37 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 36;
  • FIG. 37 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 36;
  • FIG. 37 is a diagram showing a method of manufacturing the semiconductor laser of FIG. 36;
  • FIG. 12 is a diagram showing a method of manufacturing a semiconductor laser according to the tenth embodiment;
  • FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 1
  • FIG. 2 is an enlarged view around the active layer in FIG.
  • FIG. 3 is a diagram showing the active layer of FIG. 1
  • FIG. 4 is an enlarged view of the active layer and its surroundings in a comparative example.
  • the semiconductor laser 100 of the first embodiment includes a first n-type clad layer 2 of n-type InP formed on the surface of an n-type semiconductor substrate 1 which is an n-type InP substrate, and one of the first n-type clad layers 2 .
  • a ridge structure 16 having a portion, a diffraction grating layer 3, a second n-type clad layer 4 of n-type InP, an active layer 5, a first p-type clad layer 6 of p-type InP; p-type InP p-type semiconductor layers 7a and 7b formed on both side surfaces facing each other in the direction, and a semi-insulating layer covering both side surfaces of part of the second n-type cladding layer 4 and the p-type semiconductor layers 7a and 7b.
  • a layer 10 a p-type InGaAs contact layer 11 formed on the surface of the second p-type cladding layer 10, an anode electrode 51 formed on the surface of the contact layer 11, and the side opposite to the surface of the n-type semiconductor substrate 1. and a cathode electrode 52 formed on the back surface.
  • a semiconductor layer composed of the p-type semiconductor layers 7a and 7b, the semi-insulating layer 8, and the block layer 9 is a buried layer 13 buried so as to cover both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16.
  • the semiconductor laser 100 shown in FIG. 1 is an example of a DFB-LD (Distributed feedback laser diode).
  • the direction perpendicular to the n-type semiconductor substrate 1 is the z-direction
  • the extending direction of the ridge structure 16 perpendicular to the z-direction is the y-direction
  • the direction perpendicular to the z-direction and the y-direction is the x-direction.
  • the first n-type clad layer 2, the diffraction grating layer 3, the second n-type clad layer 4, the active layer 5, and the first p-type clad layer 6, which constitute the ridge structure 16, are sequentially formed on the positive side in the z direction.
  • Both side surfaces of the ridge structure 16 in the x direction and side surfaces of the ridge structure 16 in the x direction are referred to as both side surfaces of the ridge structure 16 and side surfaces of the ridge structure 16 as appropriate.
  • the p-type semiconductor layer 7a is formed on the z-direction positive side surface of the first n-type cladding layer 2 and the side surface of the ridge structure 16 on the n-type semiconductor substrate 1 side.
  • the p-type semiconductor layer 7b is formed on both side surfaces of the ridge structure 16 on the positive side in the z-direction with an isolation portion 17 separated from the p-type semiconductor layer 7a interposed therebetween.
  • the region 53 in the x direction of the ridge structure 16 is between the dashed lines 54a and 54b, and the separating portion 17 is between the dashed lines 55a and 55b.
  • the semi-insulating layer 8 is in contact with both side surfaces of the second n-type cladding layer 4, that is, both side surfaces in the x direction.
  • the material of the diffraction grating layer 3 is a material such as InGaAsP that has a higher refractive index than InP. If the semiconductor laser 100 is not a DFB-LD, the diffraction grating layer 3 is not formed.
  • the active layer 5 is generally composed of a quantum well structure and an SCH (Separate Confinement Heterostructure) structure.
  • FIG. 3 shows a quantum well structure 35 in which well layers 32 and barrier layers 33 are alternately laminated, an optical confinement layer 31 formed on the side of the second n-type cladding layer 4 of the quantum well structure 35, and a first p
  • the active layer 5 is shown with a light confinement layer 34 formed on the mold cladding layer 6 side.
  • the quantum well structure 35 of the active layer 5 shown in FIG. 3 comprises four well layers 32 and three barrier layers 33 formed between the well layers 32 .
  • the SCH structure is a structure provided with optical confinement layers 31 and 34, which are layers for confining electrons and holes in a quantum well structure 35, as shown in FIG.
  • Materials for the well layer 32, the barrier layer 33, and the light confinement layers 31 and 34 are AlGaInAs, for example.
  • the end of the p-type semiconductor layer 7b on the n-type semiconductor substrate 1 side is the start interface of the quantum well structure 35 of the active layer 5, that is, the optical confinement layer 31 on the second n-type cladding layer 4 side and the well formed on the surface thereof. It is preferably below the interface with layer 32 .
  • the end of the separation portion 17 on the p-type semiconductor layer 7b side is located below the start interface of the quantum well structure 35 of the active layer 5 on the n-type semiconductor substrate 1 side, that is, the n-type semiconductor It is desirable to be on the substrate 1 side.
  • the separation length L which is the length of the separation portion 17 in the z direction, may be long enough to block the hole current. For example, the separation length L is approximately 0.2 ⁇ m.
  • a method for forming the ridge structure 16 will be described in a manufacturing method for manufacturing the semiconductor laser 100 of the third embodiment.
  • the p-type semiconductor layers 7a and 7b separated by the separating portion 17 are formed, for example, as follows.
  • the p-type semiconductor layers 7 a and 7 b do not grow on the side surfaces of the active layer 5 due to the formation of oxide layers on the side surfaces of the active layer 5 .
  • a semiconductor layer 7 is grown.
  • the p-type semiconductor layers 7a and 7b are grown without removing the oxide layer by adding hydrogen chloride.
  • the p-type semiconductor layers 7 a and 7 b can be structured so as not to contact the side surfaces of the active layer 5 .
  • hydrogen chloride is added to remove the oxide layer on the side surfaces of the active layer 5, and then the semi-insulating layer 8 is grown and buried.
  • the p-type semiconductor layers 7a and 7b and the semi-insulating layer 8 in the buried layer 13 are formed.
  • the subsequent manufacturing steps are the same as those of the third embodiment.
  • a hole current flows through the semiconductor layers of semiconductor material, namely the contact layer 11, the second p-type cladding layer 10, and the first p in the ridge structure 16, via the anode electrode 51.
  • the electron current is injected into the n-type cladding layer 6 and the active layer 5 and passes through the n-type semiconductor substrate 1 and the semiconductor layers of the ridge structure 16 through the cathode electrode 52, that is, the first n-type cladding layer 2, the diffraction grating layer 3, the second n-type It is implanted into the mold cladding layer 4 and the active layer 5 .
  • the semiconductor laser 100 of the first embodiment generates laser light by recombination of the holes 14 and the electrons 15 in the active layer 5 .
  • the hole current Ih consists of a main current I1 flowing from the first p-type cladding layer 6 to the active layer 5 and a bypass current I2 flowing from the first p-type cladding layer 6 to the active layer 5 via the p-type semiconductor layer 7b.
  • the detour current I2 is a hole current component that leaks from the first p-type cladding layer 6 to the p-type semiconductor layer 7b.
  • this detour current I2 cannot flow through the isolation portion 17 where the semi-insulating layer 8 exists, and flows toward the valence band of the active layer 5 having an energy level lower than the valence band of the p-type semiconductor layer 7b. Therefore, the detour current I2 is injected into the active layer 5.
  • the semiconductor laser 100 of the first embodiment does not deteriorate its characteristics, that is, the optical output characteristics and the high-speed operation characteristics, even in a high-temperature environment.
  • the second n-type cladding layer 4 and the semi-insulating layer 8 are in contact with each other at the separation portion 17 .
  • the electron current Ie does not overflow to the semi-insulating layer 8 due to the energy barrier formed by the junction of the two.
  • the semi-insulating layer 8 is an iron (Fe)-doped semi-insulating layer, for example, the electron current Ie overflow suppression performance is further improved.
  • a hole current Ih for driving the semiconductor laser of the comparative example includes a main current I1 flowing from the first p-type cladding layer 6 to the active layer 5 and a main current I1 flowing from the first p-type cladding layer 6 to the p-type semiconductor layer 7. and a detour current I3 flowing through the second n-type clad layer 4 and the first n-type clad layer 2 .
  • An electron current Ie for driving the semiconductor laser of the comparative example passes through the diffraction grating layer 3 and the second n-type cladding layer 4 and flows into the active layer 5 .
  • the semiconductor laser of the comparative example generates laser light by recombination of holes 14 and electrons 15 in the active layer 5, like the semiconductor laser 100 of the first embodiment.
  • the bypass current I3 which is part of the hole current Ih, leaks from the x-direction side surface of the first p-type cladding layer 6 to the p-type semiconductor layer 7 . Since the detour current I3 does not flow through the active layer 5 but flows through the second n-type clad layer 4 and the first n-type clad layer 2, the detour current I3 is a reactive current that does not pass through the active layer 5.
  • the semiconductor laser of the comparative example since there is a reactive current that does not pass through the active layer 5, unlike the semiconductor laser 100 of the first embodiment, the characteristics of the semiconductor laser, that is, the optical output characteristics and the high-speed operation characteristics are deteriorated, resulting in a high output. Therefore, a high-speed semiconductor laser cannot be realized.
  • the p-type semiconductor layer 7b arranged farther from the n-type semiconductor substrate 1 than the separation portion 17 is located in the x direction of the quantum well structure 35 in the active layer 5. Since the direction side surface is covered, a detour current I2 that is a part of the hole current Ih that has passed through the p-type semiconductor layer 7b from the first p-type cladding layer 6 can be injected into the active layer 5, and an electron current Ie never overflows from the active layer 5 . Therefore, the semiconductor laser 100 of the first embodiment can prevent a reactive current that does not pass through the active layer 5, and can improve optical output characteristics and high-speed operation performance.
  • the area of the p-type layer connection portion which is the portion where the x-direction side surface of the first p-type cladding layer 6 and the p-type semiconductor layer 7 are connected, varies during the manufacturing process. If the area of the p-type layer connecting portion varies, the amount of hole current leaking to the p-type semiconductor layer 7, that is, the amount of bypass current I3, varies, and the amount of reactive current also varies. Therefore, the semiconductor laser of the comparative example has large variations in laser characteristics.
  • the semiconductor laser 100 of Embodiment 1 there is a p-type layer connection portion which is a portion where the x-direction side surface of the first p-type cladding layer 6 and the p-type semiconductor layer 7b are connected.
  • the p-type layer connection portion is affected by manufacturing variations, and the area of the p-type layer connection portion varies.
  • the hole current Ih leaked to the p-type semiconductor layer 7b, that is, the bypass current I2 is injected into the active layer 5 and contributes to the laser operation. The characteristics do not change depending on the amount of the detour current I2.
  • the semiconductor laser 100 of the first embodiment has characteristics with respect to manufacturing variations of the p-type layer connection portion, which is the portion where the x-direction side surface of the first p-type cladding layer 6 and the p-type semiconductor layer 7 are connected. Variation can be reduced.
  • the semiconductor laser 100 of the first embodiment is embedded so as to cover the ridge structure 16 formed in the n-type semiconductor substrate 1 and both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16. It is a semiconductor laser with a buried layer 13 .
  • the ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the buried layer 13 has a p-type semiconductor layer 7b in contact with both side surfaces of the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the active layer 5, and a semi-insulating layer 8,
  • the p-type semiconductor layer 7b is not in contact with the n-type clad layer (second n-type clad layer 4) of the ridge structure 16.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7b in contact with both side surfaces of the active layer 5 form the ridge structure 16. Since it is not in contact with the n-type clad layer (second n-type clad layer 4), ineffective current that does not pass through the active layer 5 can be prevented, and optical output characteristics and high-speed operation performance can be improved.
  • the buried layer 13 is formed on both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16 on the side of the n-type semiconductor substrate 1 with another p-type semiconductor layer. 7a.
  • the p-type semiconductor layer 7b and the other p-type semiconductor layer 7a are separated from each other. 17 is formed, and the semi-insulating layer 8 is embedded in the isolation portion 17 .
  • the semiconductor laser 100 of the first embodiment has other p-type semiconductor layers 7a on the n-type semiconductor substrate 1 side on both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16. Even if there is, the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7b in contact with both side surfaces of the active layer 5 are the n-type cladding layer (second n-type cladding layer) of the ridge structure 16. Since it is not in contact with layer 4), ineffective current that does not pass through active layer 5 can be prevented, and light output characteristics and high-speed operation performance can be improved.
  • FIG. 5 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 2
  • FIG. 6 is an enlarged view around the active layer in FIG.
  • the p-type semiconductor layer 7 is in contact with the first p-type cladding layer 6 and the active layer 5 on both side surfaces of the ridge structure 16, and the active layer 5 of the ridge structure 16 is connected to the n-type semiconductor layer. It differs from the semiconductor laser 100 of the first embodiment in that the p-type semiconductor layer 7 is not in contact with both side surfaces of each layer on the substrate 1 side.
  • FIGS. 5 and 6 show an example in which both sides of the ridge structure 16 up to a specific position of the first p-type cladding layer 6 and the active layer 5 are covered with the p-type semiconductor layer 7 .
  • the specific position in FIGS. 5 and 6 is farther from the n-type semiconductor substrate 1 side than the near end of the active layer 5 on the n-type semiconductor substrate 1 side, and the n-type semiconductor substrate 1 side in the quantum well structure 35 of the active layer 5 is a position that does not reach the starting interface of the quantum well structure 35, that is, the end including the near end of the quantum well structure 35 that is on the n-type semiconductor substrate 1 side, that is, the n-type semiconductor substrate 1 side of the active layer 5 is in the middle of the light confinement layer 31.
  • the p-type semiconductor layer 7 covers both sides of the quantum well structure 35 of the active layer 5 .
  • the specific position of the active layer 5 may be the position of the near end of the active layer 5 on the n-type semiconductor substrate 1 side.
  • the parts different from the semiconductor laser 100 of the first embodiment will be mainly described.
  • semi-insulating layers 8 are formed on both side surfaces of the first n-type cladding layer 2, the diffraction grating layer 3, and the second n-type cladding layer 4 on the n-type semiconductor substrate 1 side in the ridge structure 16. in contact with In the semiconductor laser 100 of the second embodiment, as in the semiconductor laser 100 of the first embodiment, holes 14, which are majority carriers, in the contact layer 11 and the second p-type cladding layer 10 are activated when the semiconductor laser is driven. It moves to the layer 5 side and the hole current Ih flows.
  • the hole current Ih consists of a main current I1 flowing from the first p-type cladding layer 6 to the active layer 5 and a bypass current I2 flowing from the first p-type cladding layer 6 to the active layer 5 via the p-type semiconductor layer 7.
  • the detour current I2 is a hole current component that leaks from the first p-type cladding layer 6 to the p-type semiconductor layer 7 .
  • this detour current I2 cannot flow through the side surface of the second n-type cladding layer 4 where the semi-insulating layer 8 exists, and the active layer 5 at an energy level lower than the valence band of the p-type semiconductor layer 7 is exposed.
  • the detour current I2 is injected into the active layer 5 because it flows in the valence band direction.
  • the semiconductor laser 100 of the second embodiment is the same as the semiconductor laser 100 of the first embodiment except that the p-type semiconductor layer 7 is not in contact with both side surfaces of each layer on the n-type semiconductor substrate 1 side from the active layer 5 of the ridge structure 16. Since it is the same, the same effect as that of the semiconductor laser 100 of the first embodiment can be obtained.
  • the semiconductor laser 100 of the second embodiment is embedded so as to cover the ridge structure 16 formed in the n-type semiconductor substrate 1 and both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16. It is a semiconductor laser with a buried layer 13 .
  • the ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the embedded layer 13 has a p-type semiconductor layer 7 and a semi-insulating layer 8 in contact with both side surfaces of the p-type cladding layer (first p-type cladding layer 6 ) of the ridge structure 16 and the active layer 5 .
  • the p-type semiconductor layer 7 is not in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16, and the semi-insulating layer 8 is in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16. ) on both sides.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7 in contact with both side surfaces of the active layer 5 form the ridge structure 16. Since it is not in contact with the n-type clad layer (second n-type clad layer 4), ineffective current that does not pass through the active layer 5 can be prevented, and optical output characteristics and high-speed operation performance can be improved.
  • FIG. 7 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 3.
  • FIG. 8 to 13 are diagrams showing a method of manufacturing the semiconductor laser of FIG.
  • the ridge structure 16 has a ridge body portion 63 and ridge extension portions 64 extending in the x-direction from both side surfaces of the ridge body portion 63 , and the separating portion 17 extends from the ridge extension portions 64 . It differs from the semiconductor laser 100 of the first embodiment in that it is formed on the n-type semiconductor substrate 1 side. The parts different from the semiconductor laser 100 of the first embodiment will be mainly described.
  • Embodiment 3 an example in which the ridge intermediate layer 39 in which the ridge extending portion 64 is formed is the active layer 5 will be described.
  • the active layer 5 is made of a compound containing Al. The case of semiconductors has been explained.
  • a method of forming p-type semiconductor layers 7a and 7b separated from each other with separation portion 17 easily even when active layer 5 does not contain Al will be described.
  • FIG. 8 to 10 are diagrams for explaining the ridge structure forming process for forming the basic ridge structure 16 on the n-type semiconductor substrate 1.
  • FIG. 11 illustrates extensions that etch layers other than the intermediate ridge layer 39 on both sides of the basic ridge structure 16 to form ridge extensions 64 in the intermediate ridge layer 39 extending in the x-direction from both sides of the ridge structure 16. It is a figure explaining a formation process.
  • FIG. 12 illustrates a p-type semiconductor layer forming step of forming p-type semiconductor layers 7a and 7b so as to cover both side surfaces of the ridge structure 16 and the surface of the ridge extending portion 64 opposite to the n-type semiconductor substrate 1.
  • FIG. 13 shows a semi-insulating layer forming step of forming a semi-insulating layer 8 so as to cover the surfaces of the p-type semiconductor layers 7a and 7b and the exposed surface of the ridge extending portion 64 on the n-type semiconductor substrate 1 side; It is a figure explaining the process of forming.
  • the metal organic chemical vapor deposition (MOCVD) method is used to form the first n-type cladding layer 2, the diffraction grating layer 3, the upper part thereof, that is, the positive side in the z direction.
  • the second n-type cladding layer 4, the active layer 5, and the first p-type cladding layer 6 are epitaxially grown in sequence on the surface, that is, each layer of the ridge semiconductor layer, which is the semiconductor layer of the ridge structure 16, is sequentially formed (ridge semiconductor layer forming step). ).
  • An insulating film 18 of SiO 2 or the like is formed on the upper portion, ie, the surface on the z-direction positive side.
  • a semiconductor laser 100 shown in FIG. 7 is an example of a DFB-LD. If the semiconductor laser 100 is not a DFB-LD, the diffraction grating layer 3 is not formed.
  • the insulating film 18 is processed by etching to leave a portion for forming the basic ridge structure 16 .
  • the insulating film 18 is processed using a general semiconductor photolithography process. As shown in FIG. 10, using the insulating film 18 as a mask, the first n-type clad layer 2, the diffraction grating layer 3, the second n-type clad layer 4, the active layer 5, and the first p-type clad layer 6 are removed. Etching is performed to form a basic ridge structure 16 with both x-direction side surfaces exposed.
  • the width in the x direction of the basic ridge structure 16 shown in FIG. 39 is the width in the x direction.
  • the ridge structure forming step for forming the basic ridge structure 16 shown in FIG. It is a step of forming
  • an extending portion forming step for forming the ridge extending portion 64 is performed.
  • an etchant, gas, or the like that does not etch the active layer 5 is used, and the active layer 5 is formed in the active layer main body portion 65 and the x direction of the active layer main body portion 65.
  • active layer extension portions 66 extending in the x direction from both side surfaces of the ridge main portion 63 are formed. Etch each layer. Ridge extensions 64 are between dashed lines 54a and 56a and between dashed lines 56b and 54b. The ridge body portion 63 is between the dashed lines 56a and 56b.
  • the ridge intermediate layer 39 is only the active layer 5
  • the ridge body portion 63 is the active layer body portion 65
  • the ridge extension portion 64 is also the active layer extension portion 66 .
  • layers other than the ridge intermediate layer 39 on both sides of the basic ridge structure 16 in the x direction are etched.
  • the surface of the active layer extending portion 66 on the side of the n-type semiconductor substrate 1 in the z-direction faces the surface of the first n-type cladding layer 2 other than the ridge main portion 63 on the side opposite to the n-type semiconductor substrate 1 .
  • the layer extension 66 forms a so-called eaves.
  • the active layer 5 can be shaped to have an active layer main portion 65 and an active layer extending portion 66 by using concentrated sulfuric acid for etching an InP layer, for example. can.
  • the active layer 5 is formed into the active layer body 65 and the active layer by etching each layer of InP using hydrogen chloride gas in an apparatus for forming a film by the MOCVD method. It can be shaped to have extensions 66 .
  • the x-direction length of the active layer extending portion 66 of the active layer 5 is set to a length that provides a shadow effect when the p-type semiconductor layer 7 is formed.
  • the shadow effect means that the material gas necessary for crystal growth is not sufficiently supplied to the surface of the ridge extending portion 64 extending from the ridge main portion 63 on the n-type semiconductor substrate 1 side, that is, the surface on the negative side in the z direction. This is the effect that crystals do not grow on the surface of the extended portion 64 on the negative side in the z direction.
  • a p-type semiconductor layer forming step for forming the p-type semiconductor layer 7 is performed.
  • P-type semiconductor layers 7a and 7b are crystal-grown on the ridge structure 16 in the final shape shown in FIG. 11 by epitaxial growth by MOCVD.
  • the shadow effect of the active layer extending portion 66, which is the ridge extending portion 64, is used to obtain the p-type semiconductor layer.
  • 7a and 7b can be prevented from growing on the n-type semiconductor substrate 1 side surface of the active layer extending portion 66 which is the ridge extending portion 64.
  • the p-type semiconductor layer forming step on the ridge structure 16 in the final shape shown in FIG. This can be done by forming p-type semiconductor layers 7a and 7b so as to cover them. That is, since the p-type semiconductor layer 7a and the p-type semiconductor layer 7b are separated, the p-type semiconductor layer 7a and the p-type semiconductor layer 7a are placed on the n-type semiconductor substrate 1 side of the ridge extending portion 64 where the p-type semiconductor layers 7a and 7b are not formed.
  • An isolation portion 17 can be formed to isolate the p-type semiconductor layer 7b.
  • a semi-insulating layer forming step of forming a semi-insulating layer 8 and a step of forming a block layer 9 are performed.
  • a semi-insulating layer 8 and a block layer 9 are epitaxially grown on the intermediate product after the p-type semiconductor layer forming step shown in FIG.
  • a semi-insulating layer is formed so as to cover the surfaces of the p-type semiconductor layers 7a and 7b and the exposed surface of the ridge extending portion 64 on the n-type semiconductor substrate 1 side, that is, the surface of the ridge extending portion 64 on the negative side in the z direction.
  • a layer 8 is formed.
  • a block layer 9 is then formed on the surface of the semi-insulating layer 8 .
  • the step of forming the semi-insulating layer and the step of forming the block layer 9 are performed continuously with the step of forming the p-type semiconductor layer. That is, the p-type semiconductor layer forming step, the semi-insulating layer forming step, and the block layer 9 forming step are performed by the same apparatus.
  • the insulating film 18 is removed using hydrofluoric acid, buffered hydrofluoric acid, or the like.
  • the second p-type clad layer 10 and the contact layer 11 are crystal-grown by epitaxial growth.
  • a second p-type clad layer 10 is formed on the surface of the block layer 9 and the surface of the ridge structure 16 , and a contact layer 11 is formed on the surface of the second p-type clad layer 10 .
  • an anode electrode 51 is formed in contact with the contact layer 11, and a cathode electrode 52 is formed in contact with the back surface of the n-type semiconductor substrate 1, that is, the surface on the negative side in the z direction.
  • the semiconductor laser 100 of the third embodiment has the same structure as the semiconductor laser 100 of the first embodiment. A structure in which the separated p-type semiconductor layer 7a and p-type semiconductor layer 7b are formed can be manufactured.
  • the semiconductor laser 100 is embedded so as to cover the ridge structure 16 formed in the n-type semiconductor substrate 1 and both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16. It is a semiconductor laser with a buried layer 13 .
  • the ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the buried layer 13 has a p-type semiconductor layer 7b in contact with both side surfaces of the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the active layer 5, and a semi-insulating layer 8, The p-type semiconductor layer 7b is not in contact with the n-type clad layer (second n-type clad layer 4) of the ridge structure 16. As shown in FIG. The embedded layer 13 has other p-type semiconductor layers 7a on the n-type semiconductor substrate 1 side on both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16.
  • each layer of the ridge structure 16 is the z-direction, the extending direction in which the ridge structure extends is the y-direction, and the direction perpendicular to the z-direction and the y-direction is the x-direction.
  • the ridge structure 16 has a ridge body portion 63 and ridge extension portions 64 extending from both side surfaces of the ridge body portion 63 in the x-direction.
  • the ridge extending portion 64 is an active layer extending portion 66 in which the active layer 5 extends in the x direction.
  • the p-type semiconductor layer 7b is in contact with both x-direction side surfaces of the p-type cladding layer (first p-type cladding layer 6) and the active layer 5 and the surface of the active layer extending portion 66 opposite to the n-type semiconductor substrate 1.
  • the separating portion 17 is formed on the n-type semiconductor substrate 1 side of the active layer extending portion 66 .
  • the semiconductor laser 100 of the third embodiment has other p-type semiconductor layers 7a on the n-type semiconductor substrate 1 side on both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7b in contact with both side surfaces of the active layer 5 are the n-type cladding layer (second n-type cladding layer) of the ridge structure 16. Since it is not in contact with layer 4), ineffective current that does not pass through active layer 5 can be prevented, and light output characteristics and high-speed operation performance can be improved.
  • the ridge structure 16 formed in the n-type semiconductor substrate 1 and the ridge structure 16 are embedded so as to cover both sides facing each other in the direction perpendicular to the extending direction.
  • 1 is a semiconductor laser manufacturing method for manufacturing a semiconductor laser 100 having a buried layer 13.
  • FIG. The buried layer 13 has p-type semiconductor layers 7 a and 7 b and a semi-insulating layer 8 .
  • each layer of the ridge structure 16 is defined as the z-direction
  • the extending direction in which the ridge structure 16 extends is defined as the y-direction
  • the direction perpendicular to the z-direction and the y-direction is defined as the x-direction.
  • an n-type semiconductor substrate 1 is provided with an n-type cladding layer (second n-type cladding layer 4), a ridge intermediate layer 39 including an active layer 5, a p-type cladding layer (first p An n-type cladding layer (second n-type cladding layer 4), a ridge intermediate layer 39, a p-type cladding layer (first p-type cladding layer 6 ) to form a ridge structure 16.
  • the semiconductor laser manufacturing method of the third embodiment after the ridge structure forming step is performed, layers other than the ridge intermediate layer 39 on both side surfaces of the ridge structure 16 are etched, and the ridge intermediate layer 39 is etched on both side surfaces of the ridge structure 16 . It includes an extending portion forming step of forming ridge extending portions 64 extending in the x direction from (both side surfaces of the ridge body portion 63 after processing). Further, in the method for manufacturing a semiconductor laser according to the third embodiment, after executing the extending portion forming step, both side surfaces of the ridge structure 16 (both side surfaces of the ridge body portion 63 and the ridge extending portion 64), the n-type semiconductor of the ridge extending portion 64 are formed.
  • the p-type semiconductor layer 7a is formed on both sides of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16 on the n-type semiconductor substrate 1 side.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7b in contact with both side surfaces of the active layer 5 are the n-type cladding layers (second n-type A semiconductor laser 100 can be manufactured that is not in contact with the cladding layer 4). Therefore, the semiconductor laser 100 manufactured by the method of manufacturing the semiconductor laser according to the third embodiment can prevent ineffective current not passing through the active layer 5, and can improve optical output characteristics and high-speed operation performance.
  • FIG. 14 is a diagram showing the cross-sectional structure of the first semiconductor laser according to the fourth embodiment.
  • 15 to 17 are diagrams showing a method of manufacturing the semiconductor laser of FIG. 18 is a diagram showing a cross-sectional structure of a second semiconductor laser according to the fourth embodiment, and
  • FIG. 19 is a diagram showing a cross-sectional structure of a third semiconductor laser according to the fourth embodiment.
  • the semiconductor laser 100 of the fourth embodiment differs from the semiconductor laser 100 of the third embodiment in that the ridge intermediate layer 39 of the ridge extending portion 64 in the ridge structure 16 has the extending portion base layer 21 and the active layer 5 . different.
  • the parts different from the semiconductor laser 100 of the third embodiment will be mainly described.
  • the first and third semiconductor lasers 100 of the fourth embodiment are examples in which the ridge intermediate layer 39 of the ridge extending portion 64 has the extending portion base layer 21, the third n-type cladding layer 20, and the active layer 5. be.
  • the second semiconductor laser 100 of the fourth embodiment is an example in which the ridge intermediate layer 39 of the ridge extending portion 64 has the extending portion base layer 21 and the active layer 5 .
  • the ridge structure 16 in the first semiconductor laser 100 of the fourth embodiment is an extension base of AlGaInAs or InGaAsP sequentially formed from the n-type semiconductor substrate 1 side between the second n-type cladding layer 4 and the active layer 5.
  • Layer 21 has a third n-type cladding layer 20 of n-type InP.
  • the material of the active layer 5 is InGaAsP or AlGaInAs
  • the material of the extension base layer 21 is the same as that of the active layer 5, so the etching rate of concentrated sulfuric acid is lower than that of the InP layer.
  • the ridge extension 64 can be formed using an etchant such as etchant.
  • hydrogen chloride gas can be used to form the ridge extension 64 .
  • the minimum thickness of the third n-type clad layer 20 is equal to or greater than the crystal lattice, for example 1 nm.
  • the film thickness at which the third n-type cladding layer 20 is not etched depends on the etching material used, the state of the semiconductor layer surface during etching, and the like.
  • the thickness of the third n-type cladding layer 20 need only be such that it remains even after the ridge extending portion 64 is formed by etching. If confirmation is required for the maximum film thickness at which the third n-type cladding layer 20 is not etched, the film thickness remaining after etching is confirmed by experiments.
  • the extension base layer 21 may be a material other than AlGaInAs and InGaAsP as long as it is not etched by the etchant or etching gas for forming the ridge extension 64 .
  • the active layer 5 and the extension base layer 21 may be in direct contact, and the lengths of the active layer 5 and the extension base layer 21 in the ridge intermediate layer 39 in the x direction are different. good too.
  • the second semiconductor laser 100 of the fourth embodiment shown in FIG. 18 is an example in which the ridge intermediate layer 39 is in direct contact with the active layer 5 and the extension base layer 21 .
  • FIG. 19 is an example in which the active layer 5 and the extension base layer 21 in the ridge intermediate layer 39 have different lengths in the x direction.
  • FIG. 19 shows an example in which the third n-type cladding layer 20 has the same length in the x direction as the extension base layer 21 because the extension base layer 21 is shorter than the active layer 5 .
  • the ridge extending portion 64 can be formed by etching.
  • the ridge intermediate layer 39 has the extension base layer 21, the third n-type clad layer 20, and the active layer 5, the extension base layer 21, The third n-type cladding layer 20, the active layer 5, and the first p-type cladding layer 6 are epitaxially grown in sequence to form each layer of the ridge semiconductor layer, which is the semiconductor layer of the ridge structure 16.
  • the intermediate ridge layer 39 has the extension base layer 21 and the active layer 5, the extension base layer 21, the active layer 5 and the first p-type
  • the cladding layer 6 is epitaxially grown sequentially to form each layer of the ridge semiconductor layer.
  • the basic ridge structure 16 is formed using the insulating film 18 as a mask, and in the extending portion forming step, the layers other than the ridge intermediate layer 39 are etched from the x direction with respect to the basic ridge structure 16, A ridge structure 16 having a ridge body portion 63 and a ridge extension portion 64 is formed.
  • FIG. 15 shows an intermediate product of the first semiconductor laser 100 according to the fourth embodiment after the extending portion forming step has been completed.
  • FIG. 16 shows an intermediate product of the first semiconductor laser 100 according to the fourth embodiment after the p-type semiconductor layer forming step has been completed. Since the ridge structure 16 has the ridge extending portion 64 extending from the ridge body portion 63, the shadow effect separates the p-type semiconductor layer 7a and the p-type semiconductor layer 7b on the surface of the ridge extending portion 64 on the negative side in the z direction. A portion 17 can be formed.
  • FIG. 17 shows an intermediate product of the first semiconductor laser 100 according to the fourth embodiment after the semi-insulating layer forming step and the blocking layer 9 forming step have been completed and the insulating film 18 has been removed.
  • the second p-type cladding layer 10 and the contact layer 11 are formed on the surface of the block layer 9 and the z-direction surface of the ridge structure 16 .
  • the second p-type clad layer 10 is formed on the surface of the block layer 9 and the surface of the ridge structure 16
  • the contact layer 11 is formed on the surface of the second p-type clad layer 10 .
  • an anode electrode 51 is formed in contact with the contact layer 11
  • a cathode electrode 52 is formed in contact with the back surface of the n-type semiconductor substrate 1, that is, the surface on the negative side in the z direction.
  • the semiconductor laser 100 of the fourth embodiment has the same structure as the semiconductor laser 100 of the first embodiment, that is, the ridge structure 16 even when the active layer 5 does not contain Al.
  • a structure in which the p-type semiconductor layer 7a and the p-type semiconductor layer 7b separated from each other with the separating portion 17 interposed can be formed on both side surfaces of the . Therefore, the semiconductor laser 100 of the fourth embodiment can reduce the reactive current that does not pass through the active layer 5 and improve the optical output characteristics and high-speed operation performance, compared to the semiconductor laser of the comparative example shown in FIG.
  • the bypass current of the holes 14 flowing through the p-type semiconductor layer 7 is I2 is injected into the third n-type cladding layer 20 and extension base layer 21 together with the active layer 5 .
  • the holes 14 and the electrons 15 recombine in the third n-type cladding layer 20 and the extension base layer 21 .
  • the energy level of the valence band of the extension base layer 21 is higher than the energy level of the valence band of the p-type semiconductor layer 7b, as will be described later.
  • the number of holes 14 that move from the p-type semiconductor layer 7b to the extension base layer 21 is reduced to the third nth from the p-type semiconductor layer 7b. It is much smaller than the number of holes 14 that migrate to the mold cladding layer 20 . Therefore, in the first semiconductor laser 100 of the fourth embodiment, although a reactive current is slightly generated compared to the semiconductor laser 100 of the third embodiment, the reactive current can be reduced compared to the semiconductor laser of the comparative example.
  • the second semiconductor laser 100 of the fourth embodiment is more active than the first semiconductor laser 100 of the fourth embodiment because the third n-type cladding layer 20 is not provided between the active layer 5 and the extension base layer. Reactive current that does not pass through layer 5 can be reduced.
  • FIG. 20 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 5.
  • FIG. 21 is an enlarged view of the periphery of the active layer in FIG. 20, and
  • FIG. 22 is a diagram showing energy bands of the base layer and the p-type semiconductor layer of FIG.
  • the extension base layer 21a of the ridge intermediate layer 39 has a valence band energy level higher than that of the extension base layer 21 of the fourth embodiment. is higher than the energy level of the semiconductor laser 100 of the fourth embodiment.
  • the parts different from the semiconductor laser 100 of the fourth embodiment will be mainly described.
  • the energy band shown in FIG. 22 is the energy band between the position A1 of the extension base layer 21a and the position A2 of the p-type semiconductor layer 7b shown in FIG. In FIG. 21, the pattern of the extension base layer 21a is omitted.
  • the horizontal axis of FIG. 22 is position, and the vertical axis is energy [a. u. (arbitrary unit)].
  • the conduction band energy 71 and the valence band energy 72 indicated by solid lines the conduction band energy 73 and the valence band energy 74 in the extension base layer 21 of the fourth embodiment are indicated by dashed lines.
  • the conduction band energy and valence band energy of the third n-type cladding layer 20 are higher than the conduction band energy 73 and valence band energy 74 indicated by the dashed lines. Therefore, the energy barrier, which is the energy difference between the third n-type cladding layer 20 and the p-type semiconductor layer 7b, is smaller than the energy barrier between the extension base layers 21, 21a and the p-type semiconductor layer 7b.
  • a detour current I2 of the holes 14 leaking into the p-type semiconductor layer 7b flows in the valence band side of the p-type semiconductor layer 7b. Therefore, the detour current I2 of the holes 14 flowing from the p-type semiconductor layer 7b to the ridge intermediate layer 39 mainly flows to the third n-type cladding layer 20.
  • the energy level of the valence band of the p-type semiconductor layer 7b should be set to Therefore, it is necessary to increase the energy level of the valence band of the extension base layer 21 .
  • the energy on the positive side of the y-axis in FIG. 22 is smaller than that of the holes 14 .
  • the extension base layer 21 of the fourth embodiment is made of a highly n-type doping material, or the extension base layer 21 of the fourth embodiment is made of n having a bandgap larger than that of the p-type semiconductor layer 7b. It may be replaced with a type AlInAs layer.
  • the extension base layer 21a is an n-type AlGaInAs layer or an n-type AlInAs layer, which is an n-type semiconductor layer.
  • the energy level of the valence band in the extension base layer 21a of the ridge intermediate layer 39 is higher than that of the extension base layer 21 of the fourth embodiment. Since there is a higher energy barrier than in the extension base layer 21 of the fourth embodiment, the movement of the holes 14 to the extension base layer 21a is reduced, and recombination with the electrons 15 in the extension base layer 21a is reduced. Decrease. Therefore, the semiconductor laser 100 of the fifth embodiment can reduce the reactive current that does not pass through the active layer 5 more than the semiconductor laser 100 of the fourth embodiment.
  • FIG. 23 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 6, and FIG. 24 is an enlarged view around the active layer in FIG. 25 and 26 are diagrams showing a method of manufacturing the semiconductor laser of FIG. 23.
  • FIG. The semiconductor laser 100 of the sixth embodiment has a characteristic structure of the semiconductor laser 100 of the second embodiment, that is, the p-type semiconductor layer 7 is in contact only with the first p-type cladding layer 6 and the active layer 5 on both side surfaces of the ridge structure 16.
  • the buried layer 13 has the semi-insulating layer 8, the p-type semiconductor layer 7, the semi-insulating layer 22, and the block layer 9, and the p-type semiconductor layer 7 has the semi-insulating layer 8.
  • the semiconductor laser 100 of the second embodiment differs from the semiconductor laser 100 of the second embodiment in that it is formed to extend in the direction away from the ridge structure 16 on the surface opposite to the n-type semiconductor substrate 1 .
  • the parts different from the semiconductor laser 100 of the second embodiment will be mainly described.
  • holes 14, which are majority carriers, in the contact layer 11 and the second p-type cladding layer 10 are activated when the semiconductor laser is driven. It moves to the layer 5 side and the hole current Ih flows.
  • the hole current Ih consists of a main current I1 flowing from the first p-type cladding layer 6 to the active layer 5 and a bypass current I2 flowing from the first p-type cladding layer 6 to the active layer 5 via the p-type semiconductor layer 7.
  • the detour current I2 is a hole current component that leaks from the first p-type cladding layer 6 to the p-type semiconductor layer 7 .
  • the p-type semiconductor layer 7 is sandwiched between the semi-insulating layer 8 and the semi-insulating layer 22 at the portion where the p-type semiconductor layer 7 extends away from the ridge structure 16, that is, in the x-direction. Since electrons 15 are not present in layer 22 , they do not recombine with holes 14 . Therefore, the bypass current I2 cannot flow through the side surfaces of the second n-type cladding layer 4 where the semi-insulating layer 8 exists, and the active layer 5 at an energy level lower than the valence band of the p-type semiconductor layer 7 is The detour current I2 is injected into the active layer 5 because it flows in the valence band direction. Therefore, in the semiconductor laser 100 of the sixth embodiment, as in the semiconductor laser 100 of the second embodiment, no reactive current is generated.
  • a semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 of Embodiment 6 will be described.
  • the processes up to the ridge structure forming process for forming the ridge structure 16 are the same as those up to the ridge structure forming process described in the third embodiment. Since the semiconductor laser 100 of Embodiment 6 does not have the ridge extending portion 64, after the ridge structure forming step, a first semi-insulating layer 8 is formed on both sides of the ridge structure 16 on the n-type semiconductor substrate 1 side.
  • a layer forming step is performed.
  • a semi-insulating layer 8 is epitaxially grown so as to cover both sides of the ridge structure 16 from the n-type semiconductor substrate 1 side to a specific position of the active layer 5 .
  • the specific position of the active layer 5 is the position (first specific position) of the near end of the active layer 5 on the n-type semiconductor substrate 1 side, or the n-type semiconductor substrate 1 from the near end of the active layer 5. It is a position (second specific position) that is far from the side and does not reach the near end on the n-type semiconductor substrate 1 side in the quantum well structure 35 of the active layer 5 .
  • FIG. 25 shows an intermediate product of the semiconductor laser 100 after the first semi-insulating layer forming step.
  • a semi-insulating layer 8 can be formed to cover both side surfaces of the layer 4 in the x direction, and a semi-insulating layer 8 can be formed to cover both side surfaces of the ridge structure 16 from the n-type semiconductor substrate 1 side to a specific position of the active layer 5 .
  • a layer 8 can be formed.
  • a p-type semiconductor layer forming process for forming the p-type semiconductor layer 7 and a second semi-insulating layer forming process for forming the semi-insulating layer 22 are performed.
  • p A semiconductor layer 7 is formed by epitaxial growth.
  • a semi-insulating layer 22 is epitaxially grown to cover the p-type semiconductor layer 7 .
  • FIG. 26 shows an intermediate product of the semiconductor laser 100 according to the sixth embodiment after the second semi-insulating layer forming step and the block layer 9 forming step are completed.
  • the insulating film 18 is removed, and the second p-type cladding layer 10 and the contact layer 11 are formed on the surface of the block layer 9 and the surface of the ridge structure 16 in the z direction.
  • the second p-type clad layer 10 is formed on the surface of the block layer 9 and the surface of the ridge structure 16
  • the contact layer 11 is formed on the surface of the second p-type clad layer 10 .
  • an anode electrode 51 is formed in contact with the contact layer 11, and a cathode electrode 52 is formed in contact with the back surface of the n-type semiconductor substrate 1, that is, the surface on the negative side in the z direction.
  • the p-type semiconductor layer 7 spreads in the direction away from the ridge structure 16 on the surface of the semi-insulating layer 8 opposite to the n-type semiconductor substrate 1, and the p-type semiconductor layer 7 extends in the direction away from the ridge structure 16. Since the semiconductor laser 100 is the same as the semiconductor laser 100 of the second embodiment except that it is sandwiched between the insulating layer 8 and the semi-insulating layer 22, the same effect as the semiconductor laser 100 of the second embodiment is obtained.
  • the method for manufacturing the semiconductor laser 100 according to the second embodiment shown in FIG. A step of etching the p-type semiconductor layer 7 on the positive side surface is added, and then the steps after the second semi-insulating layer forming step are performed.
  • the p-type semiconductor layer 7 is etched using a semiconductor photolithography process. Since the semi-insulating layer 8 and the semi-insulating layer 22 are integrated, it can be said that the semi-insulating layer 8 is integrated.
  • the method of manufacturing the semiconductor laser 100 of the second embodiment is more complicated than the method of manufacturing the semiconductor laser 100 of the sixth embodiment.
  • the semiconductor laser 100 of the sixth embodiment has the characteristic structure of the semiconductor laser 100 of the second embodiment, that is, the p-type semiconductor layer 7 is formed only on the first p-type cladding layer 6 and the active layer 5 on both sides of the ridge structure 16 . are in contact with each other.
  • the semiconductor laser 100 of the sixth embodiment is embedded so as to cover the ridge structure 16 formed in the n-type semiconductor substrate 1 and both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16. It is a semiconductor laser with a buried layer 13 .
  • the ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the embedded layer 13 includes a p-type semiconductor layer 7 in contact with both side surfaces of the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the active layer 5, a semi-insulating layer 8, and a semi-insulating layer 22. have.
  • the p-type semiconductor layer 7 is not in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16, and the semi-insulating layer 8 is in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16. ) on both sides.
  • the p-type semiconductor layer 7 is formed on the surface of the semi-insulating layer 8 opposite to the n-type semiconductor substrate 1 so as to extend in the direction away from the ridge structure 16 .
  • a semi-insulating layer 22 covers the surface of the p-type semiconductor layer 7 opposite to the n-type semiconductor substrate 1 and the surface of the ridge structure 16 side.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7 in contact with both side surfaces of the active layer 5 form the ridge structure 16. Since it is not in contact with the n-type clad layer (second n-type clad layer 4), ineffective current that does not pass through the active layer 5 can be prevented, and optical output characteristics and high-speed operation performance can be improved.
  • the semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 according to the sixth embodiment includes a ridge structure 16 including an active layer 5 formed on an n-type semiconductor substrate 1, and both sides of the ridge structure 16 facing each other in a direction perpendicular to the extending direction of the ridge structure 16.
  • This is a semiconductor laser manufacturing method for manufacturing a semiconductor laser 100 having a buried layer 13 buried so as to cover the .
  • the embedded layer 13 has a first semi-insulating layer (semi-insulating layer 8), a p-type semiconductor layer 7, and a second semi-insulating layer (semi-insulating layer 22).
  • the specific position of the active layer is the position of the near end of the active layer 5 on the n-type semiconductor substrate 1 side, or the quantum well of the active layer 5 farther from the n-type semiconductor substrate 1 side than the near end of the active layer 5. It is positioned so as not to reach the proximal end of the structure 35 on the side of the n-type semiconductor substrate 1 .
  • an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) are formed on an n-type semiconductor substrate 1.
  • a ridge structure 16 having an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) is sequentially formed and both side surfaces are exposed by etching.
  • a ridge structure forming step is included. Furthermore, in the method of manufacturing a semiconductor laser according to the sixth embodiment, after the ridge structure forming step is performed, the first ridge is formed so as to cover both side surfaces of the ridge structure 16 from the n-type semiconductor substrate 1 side to the specific position of the active layer 5 .
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 7 in contact with both side surfaces of the active layer 5 are formed into ridges.
  • a semiconductor laser 100 that is not in contact with the n-cladding layer (second n-cladding layer 4) of structure 16 can be manufactured. Therefore, the semiconductor laser 100 manufactured by the method of manufacturing the semiconductor laser according to the sixth embodiment can prevent ineffective current not passing through the active layer 5, and can improve optical output characteristics and high-speed operation performance.
  • FIG. 27 is a diagram showing a cross-sectional structure of a semiconductor laser according to Embodiment 7, and FIG. 28 is an enlarged view around the active layer in FIG. 29 to 34 are diagrams showing a method of manufacturing the semiconductor laser of FIG. 27.
  • This is an example of a semiconductor laser in which undoped semiconductor layers 23 are in contact with both side surfaces of each layer on the substrate 1 side.
  • the undoped semiconductor layer 23 is in contact with both side surfaces of each layer from the active layer 5 of the ridge structure 16 to the n-type semiconductor substrate 1 side.
  • the semiconductor of the second embodiment has the first p-type cladding layer 27 on both sides of the ridge structure 16, and the zinc-diffused semi-insulating layer 42 and the zinc-diffused block layer 41 on both side surfaces of the ridge structure 16.
  • 27 and 28 show an example in which the p-type semiconductor layer 40 covers both side surfaces of the ridge structure 16 up to a specific position of the first p-type cladding layer 27 and the active layer 5 . The specific position is as described in the second embodiment.
  • the parts different from the semiconductor laser 100 of the second embodiment will be mainly described.
  • the p-type semiconductor layer 40 is a semiconductor layer made p-type by diffusing zinc atoms into the undoped InP semiconductor layer 23 .
  • the first p-type clad layer 27 is a p-type clad layer in which zinc is diffused into the first p-type clad layer 6 of p-type InP.
  • the buried layer 13 covering both sides of the ridge structure 16 has an undoped semiconductor layer 23 , a p-type semiconductor layer 40 , semi-insulating layers 8 and 42 and a block layer 9 .
  • holes 14, which are majority carriers, in the contact layer 11 and the second p-type cladding layer 10 are activated when the semiconductor laser is driven. It moves to the layer 5 side and the hole current Ih flows.
  • the hole current Ih consists of a main current I1 flowing from the first p-type cladding layer 27 to the active layer 5 and a bypass current I2 flowing from the first p-type cladding layer 27 to the active layer 5 via the p-type semiconductor layer 40.
  • the detour current I2 is a hole current component that leaks from the first p-type cladding layer 27 to the p-type semiconductor layer 40 .
  • the detour current I2 passes through the undoped semiconductor layer 23 to reach the first n-type It cannot flow to the clad layer 2 and the second n-type clad layer 4 . Therefore, in the semiconductor laser 100 of the seventh embodiment, the hole current leaked to the p-type semiconductor layer 40 is injected into the active layer 5 and does not become a reactive current as in the semiconductor laser 100 of the second embodiment. In addition, the overflow of electron current from the active layer 5 to the buried layer 13 can be suppressed by contacting the side surface of the active layer 5 with the p-type semiconductor layer 40 converted to p-type by diffusion of zinc.
  • FIG. 29 shows an intermediate product of the semiconductor laser 100 according to the seventh embodiment in which the semi-insulating layer forming step and the blocking layer 9 forming step have been completed. After that, as shown in FIG. 30, the insulating film 18 is removed.
  • a zinc diffusion process for diffusing zinc into a region from the far end of the undoped semiconductor layer 23 opposite to the n-type semiconductor substrate 1 to a specific position of the active layer 5 will be described.
  • a diffusion prevention film 24 such as SiO 2 is formed on the surface of the block layer 9 and the z-direction surface of the ridge structure 16 , and the active layer 5 and the undoped semiconductor layer 23 in contact with the active layer 5 are formed on the diffusion prevention film 24 .
  • An opening 25 is formed having a width in the x-direction inclusive. The opening 25 is processed using a semiconductor photolithography process.
  • FIG. 31 An intermediate product of the semiconductor laser 100 of the seventh embodiment in which the anti-diffusion film 24 is arranged in the buried layer 13 is shown.
  • a zinc oxide film (ZnO film) 26 is formed on the z-direction positive surface of the ridge structure 16 exposed by the diffusion barrier film 24 and the opening 25 and on the surface of the buried layer 13 . do.
  • the intermediate product of the semiconductor laser 100 of Embodiment 7 shown in FIG. 32 is heat-treated.
  • zinc (Zn) atoms in the zinc oxide film 26 are diffused into the semiconductor layer.
  • Zinc atoms are present in the undoped semiconductor layer 23 and the first p-type cladding layer 6 that are in contact with both side surfaces of the ridge structure 16 from the farthest end from the n-type semiconductor substrate 1 on the positive side in the z direction to a specific position of the active layer 5 . It diffuses and becomes p-type.
  • the heat treatment conditions to be set are such that, in the semiconductor layer in contact with the ridge structure 16 in the region of the opening 25, zinc atoms are diffused to specific positions in the active layer 5 toward the negative side in the z direction, and the first n-type cladding layer 2 , are heat treatment conditions under which zinc atoms do not diffuse into the undoped semiconductor layer 23 in contact with the diffraction grating layer 3 and the second n-type cladding layer 4 .
  • Further set heat treatment conditions are heat treatment conditions in which zinc atoms diffuse into the first p-type cladding layer 6 but do not diffuse into the active layer 5 in the ridge structure 16 in the region of the opening 25 .
  • the first p-type clad layer 6 becomes the first p-type clad layer 27 by diffusing zinc atoms.
  • zinc atoms are diffused in the semiconductor layer in the region of the opening 25, that is, in the block layer 9 and the semi-insulating layer 8 on the side of the ridge structure 16, and become p-type.
  • the block layer 9 and the semi-insulating layer 8 in which zinc is diffused are the semi-insulating layer 42 and the block layer 41, respectively.
  • FIG. 34 shows an intermediate product of the semiconductor laser 100 according to the seventh embodiment after the heat treatment in the zinc diffusion process.
  • the zinc oxide film 26 and the diffusion barrier film 24 are removed, and the second p-type clad layer 10 and contact layer 11 are formed on the surface of the block layer 9 and the surface of the ridge structure 16 in the z direction.
  • the second p-type clad layer 10 is formed on the surface of the block layer 9 and the surface of the ridge structure 16
  • the contact layer 11 is formed on the surface of the second p-type clad layer 10 .
  • an anode electrode 51 is formed in contact with the contact layer 11, and a cathode electrode 52 is formed in contact with the back surface of the n-type semiconductor substrate 1, that is, the surface on the negative side in the z direction.
  • the semiconductor laser 100 of Embodiment 7 is the same as the semiconductor laser 100 of Embodiment 2 except for the differences described above, and thus has the same effects as the semiconductor laser 100 of Embodiment 2.
  • the ridge structure 16 formed in the n-type semiconductor substrate 1 and the buried substrates are embedded so as to cover both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16 .
  • 1 is a semiconductor laser with an embedded layer 13.
  • FIG. The ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 27) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the buried layer 13 includes a p-type cladding layer (first p-type cladding layer 27) of the ridge structure 16 and a p-type semiconductor layer 40 in contact with both side surfaces of the active layer 5, an undoped semiconductor layer 23, and a semi-insulating layer 8. , and the p-type semiconductor layer 40 is not in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16 .
  • the undoped semiconductor layer 23 is in contact with both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16, and the p-type semiconductor layer 40 and the p-type cladding layer (first p-type cladding layer 27) are Contains zinc.
  • the p-type cladding layer (first p-type cladding layer 27) of the ridge structure 16 and the p-type semiconductor layer 40 in contact with both side surfaces of the active layer 5 form the ridge structure 16. Since it is not in contact with the n-type clad layer (second n-type clad layer 4), ineffective current that does not pass through the active layer 5 can be prevented, and optical output characteristics and high-speed operation performance can be improved.
  • the ridge structure 16 including the active layer 5 formed on the n-type semiconductor substrate 1 and the two sides of the ridge structure 16 facing each other in the direction perpendicular to the extending direction of the ridge structure 16
  • the buried layer 13 has an undoped semiconductor layer 23 , a p-type semiconductor layer 40 and a semi-insulating layer 8 .
  • the specific position of the active layer is the position of the near end of the active layer 5 on the n-type semiconductor substrate 1 side, or the quantum well of the active layer 5 farther from the n-type semiconductor substrate 1 side than the near end of the active layer 5. It is positioned so as not to reach the proximal end of the structure 35 on the side of the n-type semiconductor substrate 1 .
  • an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) are formed on an n-type semiconductor substrate 1.
  • a ridge structure 16 having an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) is sequentially formed and both side surfaces are exposed by etching.
  • a ridge structure forming step is included.
  • the semiconductor laser manufacturing method of the seventh embodiment includes an undoped semiconductor layer forming step of forming an undoped semiconductor layer 23 so as to cover both side surfaces of the ridge structure 16 after executing the ridge structure forming step, and A semi-insulating layer forming step of forming a semi-insulating layer 8 so as to cover the surface, and zinc in a region from the far end of the undoped semiconductor layer 23 opposite to the n-type semiconductor substrate 1 to a specific position of the active layer 5. and a zinc diffusion step of diffusing zinc into the p-type clad layer (first p-type clad layer 6).
  • the zinc-diffused p-type clad layer (first p-type clad layer 27) of the ridge structure 16 and the p-type clad layer in contact with both sides of the active layer 5 A semiconductor laser 100 in which the semiconductor layer 40 is not in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16 can be manufactured. Therefore, the semiconductor laser 100 manufactured by the semiconductor laser manufacturing method according to the seventh embodiment can prevent ineffective current not passing through the active layer 5, and can improve optical output characteristics and high-speed operation performance.
  • Embodiment 8. 35A and 35B are diagrams showing a method for manufacturing a semiconductor laser according to the eighth embodiment.
  • the semiconductor laser 100 of the eighth embodiment is the same as the semiconductor laser 100 of the seventh embodiment.
  • the semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 of the eighth embodiment differs from the semiconductor laser manufacturing method of the seventh embodiment in that zinc is diffused into the semiconductor layer by vapor phase diffusion using the MOCVD method in the zinc diffusion step. different. Mainly different parts from the semiconductor laser manufacturing method of the seventh embodiment will be described.
  • the intermediate product of the semiconductor laser 100 of the eighth embodiment when zinc is diffused is the same as the intermediate product of the semiconductor laser 100 of the seventh embodiment shown in FIG.
  • a diffusion barrier film 24 having 25 is disposed on the buried layer 13 .
  • This intermediate product is placed in an MOCVD film forming apparatus, and dimethylzinc 28 is introduced into the apparatus.
  • the dimethylzinc 28 is decomposed, and the zinc is vapor-phase diffused into the semiconductor layer through the openings 25, that is, into the semiconductor layer in the region of the openings 25.
  • Diffuse zinc Predetermined pressure and temperature conditions, that is, zinc diffusion conditions, are such that the semiconductor layer in contact with the ridge structure 16 in the region of the opening 25 diffuses zinc to a specific position of the active layer 5 toward the negative side in the z direction, and , zinc does not diffuse into the undoped semiconductor layer 23 in contact with the first n-type clad layer 2 , the diffraction grating layer 3 and the second n-type clad layer 4 .
  • zinc diffusion conditions are conditions under which zinc atoms diffuse into the first p-type cladding layer 6 but do not diffuse into the active layer 5 in the ridge structure 16 in the region of the opening 25 .
  • the process after the zinc diffusion process is the same as the semiconductor laser manufacturing method of the seventh embodiment. Since the semiconductor laser 100 of the eighth embodiment is the same as the semiconductor laser 100 of the seventh embodiment, it has the same effects as the semiconductor laser 100 of the seventh embodiment.
  • FIG. 36 is a diagram showing a cross-sectional structure of a semiconductor laser according to the ninth embodiment
  • FIG. 37 is an enlarged view around the active layer of FIG. 38 to 41 are diagrams showing a method of manufacturing the semiconductor laser of FIG. 36.
  • FIG. The semiconductor laser 100 of the ninth embodiment differs from the semiconductor laser 100 of the seventh embodiment in that the first p-type cladding layer 6 is formed on the positive side of the active layer 5 in the z direction.
  • 36 and 37 show an example in which the p-type semiconductor layer 40 covers both side surfaces of the ridge structure 16 up to a specific position of the first p-type cladding layer 6 and the active layer 5 . The specific position is as described in the second embodiment.
  • the parts different from the semiconductor laser 100 of the seventh embodiment are mainly described.
  • the p-type semiconductor layer 40 is a semiconductor layer made p-type by diffusing zinc atoms into the undoped InP semiconductor layer 23 .
  • the buried layer 13 covering both sides of the ridge structure 16 has an undoped semiconductor layer 23 , a p-type semiconductor layer 40 , semi-insulating layers 8 and 42 and a block layer 9 .
  • majority carriers of the contact layer 11 and the second p-type clad layer 10 are used when the semiconductor laser is driven.
  • Holes 14 move to the active layer 5 side, and hole current Ih flows.
  • the hole current Ih consists of a main current I1 flowing from the first p-type cladding layer 6 to the active layer 5 and a bypass current I2 flowing from the first p-type cladding layer 6 to the active layer 5 via the p-type semiconductor layer 40.
  • the detour current I2 is a hole current component that leaks from the first p-type cladding layer 6 to the p-type semiconductor layer 40 .
  • the detour current I2 passes through the undoped semiconductor layer 23 to reach the first n-type It cannot flow to the clad layer 2 and the second n-type clad layer 4 . Therefore, in the semiconductor laser 100 of the ninth embodiment, the hole current leaked to the p-type semiconductor layer 40 is injected into the active layer 5, and the reactive current is reduced as in the semiconductor lasers 100 of the second and seventh embodiments. does not become In addition, the overflow of electron current from the active layer 5 to the buried layer 13 can be suppressed by contacting the side surface of the active layer 5 with the p-type semiconductor layer 40 converted to p-type by diffusion of zinc.
  • the zinc diffusion region is limited to the portion including the undoped semiconductor layer 23. Therefore, the first p-type cladding layer 6 has Zinc is not diffused, and optical absorption loss of laser light due to zinc is suppressed. Therefore, the semiconductor laser 100 of the ninth embodiment can output laser light with a higher optical output than the semiconductor laser 100 of the seventh embodiment.
  • a semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 of Embodiment 9 will be described.
  • the ridge structure forming step of forming the ridge structure 16, the subsequent undoped semiconductor layer forming step of forming the undoped semiconductor layer 23, the semi-insulating layer forming step of forming the semi-insulating layer 8, and the block layer 9 forming step are the same as those of the embodiment. It is the same as the semiconductor laser manufacturing method of the seventh mode.
  • a zinc diffusion step is performed to diffuse zinc into the semiconductor layer.
  • a diffusion prevention film 24 such as SiO 2 is formed on the surface of the block layer 9 and the surface of the ridge structure 16 in the z-direction, and an undoped semiconductor layer 23 is formed on the diffusion prevention film 24 and the active layer 5 .
  • Two openings 29 are formed having a width in the x-direction including .
  • the opening 29 is processed using a semiconductor photolithography process.
  • FIG. 38 shows an embodiment in which diffusion preventing film 24 having opening 29 exposing a region including undoped semiconductor layer 23 on the surface of buried layer 13 opposite to n-type semiconductor substrate 1 is disposed in buried layer 13 .
  • An intermediate product of the semiconductor laser 100 of form 9 is shown.
  • a zinc oxide film 26 is formed on the surface of the buried layer 13 exposed by the diffusion prevention film 24 and the opening 29 .
  • the intermediate manufactured body of the semiconductor laser 100 of the ninth embodiment shown in FIG. 39 is heat-treated.
  • zinc atoms in the zinc oxide film 26 are diffused into the semiconductor layer.
  • Zinc atoms are diffused into the undoped semiconductor layer 23 which is in contact with both sides of the ridge structure 16 from the farthest end from the n-type semiconductor substrate 1 on the positive side in the z-direction to a specific position of the active layer 5 to convert it to p-type.
  • the heat treatment conditions to be set are such that the semiconductor layer in the region of the opening 29 diffuses zinc atoms to a specific position of the active layer 5 toward the z-direction negative side, and the first n-type clad layer 2 and the diffraction grating layer 3 , are heat treatment conditions under which zinc atoms do not diffuse into the undoped semiconductor layer 23 in contact with the second n-type cladding layer 4 .
  • the Z zinc atoms diffuse into the semiconductor layer in the region of the opening 29, ie, the block layer 9 and the semi-insulating layer 8 on the side of the ridge structure 16, and become p-type.
  • the block layer 9 and the semi-insulating layer 8 in which zinc is diffused are the semi-insulating layer 42 and the block layer 41, respectively.
  • FIG. 40 shows an intermediate product of the semiconductor laser 100 of the ninth embodiment after the heat treatment in the zinc diffusion process.
  • the zinc oxide film 26 and the diffusion barrier film 24 are removed, and the second p-type clad layer 10 and contact layer 11 are formed on the surface of the block layer 9 and the surface of the ridge structure 16 in the z direction.
  • the second p-type clad layer 10 is formed on the surface of the block layer 9 and the surface of the ridge structure 16
  • the contact layer 11 is formed on the surface of the second p-type clad layer 10 .
  • an anode electrode 51 is formed in contact with the contact layer 11, and a cathode electrode 52 is formed in contact with the back surface of the n-type semiconductor substrate 1, that is, the surface on the negative side in the z direction.
  • the semiconductor laser 100 of the ninth embodiment is the same as the semiconductor laser 100 of the seventh embodiment except for the differences described above, and therefore has the same effects as the semiconductor laser 100 of the seventh embodiment. Furthermore, as described above, in the semiconductor laser 100 of the ninth embodiment, zinc is not diffused into the first p-type cladding layer 6, and the light absorption loss of the laser beam due to zinc is suppressed. Compared to the semiconductor laser 100, it can output laser light with a higher optical output.
  • the ridge structure 16 formed in the n-type semiconductor substrate 1 and the buried substrates are embedded so as to cover both sides facing each other in the direction perpendicular to the extending direction of the ridge structure 16 .
  • 1 is a semiconductor laser with an embedded layer 13.
  • FIG. The ridge structure 16 has an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) sequentially formed from the n-type semiconductor substrate 1 side. ing.
  • the embedded layer 13 includes a p-type semiconductor layer 40 in contact with both side surfaces of the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the active layer 5, an undoped semiconductor layer 23, and a semi-insulating layer 8. , and the p-type semiconductor layer 40 is not in contact with the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16 .
  • the undoped semiconductor layer 23 is in contact with both side surfaces of the n-type cladding layer (second n-type cladding layer 4) of the ridge structure 16, and the p-type semiconductor layer 40 contains zinc.
  • the p-type cladding layer (first p-type cladding layer 6) of the ridge structure 16 and the p-type semiconductor layer 40 in contact with both side surfaces of the active layer 5 form the ridge structure 16. Since it is not in contact with the n-type clad layer (second n-type clad layer 4), ineffective current that does not pass through the active layer 5 can be prevented, and optical output characteristics and high-speed operation performance can be improved.
  • a semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 of the ninth embodiment includes a ridge structure 16 including an active layer 5 formed on an n-type semiconductor substrate 1, and both sides of the ridge structure 16 facing each other in a direction perpendicular to the extending direction of the ridge structure 16.
  • This is a semiconductor laser manufacturing method for manufacturing a semiconductor laser 100 having a buried layer 13 buried so as to cover the .
  • the buried layer 13 has an undoped semiconductor layer 23 , a p-type semiconductor layer 40 and a semi-insulating layer 8 .
  • the specific position of the active layer is the position of the near end of the active layer 5 on the n-type semiconductor substrate 1 side, or the quantum well of the active layer 5 farther from the n-type semiconductor substrate 1 side than the near end of the active layer 5. It is positioned so as not to reach the proximal end of the structure 35 on the side of the n-type semiconductor substrate 1 .
  • an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) are formed on an n-type semiconductor substrate 1.
  • a ridge structure 16 having an n-type cladding layer (second n-type cladding layer 4), an active layer 5, and a p-type cladding layer (first p-type cladding layer 6) is sequentially formed and both side surfaces are exposed by etching.
  • a ridge structure forming step is included.
  • the semiconductor laser manufacturing method of the ninth embodiment includes an undoped semiconductor layer forming step of forming an undoped semiconductor layer 23 so as to cover both side surfaces of the ridge structure 16 after executing the ridge structure forming step; A semi-insulating layer forming step of forming a semi-insulating layer 8 so as to cover the surface, and zinc in a region from the far end of the undoped semiconductor layer 23 opposite to the n-type semiconductor substrate 1 to a specific position of the active layer 5. and a zinc diffusion step to diffuse.
  • the p-type cladding layer (first p-type cladding layer 27) of the ridge structure 16 and the p-type semiconductor layer 40 in contact with both side surfaces of the active layer 5 are formed into ridges.
  • a semiconductor laser 100 that is not in contact with the n-cladding layer (second n-cladding layer 4) of structure 16 can be manufactured. Therefore, the semiconductor laser 100 manufactured by the semiconductor laser manufacturing method of the ninth embodiment can prevent ineffective current not passing through the active layer 5, and can improve optical output characteristics and high-speed operation performance.
  • Embodiment 10. 42A and 42B are diagrams showing a method for manufacturing a semiconductor laser according to the tenth embodiment.
  • the semiconductor laser 100 of the tenth embodiment is the same as the semiconductor laser 100 of the ninth embodiment.
  • the semiconductor laser manufacturing method for manufacturing the semiconductor laser 100 of the tenth embodiment differs from the semiconductor laser manufacturing method of the ninth embodiment in that zinc is diffused into the semiconductor layer by vapor phase diffusion using the MOCVD method in the zinc diffusion process. different. Differences from the semiconductor laser manufacturing method of the ninth embodiment will be mainly described.
  • the intermediate product of the semiconductor laser 100 of the tenth embodiment when zinc is diffused is the same as the intermediate product of the semiconductor laser 100 of the ninth embodiment shown in FIG.
  • a diffusion prevention film 24 having an opening 29 for exposing a region including an undoped semiconductor layer 23 on the surface of the buried layer 13 opposite to the n-type semiconductor substrate 1 when diffusing zinc is disposed in the buried layer 13. It is This intermediate product is placed in an MOCVD film forming apparatus, and dimethylzinc 28 is introduced into the apparatus. By setting the pressure and temperature in the apparatus to predetermined conditions, the dimethylzinc 28 is decomposed, and the zinc is vapor-phase diffused into the semiconductor layer through the openings 29, that is, into the semiconductor layer in the region of the openings 29. Diffuse zinc.
  • Predetermined pressure and temperature conditions that is, zinc diffusion conditions, are such that the semiconductor layer in contact with the ridge structure 16 in the region of the opening 29 diffuses zinc to a specific position of the active layer 5 toward the negative side in the z direction, and , zinc does not diffuse into the undoped semiconductor layer 23 in contact with the first n-type clad layer 2 , the diffraction grating layer 3 and the second n-type clad layer 4 .
  • the process after the zinc diffusion process is the same as the semiconductor laser manufacturing method of the ninth embodiment. Since the semiconductor laser 100 of the tenth embodiment is the same as the semiconductor laser 100 of the ninth embodiment, it has the same effects as the semiconductor laser 100 of the ninth embodiment.
  • the semiconductor laser 100 is not a DFB-LD as described in the first and third embodiments, the diffraction grating layer 3 is not formed.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体レーザ（１００）は、ｎ型半導体基板（１）に形成されたリッジ構造（１６）、リッジ構造（１６）の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層（１３）を備えている。リッジ構造（１６）は、ｎ型半導体基板（１）側から順次形成されたｎ型クラッド層（４）、活性層（５）、ｐ型クラッド層（６）を有している。埋込層（１３）は、リッジ構造（１６）のｐ型クラッド層（６）及び活性層（５）の両側面に接するｐ型半導体層（７ｂ）と、半絶縁層（８）とを有しており、ｐ型半導体層（７ｂ）は、リッジ構造（１６）のｎ型クラッド層（４）に接していない。

Description

半導体レーザ及び半導体レーザ製造方法
　本願は、半導体レーザ及び半導体レーザ製造方法に関するものである。
　特許文献１には、順に積層されたｎ型ＩｎＰクラッド層ｓ３、活性層ｓ４、ｐ型ＩｎＰクラッド層ｓ５を有するメサストライプ構造ｓ２と、メサストライプ構造ｓ２の両側に埋め込まれた埋込層ｓ７とを備え、活性層ｓ４は、井戸層と、炭素が添加されたバリア層とを有する多重量子井戸構造であり、埋込層ｓ７は、順に積層されたｐ型ＩｎＰ層ｓ１０と、ＦｅドープＩｎＰ層ｓ１１と、ｎ型ＩｎＰ層ｓ１２とを有している光半導体装置が開示されている。メサストライプ構造ｓ２におけるｎ型ＩｎＰクラッド層ｓ３及びｐ型ＩｎＰクラッド層ｓ５の側面はｐ型ＩｎＰ層ｓ１０で覆われており、メサストライプ構造ｓ２における活性層ｓ４の側面は、ｐ型ＩｎＰ層ｓ１０に接しておらず、ＦｅドープＩｎＰ層ｓ１１が接している。なお、特許文献１で使用されている符号に「ｓ」を付けて、本願明細書の符号と区別している。
　特許文献１の光半導体装置は、活性層ｓ４のバリア層に炭素が添加された変調ドープ構造であり、ｐ型ＩｎＰ層ｓ１０から活性層ｓ４へｐ型ドーパントである亜鉛（Ｚｎ）が拡散することで変調ドープ構造が崩れないようにするために、活性層ｓ４の側面がｐ型ＩｎＰ層ｓ１０に接しておらず、鉄（Ｆｅ）ドープＩｎＰ層ｓ１１が接しているようにしていた。
　一般的には、活性層ｓ４の側面はｐ型ＩｎＰ層ｓ１０に接する構造が採用されている。この構造は特許文献１の図８に開示されている。特許文献１の図８に開示された光半導体装置（比較例の光半導体装置）は、ｐ型ＩｎＰ層ｓ１０がｐ型ＩｎＰクラッド層ｓ５の側面に接しているので、ｐ型ＩｎＰクラッド層ｓ５から活性層ｓ４へ正孔電流を流し、ｎ型ＩｎＰクラッド層ｓ３から活性層ｓ４へ電子電流を流してレーザ光を発生させる際に、ｐ型ＩｎＰクラッド層ｓ５から活性層ｓ４に正孔が注入される前に側面のｐ型ＩｎＰ層ｓ１０へ一部の正孔が漏れるため、活性層ｓ４を通過しない無効電流が発生する問題がある。
特開２０１６-３１９７０号公報（図１）
　特許文献１の光半導体装置は、活性層ｓ４の側面にｐ型ＩｎＰ層ｓ１０が接しない構造を採用することで、活性層ｓ４の側面がｐ型ＩｎＰ層ｓ１０に接する場合に変調ドープ構造が崩れることで、活性層ｓ４におけるキャリア吸収、価電子帯間吸収による光損失が生じ、この光損失により光半導体装置の特性が悪化することを避けていた。
　一方で、ｐ型ＩｎＰ層ｓ１０は、活性層ｓ４に注入された電子電流が熱の影響によりオーバーフローし、活性層ｓ４側面から外側に電子電流が漏れることを防ぐ役割、すなわち電子に対するエネルギー障壁の役割を持つ。特許文献１の光半導体装置では、活性層ｓ４の側面にｐ型ＩｎＰ層ｓ１０が接しない構造であるため、電子電流に対するエネルギー障壁が不十分であり、特に高温動作時において電子オーバーフローが生じ、光出力特性の低下、高速動作特性の低下が懸念される。特に活性層ｓ４の側面に接するＦｅドープＩｎＰ層ｓ１１に、その周囲のｐ型ＩｎＰ層ｓ１０のドーパントである亜鉛（Ｚｎ）が拡散する場合があり、ＦｅドープＩｎＰ層ｓ１１が高抵抗半導体層或いは半絶縁半導体層として機能しなくなる場合に、性能低下が顕著になる。
　本願明細書に開示される技術は、活性層を通過しない無効電流を低減でき、光出力特性、高速動作性能を向上できる半導体レーザを実現することを目的とする。
　本願明細書に開示される一例の半導体レーザは、ｎ型半導体基板に形成されたリッジ構造、リッジ構造の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層を備えた半導体レーザである。リッジ構造は、ｎ型半導体基板側から順次形成されたｎ型クラッド層、活性層、ｐ型クラッド層を有している。埋込層は、リッジ構造のｐ型クラッド層及び活性層の両側面に接するｐ型半導体層と、半絶縁層とを有しており、ｐ型半導体層は、リッジ構造のｎ型クラッド層に接していない。
　本願明細書に開示される一例の半導体レーザは、リッジ構造のｐ型クラッド層及び活性層の両側面に接するｐ型半導体層がリッジ構造のｎ型クラッド層に接していないので、活性層を通過しない無効電流を低減でき、光出力特性、高速動作性能を向上できる。
実施の形態１に係る半導体レーザの断面構造を示す図である。 図１の活性層周辺の拡大図である。 図１の活性層を示す図である。 比較例の活性層周辺の拡大図である。 実施の形態２に係る半導体レーザの断面構造を示す図である。 図５の活性層周辺の拡大図である。 実施の形態３に係る半導体レーザの断面構造を示す図である。 図７の半導体レーザの製造方法を示す図である。 図７の半導体レーザの製造方法を示す図である。 図７の半導体レーザの製造方法を示す図である。 図７の半導体レーザの製造方法を示す図である。 図７の半導体レーザの製造方法を示す図である。 図７の半導体レーザの製造方法を示す図である。 実施の形態４に係る第一の半導体レーザの断面構造を示す図である。 図１４の半導体レーザの製造方法を示す図である。 図１４の半導体レーザの製造方法を示す図である。 図１４の半導体レーザの製造方法を示す図である。 実施の形態４に係る第二の半導体レーザの断面構造を示す図である。 実施の形態４に係る第三の半導体レーザの断面構造を示す図である。 実施の形態５に係る半導体レーザの断面構造を示す図である。 図２０の活性層周辺の拡大図である。 図２１の延伸部土台層及びｐ型半導体層のエネルギーバンドを示す図である。 実施の形態６に係る半導体レーザの断面構造を示す図である。 図２３の活性層周辺の拡大図である。 図２３の半導体レーザの製造方法を示す図である。 図２３の半導体レーザの製造方法を示す図である。 実施の形態７に係る半導体レーザの断面構造を示す図である。 図２７の活性層周辺の拡大図である。 図２７の半導体レーザの製造方法を示す図である。 図２７の半導体レーザの製造方法を示す図である。 図２７の半導体レーザの製造方法を示す図である。 図２７の半導体レーザの製造方法を示す図である。 図２７の半導体レーザの製造方法を示す図である。 図２７の半導体レーザの製造方法を示す図である。 実施の形態８に係る半導体レーザの製造方法を示す図である。 実施の形態９に係る半導体レーザの断面構造を示す図である。 図３６の活性層周辺の拡大図である。 図３６の半導体レーザの製造方法を示す図である。 図３６の半導体レーザの製造方法を示す図である。 図３６の半導体レーザの製造方法を示す図である。 図３６の半導体レーザの製造方法を示す図である。 実施の形態１０に係る半導体レーザの製造方法を示す図である。
実施の形態１．
　図１は実施の形態１に係る半導体レーザの断面構造を示す図であり、図２は図１の活性層周辺の拡大図である。図３は図１の活性層を示す図であり、図４は比較例の活性層周辺の拡大図である。実施の形態１の半導体レーザ１００は、ｎ型のＩｎＰ基板であるｎ型半導体基板１の表面に形成されたｎ型ＩｎＰの第一ｎ型クラッド層２と、第一ｎ型クラッド層２の一部、回折格子層３、ｎ型ＩｎＰの第二ｎ型クラッド層４、活性層５、ｐ型ＩｎＰの第一ｐ型クラッド層６を有するリッジ構造１６と、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側面に形成されたｐ型ＩｎＰのｐ型半導体層７ａ、７ｂと、第二ｎ型クラッド層４の一部の両側面及びｐ型半導体層７ａ、７ｂを覆う半絶縁層８と、半絶縁層８の表面に形成されたｎ型ＩｎＰのブロック層９と、ブロック層９の表面及び第一ｐ型クラッド層６の表面に形成されたｐ型ＩｎＰの第二ｐ型クラッド層１０と、第二ｐ型クラッド層１０の表面に形成されたｐ型ＩｎＧａＡｓのコンタクト層１１と、コンタクト層１１の表面に形成されたアノード電極５１と、ｎ型半導体基板１の表面と反対側である裏面に形成されたカソード電極５２と、を備えている。ｐ型半導体層７ａ、７ｂ、半絶縁層８、ブロック層９からなる半導体層は、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３である。図１に示した半導体レーザ１００は、ＤＦＢ－ＬＤ（Ｄｉｓｔｒｉｂｕｔｅｄ　ｆｅｅｄｂａｃｋ　ｌａｓｅｒ　ｄｉｏｄｅ）の例である。ｎ型半導体基板１に垂直な方向をｚ方向とし、リッジ構造１６のｚ方向に垂直な延伸方向をｙ方向とし、ｚ方向及びｙ方向に垂直な方向をｘ方向とする。リッジ構造１６を構成する、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４、活性層５、第一ｐ型クラッド層６は、ｚ方向正側に順次形成されている。リッジ構造１６のｘ方向の両側面、リッジ構造１６のｘ方向の側面は、適宜、リッジ構造１６の両側面、リッジ構造１６の側面と記載する。
　ｐ型半導体層７ａは、第一ｎ型クラッド層２のｚ方向正側の表面及びリッジ構造１６のｎ型半導体基板１側の側面に形成さている。ｐ型半導体層７ｂは、ｐ型半導体層７ａと分離された分離部１７を挟んでリッジ構造１６の両側面におけるｚ方向正側に形成されている。破線５４ａと破線５４ｂとの間がリッジ構造１６のｘ方向の領域５３であり、破線５５ａと破線５５ｂとの間が分離部１７である。分離部１７では、半絶縁層８が第二ｎ型クラッド層４の両側面すなわちｘ方向の両側面に接している。
　回折格子層３の材料は、ＩｎＧａＡｓＰなどのＩｎＰより屈折率が大きい材料である。なお、半導体レーザ１００がＤＦＢ－ＬＤでない場合は、回折格子層３は形成されていない。活性層５は一般に、量子井戸（Ｑｕａｎｔｕｍ　ｗｅｌｌ）構造とＳＣＨ（Ｓｅｐａｒａｔｅ　Ｃｏｎｆｉｎｅｍｅｎｔｅ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造で構成される。図３では、井戸層３２と障壁層３３が交互に積層された量子井戸構造３５と、量子井戸構造３５の第二ｎ型クラッド層４側に形成された光閉込層３１と、第一ｐ型クラッド層６側に形成された光閉込層３４を備えた活性層５を示した。図３に示した活性層５の量子井戸構造３５は、４つの井戸層３２と井戸層３２の間に形成された３つの障壁層３３を備えている。ＳＣＨ構造は、図３に示したように電子及び正孔を量子井戸構造３５に閉じ込める層である光閉込層３１、３４を備えた構造である。井戸層３２、障壁層３３、光閉込層３１、３４の各材料は、例えば、ＡｌＧａＩｎＡｓである。
　ｐ型半導体層７ｂのｎ型半導体基板１側の端は、活性層５の量子井戸構造３５の開始界面すなわち第二ｎ型クラッド層４側の光閉込層３１とその表面に形成された井戸層３２との界面よりも下側にあることが望ましい。分離部１７を用いて表現すれば、分離部１７のｐ型半導体層７ｂ側の端は、活性層５の量子井戸構造３５におけるｎ型半導体基板１側の開始界面よりも下側すなわちｎ型半導体基板１側にあることが望ましい。分離部１７のｚ方向の長さである分離長Ｌは、正孔電流を遮断するのに十分な長さであればよい。例えば、分離長Ｌは０．２ｕｍ程度である。
　リッジ構造１６を形成する方法は、実施の形態３の半導体レーザ１００を製造する製造方法で説明する。分離部１７で分離されたｐ型半導体層７ａ、７ｂは、例えば以下のように形成する。アルミニウム（Ａｌ）を含む化合物半導体を用いた活性層５の場合、活性層５の側面に酸化層ができることにより、活性層５の側面にｐ型半導体層７ａ、７ｂが成長しない。このため、図４に示した比較例の半導体レーザを製造する製造工程では、結晶成長炉内に塩化水素（ＨＣｌ）を添加して、活性層５の側面の酸化層を除去してからｐ型半導体層７を成長させる。しかし、実施の形態１では、この塩化水素添加による酸化層除去を行わずにｐ型半導体層７ａ、７ｂを成長させる。これにより、ｐ型半導体層７ａ、７ｂは活性層５の側面に接触しない構造にすることができる。ｐ型半導体層７ａ、７ｂがリッジ構造１６の両側面に形成された後に、塩化水素を添加して活性層５の側面に酸化層を除去し、その後、半絶縁層８を成長させて、埋込層１３におけるｐ型半導体層７ａ、７ｂ、半絶縁層８を形成する。この後の製造工程は、実施の形態３の製造工程と同様である。
　半導体レーザ１００を動作させてレーザ光を発生させるために、アノード電極５１を介して正孔電流が半導体材料の半導体層すなわちコンタクト層１１、第二ｐ型クラッド層１０、リッジ構造１６における第一ｐ型クラッド層６、活性層５に注入され、カソード電極５２を介して電子電流がｎ型半導体基板１及びリッジ構造１６の半導体層すなわち第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４、活性層５に注入される。実施の形態１の半導体レーザ１００は、活性層５において正孔１４と電子１５が再結合することで、レーザ光を発生させる。
　コンタクト層１１、第二ｐ型クラッド層１０の多数キャリアである正孔１４が活性層５側に移動し、正孔電流Ｉｈが流れる。正孔電流Ｉｈは、第一ｐ型クラッド層６から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層６からｐ型半導体層７ｂを経由して活性層５に流れる迂回電流Ｉ２と、からなっている。迂回電流Ｉ２は、第一ｐ型クラッド層６からｐ型半導体層７ｂに漏れる正孔電流成分である。しかし、この迂回電流Ｉ２は、半絶縁層８が存在する分離部１７を流れることができず、ｐ型半導体層７ｂの価電子帯より低いエネルギーレベルにある活性層５の価電子帯方向へ流れるため、迂回電流Ｉ２は活性層５へ注入される。
　ｎ型半導体基板１、第一ｎ型クラッド層２の多数キャリアである電子１５が活性層５側に移動し、電子電流Ｉｅが流れる。電子電流Ｉｅは、回折格子層３、第二ｎ型クラッド層４を通過して活性層５に流れる。電子電流Ｉｅは、活性層５の側面すなわちｘ方向側面がｐ型半導体層７ｂに接しており、ｐ型半導体層７ｂの導電帯のエネルギーレベルが活性層５の導電帯のエネルギーレベルより高いため、ｐ型半導体層７ｂが電子電流Ｉｅに対するエネルギー障壁を形成しており、活性層５から半絶縁層８の方向すなわちｘ方向に電子電流Ｉｅがオーバーフローすることがない。よって、実施の形態１の半導体レーザ１００は、特許文献１の光半導体装置と異なり、特に高温環境下においても半導体レーザの特性すなわち光出力特性、高速動作特性が悪化することがない。
　また、分離部１７では、第二ｎ型クラッド層４と半絶縁層８とが接している。このとき、両者の接合によって形成されるエネルギー障壁により、半絶縁層８への電子電流Ｉｅのオーバーフローは生じない。さらに、半絶縁層８が特に電子に対して高抵抗となるように、例えば鉄（Ｆｅ）ドーピングの半絶縁層であれば、第二ｎ型クラッド層４から半絶縁層８への電子電流Ｉｅのオーバーフローの抑制性能がさらに向上する。
　図４に示した比較例の半導体レーザにおける活性層周辺では、ｐ型半導体層７がリッジ構造の側面に分離部１７が介在せずに形成されている。比較例の半導体レーザを駆動するための正孔電流Ｉｈは、第一ｐ型クラッド層６から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層６からｐ型半導体層７を経由して第二ｎ型クラッド層４及び第一ｎ型クラッド層２に流れる迂回電流Ｉ３と、からなっている。比較例の半導体レーザを駆動するための電子電流Ｉｅは、回折格子層３、第二ｎ型クラッド層４を通過して活性層５に流れる。比較例の半導体レーザは、実施の形態１の半導体レーザ１００と同様に、活性層５において正孔１４と電子１５が再結合することで、レーザ光を発生させる。
　比較例の半導体レーザは、正孔電流Ｉｈの一部である迂回電流Ｉ３が第一ｐ型クラッド層６のｘ方向側面からｐ型半導体層７に漏れる。迂回電流Ｉ３は活性層５に流れることなく、第二ｎ型クラッド層４及び第一ｎ型クラッド層２に流れるので、迂回電流Ｉ３は活性層５を通過しない無効電流である。したがって、比較例の半導体レーザは、活性層５を通過しない無効電流があるので、実施の形態１の半導体レーザ１００と異なり、半導体レーザの特性すなわち光出力特性、高速動作特性が悪化し、高出力で高速な半導体レーザが実現できない。
　実施の形態１の半導体レーザ１００は、比較例の半導体レーザと異なり、分離部１７よりもｎ型半導体基板１から離れて配置されたｐ型半導体層７ｂが活性層５における量子井戸構造３５のｘ方向側面を覆っているので、第一ｐ型クラッド層６からｐ型半導体層７ｂを経由した正孔電流Ｉｈの一部である迂回電流Ｉ２を活性層５に注入することができ、かつ電子電流Ｉｅが活性層５からオーバーフローすることがない。このため、実施の形態１の半導体レーザ１００は、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　比較例の半導体レーザは、第一ｐ型クラッド層６のｘ方向側面とｐ型半導体層７との接続している部分であるｐ型層接続部の面積が製造過程でばらつく。ｐ型層接続部の面積がばらつくと、ｐ型半導体層７へ漏れる正孔電流の量すなわち迂回電流Ｉ３の量がばらつき、無効電流量がばらつく。このため、比較例の半導体レーザは、レーザ特性のばらつきも大きくなる。
　実施の形態１の半導体レーザ１００においても、第一ｐ型クラッド層６のｘ方向側面とｐ型半導体層７ｂとの接続している部分であるｐ型層接続部が存在する。このｐ型層接続部は製造ばらつきの影響を受け、ｐ型層接続部の面積がばらつく。しかし、実施の形態１の半導体レーザ１００では、ｐ型半導体層７ｂへ漏れた正孔電流Ｉｈすなわち迂回電流Ｉ２は活性層５へ注入されレーザ動作に寄与することから、ｐ型半導体層７ｂへ漏れた迂回電流Ｉ２の多寡によって特性の変動は生じない。よって、実施の形態１の半導体レーザ１００は、第一ｐ型クラッド層６のｘ方向側面とｐ型半導体層７との接続している部分であるｐ型層接続部の製造ばらつきに対して特性変動を小さくすることができる。
　以上のように、実施の形態１の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂと、半絶縁層８とを有しており、ｐ型半導体層７ｂは、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない。実施の形態１の半導体レーザ１００は、この構成により、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂがリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　実施の形態１の半導体レーザ１００は、埋込層１３が、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面におけるｎ型半導体基板１側に他のｐ型半導体層７ａを有していてもよい。この場合、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面における活性層５側に、ｐ型半導体層７ｂと他のｐ型半導体層７ａとが分離された分離部１７が形成されており、分離部１７に半絶縁層８が埋め込まれている。実施の形態１の半導体レーザ１００は、この構成により、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面におけるｎ型半導体基板１側に他のｐ型半導体層７ａがあっても、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂがリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態２．
　図５は実施の形態２に係る半導体レーザの断面構造を示す図であり、図６は図５の活性層周辺の拡大図である。実施の形態２の半導体レーザ１００は、リッジ構造１６の両側面においてｐ型半導体層７が第一ｐ型クラッド層６及び活性層５に接しており、リッジ構造１６の活性層５からｎ型半導体基板１側の各層の両側面にｐ型半導体層７が接していない点で、実施の形態１の半導体レーザ１００と異なる。図５、図６では、リッジ構造１６の両側面において、第一ｐ型クラッド層６及び活性層５の特定位置までの両側面を、ｐ型半導体層７が覆っている例を示した。図５、図６における特定位置は、活性層５におけるｎ型半導体基板１側の近方端よりもｎ型半導体基板１側から遠方で活性層５の量子井戸構造３５におけるｎ型半導体基板１側である近方端すなわち量子井戸構造３５の開始界面に至らない位置であり、量子井戸構造３５におけるｎ型半導体基板１側である近方端を含む端すなわち活性層５のｎ型半導体基板１側の光閉込層３１の途中の位置である。ｐ型半導体層７は、活性層５の量子井戸構造３５の両側面を覆っている。なお、活性層５の特定位置は、活性層５のｎ型半導体基板１側である近方端の位置でもよい。実施の形態１の半導体レーザ１００と異なる部分を主に説明する。
　実施の形態２の半導体レーザ１００は、リッジ構造１６におけるｎ型半導体基板１側の第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４の両側面に半絶縁層８が接している。実施の形態２の半導体レーザ１００は、実施の形態１の半導体レーザ１００と同様に、半導体レーザを駆動する際にコンタクト層１１、第二ｐ型クラッド層１０の多数キャリアである正孔１４が活性層５側に移動し、正孔電流Ｉｈが流れる。正孔電流Ｉｈは、第一ｐ型クラッド層６から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層６からｐ型半導体層７を経由して活性層５に流れる迂回電流Ｉ２と、からなっている。迂回電流Ｉ２は、第一ｐ型クラッド層６からｐ型半導体層７に漏れる正孔電流成分である。しかし、この迂回電流Ｉ２は、半絶縁層８が存在する第二ｎ型クラッド層４の側面を流れることができず、ｐ型半導体層７の価電子帯より低いエネルギーレベルにある活性層５の価電子帯方向へ流れるため、迂回電流Ｉ２は活性層５へ注入される。
　実施の形態２の半導体レーザ１００は、リッジ構造１６の活性層５からｎ型半導体基板１側の各層の両側面にｐ型半導体層７が接していない以外は実施の形態１の半導体レーザ１００と同様なので、実施の形態１の半導体レーザ１００と同様の効果を奏する。
　以上のように、実施の形態２の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７と、半絶縁層８とを有している。ｐ型半導体層７はリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接しておらず、半絶縁層８がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面に接している。実施の形態２の半導体レーザ１００は、この構成により、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態３．
　図７は、実施の形態３に係る半導体レーザの断面構造を示す図である。図８～図１３は、図７の半導体レーザの製造方法を示す図である。実施の形態３の半導体レーザ１００は、リッジ構造１６がリッジ本体部６３とリッジ本体部６３の両側面からｘ方向に延伸したリッジ延伸部６４とを有し、分離部１７がリッジ延伸部６４のｎ型半導体基板１側に形成されている点で、実施の形態１の半導体レーザ１００と異なる。実施の形態１の半導体レーザ１００と異なる部分を主に説明する。
　実施の形態３では、リッジ延伸部６４が形成されるリッジ中間層３９が活性層５である例を説明する。実施の形態１では、リッジ構造１６の両側面に分離部１７を介在させて互いに分離されたｐ型半導体層７ａ、ｐ型半導体層７ｂを形成する方法例として、活性層５がＡｌを含む化合物半導体の場合を説明した。実施の形態３では、活性層５がＡｌを含まない場合でも容易に分離部１７を介在させて互いに分離されたｐ型半導体層７ａ、ｐ型半導体層７ｂを形成する方法を説明する。
　図８～図１０は、ｎ型半導体基板１に基本のリッジ構造１６を形成するリッジ構造形成工程を説明する図である。図１１は、基本のリッジ構造１６の両側面におけるリッジ中間層３９以外の層をエッチングし、リッジ中間層３９においてリッジ構造１６の両側面からｘ方向に延伸したリッジ延伸部６４を形成する延伸部形成工程を説明する図である。図１２は、リッジ構造１６の両側面と、リッジ延伸部６４のｎ型半導体基板１と反対側の表面とを覆うようにｐ型半導体層７ａ、７ｂを形成するｐ型半導体層形成工程を説明する図である。図１３は、ｐ型半導体層７ａ、７ｂの表面及びリッジ延伸部６４のｎ型半導体基板１側の露出面を覆うように、半絶縁層８を形成する半絶縁層形成工程と、ブロック層９を形成する工程を説明する図である。
　ｎ型半導体基板１の表面に、有機金属気相化学成長（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、第一ｎ型クラッド層２、回折格子層３、その上部すなわちｚ方向正側の表面に第二ｎ型クラッド層４、活性層５、第一ｐ型クラッド層６を順次エピタキシャル成長させる、すなわちリッジ構造１６の半導体層であるリッジ半導体層の各層を順次形成する（リッジ半導体層形成工程）。その上部すなわちｚ方向正側の表面にＳｉＯ２等の絶縁膜１８を成膜する。図７に示した半導体レーザ１００は、ＤＦＢ－ＬＤの例である。半導体レーザ１００がＤＦＢ－ＬＤでない場合は、回折格子層３は形成されない。
　図９に示すように、絶縁膜１８をエッチングにより加工して、基本のリッジ構造１６を形成する部分を残す。絶縁膜１８の加工は、一般的な半導体フォトリソグラフィ工程を用いて加工する。図１０に示すように、絶縁膜１８をマスクにして、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４、活性層５、第一ｐ型クラッド層６の各層をエッチングにより加工し、ｘ方向の両側面が露出された基本のリッジ構造１６を形成する。図１０に示した基本のリッジ構造１６のｘ方向の幅は、最終形状のリッジ構造１６におけるリッジ本体部６３及びリッジ本体部６３のｘ方向の両側から延伸したリッジ延伸部６４を有するリッジ中間層３９のｘ方向の幅である。図１０に示した基本のリッジ構造１６を形成するリッジ構造形成工程は、最終形状のリッジ構造１６のｘ方向の最大幅を全ての両側面において有しているリッジ構造すなわち形成途中のリッジ構造１６を形成する工程である。
　次に、リッジ延伸部６４を形成する延伸部形成工程を実行する。リッジ構造形成工程で形成された基本のリッジ構造１６に対して、活性層５がエッチングされないエッチング液、ガス等を使用し、活性層５が活性層本体部６５及び活性層本体部６５のｘ方向の両側から延伸した活性層延伸部６６を有するように、すなわち活性層５においてリッジ本体部６３の両側面からｘ方向に延伸した活性層延伸部６６が形成されるように、活性層５以外の各層をエッチングする。破線５４ａと破線５６ａとの間及び破線５６ｂと破線５４ｂとの間がリッジ延伸部６４である。破線５６ａと破線５６ｂとの間がリッジ本体部６３である。実施の形態３では、リッジ中間層３９が活性層５のみなので、リッジ本体部６３は活性層本体部６５であり、リッジ延伸部６４は活性層延伸部６６でもある。延伸部形成工程において、基本のリッジ構造１６のｘ方向の両側面におけるリッジ中間層３９以外の層がエッチングされる。活性層延伸部６６におけるｚ方向のｎ型半導体基板１側の表面は、リッジ本体部６３以外の第一ｎ型クラッド層２のｎ型半導体基板１と反対側の表面に対向しており、活性層延伸部６６は言わばひさしになっている。
　活性層５の材料がＩｎＧａＡｓＰ又はＡｌＧａＩｎＡｓの場合は、例えばＩｎＰの層をエッチングする濃硫酸を使用することによって、活性層５を活性層本体部６５及び活性層延伸部６６を有する形状にすることができる。活性層５の材料がＡｌＧａＩｎＡｓの場合においては、ＭＯＣＶＤ法で成膜する装置内において、塩化水素ガスを使用してＩｎＰの各層をエッチングすることによって、活性層５を活性層本体部６５及び活性層延伸部６６を有する形状にすることができる。なお、活性層５の活性層延伸部６６におけるｘ方向の長さは、ｐ型半導体層７を形成する際に、シャドウ効果が得られる長さとする。ここで、シャドウ効果とは、リッジ本体部６３から延伸したリッジ延伸部６４のｎ型半導体基板１側の面すなわちｚ方向負側の面に結晶成長に必要な材料ガスが十分供給されないため、リッジ延伸部６４のｚ方向負側の面において結晶が成長しない効果のことである。
　次に、図１２に示すように、ｐ型半導体層７を形成するｐ型半導体層形成工程を実行する。図１１に示した最終形状のリッジ構造１６に対して、ＭＯＣＶＤ法によるエピタキシャル成長により、ｐ型半導体層７ａ、７ｂを結晶成長する。このとき、活性層５の活性層延伸部６６がリッジ本体部６３よりもｘ方向に延伸しているため、リッジ延伸部６４である活性層延伸部６６のシャドウ効果を利用し、ｐ型半導体層７ａ、７ｂをリッジ延伸部６４になっている活性層延伸部６６のｎ型半導体基板１側の面に成長しないようにすることができる。図１１に示した最終形状のリッジ構造１６に対して、ｐ型半導体層形成工程を実行することで、リッジ構造１６の両側面、リッジ延伸部６４のｎ型半導体基板１と反対側の表面を覆うようにｐ型半導体層７ａ、７ｂを形成することでできる。つまり、ｐ型半導体層７ａとｐ型半導体層７ｂとは分離されているので、ｐ型半導体層７ａ、７ｂが形成されないリッジ延伸部６４のｎ型半導体基板１側に、ｐ型半導体層７ａとｐ型半導体層７ｂとを分離する分離部１７が形成できる。
　ｐ型半導体層形成工程の後に、図１３に示すように、半絶縁層８を形成する半絶縁層形成工程と、ブロック層９を形成する工程を実行する。図１２に示したｐ型半導体層形成工程後の中間製造体に対して、半絶縁層８、ブロック層９をエピタキシャル成長する、すなわち半絶縁層８、ブロック層９を形成する。半絶縁層形成工程において、ｐ型半導体層７ａ、７ｂの表面及びリッジ延伸部６４のｎ型半導体基板１側の露出面すなわちリッジ延伸部６４のｚ方向負側の面を覆うように、半絶縁層８を形成する。その後、ブロック層９を半絶縁層８の表面に形成する。なお、半絶縁層形成工程、ブロック層９を形成する工程は、ｐ型半導体層形成工程に連続して実行する。すなわちｐ型半導体層形成工程、半絶縁層形成工程、ブロック層９を形成する工程は、同一の装置で実行する。次に絶縁膜１８をフッ酸、バッファードフッ酸等を用いて除去する。
　絶縁膜１８を除去した後に、エピタキシャル成長により、第二ｐ型クラッド層１０とコンタクト層１１とを結晶成長する。ブロック層９の表面及びリッジ構造１６の表面に第二ｐ型クラッド層１０を形成し、第二ｐ型クラッド層１０の表面にコンタクト層１１を形成する。この後、コンタクト層１１に接するアノード電極５１を形成し、ｎ型半導体基板１の裏面すなわちｚ方向負側の面に接するカソード電極５２を形成する。
　実施の形態３では、リッジ構造１６のリッジ中間層３９におけるリッジ延伸部６４のｘ方向の長さ、すなわち活性層５の活性層延伸部６６のｘ方向の長さを適切に設定することで、複雑な工程を追加することなく、活性層延伸部６６のｚ方向負側にｐ型半導体層７ａとｐ型半導体層７ｂとを分離する分離部１７を容易に形成することができる。活性層延伸部６６のｘ方向の長さの適切な長さは、シャドウ効果が得られる長さである。実施の形態３の半導体レーザ１００は、活性層５がＡｌを含まない場合でも、実施の形態１の半導体レーザ１００と同様の構造、すなわちリッジ構造１６の両側面に分離部１７を介在させて互いに分離されたｐ型半導体層７ａ、ｐ型半導体層７ｂが形成された構造を製造することができる。
　以上のように、実施の形態３の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂと、半絶縁層８とを有しており、ｐ型半導体層７ｂは、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない。埋込層１３が、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面におけるｎ型半導体基板１側に他のｐ型半導体層７ａを有しており、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面における活性層５側に、ｐ型半導体層７ｂと他のｐ型半導体層７ａとが分離された分離部１７が形成されており、分離部１７に半絶縁層８が埋め込まれている。リッジ構造１６の各層の積層方向をｚ方向とし、リッジ構造が延伸している延伸方向をｙ方向とし、ｚ方向及びｙ方向に垂直な方向をｘ方向とする。リッジ構造１６は、リッジ本体部６３と、リッジ本体部６３の両側面からｘ方向に延伸したリッジ延伸部６４とを有している。リッジ延伸部６４は、活性層５がｘ方向に延伸した活性層延伸部６６である。ｐ型半導体層７ｂは、ｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５のｘ方向の両側面と活性層延伸部６６のｎ型半導体基板１と反対側の表面とに接しており、分離部１７は活性層延伸部６６のｎ型半導体基板１側に形成されている。実施の形態３の半導体レーザ１００は、この構成により、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面におけるｎ型半導体基板１側に他のｐ型半導体層７ａがあっても、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂがリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　実施の形態３の半導体レーザ１００を製造する半導体レーザ製造方法は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザ１００を製造する半導体レーザ製造方法である。埋込層１３は、ｐ型半導体層７ａ、７ｂ、半絶縁層８を有している。リッジ構造１６の各層の積層方向をｚ方向とし、リッジ構造１６が延伸している延伸方向をｙ方向とし、ｚ方向及びｙ方向に垂直な方向をｘ方向とする。実施の形態３の半導体レーザ製造方法は、ｎ型半導体基板１に、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５を含むリッジ中間層３９、ｐ型クラッド層（第一ｐ型クラッド層６）を順次形成し、エッチングにより両側面が露出された、ｎ型クラッド層（第二ｎ型クラッド層４）、リッジ中間層３９、ｐ型クラッド層（第一ｐ型クラッド層６）を有するリッジ構造１６を形成するリッジ構造形成工程を含んでいる。更に実施の形態３の半導体レーザ製造方法は、リッジ構造形成工程を実行した後に、リッジ構造１６の両側面におけるリッジ中間層３９以外の層をエッチングし、リッジ中間層３９においてリッジ構造１６の両側面（加工後のリッジ本体部６３の両側面）からｘ方向に延伸したリッジ延伸部６４を形成する延伸部形成工程を含んでいる。更に実施の形態３の半導体レーザ製造方法は、延伸部形成工程を実行した後に、リッジ構造１６の両側面（リッジ本体部６３及びリッジ延伸部６４の両側面）、リッジ延伸部６４のｎ型半導体基板１と反対側の表面を覆うようにｐ型半導体層７ａ、７ｂを形成するｐ型半導体層形成工程と、ｐ型半導体層７ａ、７ｂの表面及びリッジ延伸部６４のｎ型半導体基板１側の露出面を覆うように、半絶縁層８を形成する半絶縁層形成工程と、を含んでいる。実施の形態３の半導体レーザ１００を製造する半導体レーザ製造方法は、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面におけるｎ型半導体基板１側にｐ型半導体層７ａがあっても、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７ｂがリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない半導体レーザ１００を製造することができる。したがって実施の形態３の半導体レーザ製造方法により製造された半導体レーザ１００は、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態４．
　図１４は、実施の形態４に係る第一の半導体レーザの断面構造を示す図である。図１５～図１７は、図１４の半導体レーザの製造方法を示す図である。図１８は実施の形態４に係る第二の半導体レーザの断面構造を示す図であり、図１９は実施の形態４に係る第三の半導体レーザの断面構造を示す図である。実施の形態４の半導体レーザ１００は、リッジ構造１６におけるリッジ延伸部６４のリッジ中間層３９が延伸部土台層２１、活性層５を有している点で、実施の形態３の半導体レーザ１００と異なる。実施の形態３の半導体レーザ１００と異なる部分を主に説明する。
　実施の形態４の第一及び第三の半導体レーザ１００は、リッジ延伸部６４のリッジ中間層３９が延伸部土台層２１、第三ｎ型クラッド層２０、活性層５を有している例である。実施の形態４の第二の半導体レーザ１００は、リッジ延伸部６４のリッジ中間層３９が延伸部土台層２１、活性層５を有している例である。実施の形態４の第一の半導体レーザ１００におけるリッジ構造１６は、第二ｎ型クラッド層４と活性層５との間にｎ型半導体基板１側から順次形成されたＡｌＧａＩｎＡｓ又はＩｎＧａＡｓＰの延伸部土台層２１、ｎ型ＩｎＰの第三ｎ型クラッド層２０を有している。実施の形態３と同様に、活性層５の材料がＩｎＧａＡｓＰ又はＡｌＧａＩｎＡｓの場合は、延伸部土台層２１が活性層５と同じ材料なので、ＩｎＰの層のエッチングレートよりも遅いエッチングレートとなる濃硫酸等のエッチング液を用いて、リッジ延伸部６４を形成することができる。また、活性層５及び延伸部土台層２１の材料がＡｌＧａＩｎＡｓの場合は、塩化水素ガスを用いて、リッジ延伸部６４を形成することができる。活性層５と延伸部土台層２１とに挟まれる第三ｎ型クラッド層２０を薄膜とすることで、第三ｎ型クラッド層２０はエッチングされず、図１５のように第三ｎ型クラッド層２０をリッジ延伸部６４の一部として残すことができる。第三ｎ型クラッド層２０の厚さは、最小膜厚が結晶格子以上であり、例えば１ｎｍである。第三ｎ型クラッド層２０がエッチングされない膜厚は、使用するエッチング材料、エッチング時の半導体層表面の状態等に依存する。第三ｎ型クラッド層２０はリッジ延伸部６４のエッチングによる形成によっても残存する膜厚であればよいので、第三ｎ型クラッド層２０を最大膜厚にする必要はない。なお、第三ｎ型クラッド層２０がエッチングされない最大膜厚は、確認を要する場合には実験によりエッチング後も残存する膜厚を確認する。
　延伸部土台層２１は、リッジ延伸部６４を形成するためのエッチング液又はエッチングガスにエッチングされない材料であれば、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰ以外の材料であってもよい。また、リッジ中間層３９は活性層５と延伸部土台層２１とが直接接していてもよく、リッジ中間層３９における活性層５と延伸部土台層２１とのｘ方向の長さが異なっていてもよい。図１８に示した実施の形態４の第二の半導体レーザ１００は、リッジ中間層３９は活性層５と延伸部土台層２１とが直接接している例である。図１９に示した実施の形態４の第三の半導体レーザ１００は、リッジ中間層３９における活性層５と延伸部土台層２１とのｘ方向の長さが異なっている例である。図１９では、延伸部土台層２１が活性層５よりも短くなっているので、第三ｎ型クラッド層２０は延伸部土台層２１と同じｘ方向の長さになっている例を示した。実施の形態４の第一～第三の半導体レーザ１００のいずれであっても、エッチングによってリッジ延伸部６４を形成することができる。
　リッジ中間層３９が延伸部土台層２１、第三ｎ型クラッド層２０、活性層５を有する場合は、リッジ半導体層形成工程において、第二ｎ型クラッド層４の表面に延伸部土台層２１、第三ｎ型クラッド層２０、活性層５、第一ｐ型クラッド層６を順次エピタキシャル成長させて、リッジ構造１６の半導体層であるリッジ半導体層の各層を形成する。リッジ中間層３９が延伸部土台層２１、活性層５を有する場合は、リッジ半導体層形成工程において、第二ｎ型クラッド層４の表面に延伸部土台層２１、活性層５、第一ｐ型クラッド層６を順次エピタキシャル成長させて、リッジ半導体層の各層を形成する。
　リッジ構造形成工程において、絶縁膜１８をマスクにして基本のリッジ構造１６を形成し、延伸部形成工程において、基本のリッジ構造１６に対してリッジ中間層３９以外の層をｘ方向からエッチングし、リッジ本体部６３及びリッジ延伸部６４を有するリッジ構造１６を形成する。図１５に、延伸部形成工程が終了した実施の形態４の第一の半導体レーザ１００の中間製造体を示した。
　ｐ型半導体層形成工程において、図１５に示した最終形状のリッジ構造１６に対して、リッジ構造１６の両側面、リッジ延伸部６４のｎ型半導体基板１と反対側の表面を覆うようにｐ型半導体層７ａ、７ｂを形成する。図１６に、ｐ型半導体層形成工程が終了した実施の形態４の第一の半導体レーザ１００の中間製造体を示した。リッジ構造１６はリッジ本体部６３から延伸したリッジ延伸部６４を有するので、シャドウ効果によりリッジ延伸部６４のｚ方向負側の面においてｐ型半導体層７ａとｐ型半導体層７ｂとを分離する分離部１７を形成することできる。
　半絶縁層形成工程において、図１６に示した半導体レーザ１００の中間製造体に対して半絶縁層８を形成し、その後のブロック層９を形成する工程において、半絶縁層８の表面にブロック層９を形成する。図１７に、半絶縁層形成工程及びブロック層９を形成する工程が終了し、絶縁膜１８が除去された実施の形態４の第一の半導体レーザ１００の中間製造体を示した。
　その後、実施の形態３で説明したように、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、第二ｐ型クラッド層１０、コンタクト層１１を形成する。具体的には、ブロック層９の表面及びリッジ構造１６の表面に第二ｐ型クラッド層１０を形成し、第二ｐ型クラッド層１０の表面にコンタクト層１１を形成する。この後、コンタクト層１１に接するアノード電極５１を形成し、ｎ型半導体基板１の裏面すなわちｚ方向負側の面に接するカソード電極５２を形成する。
　実施の形態４の半導体レーザ１００は、実施の形態３の半導体レーザ１００と同様に、活性層５がＡｌを含まない場合でも、実施の形態１の半導体レーザ１００と同様の構造、すなわちリッジ構造１６の両側面に分離部１７を介在させて互いに分離されたｐ型半導体層７ａ、ｐ型半導体層７ｂが形成された構造を製造することができる。したがって、実施の形態４の半導体レーザ１００は、図４に示した比較例の半導体レーザに比べ活性層５を通過しない無効電流を低減でき、光出力特性、高速動作性能を向上できる。
　実施の形態４の第一の半導体レーザ１００は、活性層５と延伸部土台層２１との間に第三ｎ型クラッド層２０があるので、ｐ型半導体層７を流れる正孔１４の迂回電流Ｉ２は活性層５と共に第三ｎ型クラッド層２０、延伸部土台層２１に注入される。第三ｎ型クラッド層２０、延伸部土台層２１において、正孔１４と電子１５とが再結合する。なお、延伸部土台層２１の価電子帯のエネルギーレベルは、後述するようにｐ型半導体層７ｂの価電子帯のエネルギーレベルよりも高い。このため、延伸部土台層２１とｐ型半導体層７ｂとのエネルギー障壁により、ｐ型半導体層７ｂから延伸部土台層２１に移動する正孔１４の数は、ｐ型半導体層７ｂから第三ｎ型クラッド層２０に移動する正孔１４の数によりも極めて小さい。よって、実施の形態４の第一の半導体レーザ１００は、実施の形態３の半導体レーザ１００に比べ無効電流が多少生じるが、比較例の半導体レーザに比べ、無効電流を低減できる。
　実施の形態４の第二の半導体レーザ１００は、活性層５と延伸部土台層との間に第三ｎ型クラッド層２０がないので、実施の形態４の第一の半導体レーザ１００よりも活性層５を通過しない無効電流を低減できる。
実施の形態５．
　図２０は、実施の形態５に係る半導体レーザの断面構造を示す図である。図２１は図２０の活性層周辺の拡大図であり、図２２は図２１の延伸部土台層及びｐ型半導体層のエネルギーバンドを示す図である。実施の形態５の半導体レーザ１００は、リッジ中間層３９の延伸部土台層２１ａが実施の形態４の延伸部土台層２１よりも、価電子帯のエネルギーレベルがｐ型半導体層７ｂの価電子帯のエネルギーレベルに対して高い点で、実施の形態４の半導体レーザ１００と異なる。実施の形態４の半導体レーザ１００と異なる部分を主に説明する。
　図２２に示したエネルギーバンドは、図２１に示した延伸部土台層２１ａの位置Ａ１とｐ型半導体層７ｂの位置Ａ２との間のエネルギーバンドである。図２１において、延伸部土台層２１ａのパターンは省略した。図２２の横軸は位置であり、縦軸はエネルギー［ａ．ｕ．（任意単位）]である。実線で記載した導電帯エネルギー７１と価電子帯エネルギー７２と共に、実施の形態４の延伸部土台層２１における導電帯エネルギー７３、価電子帯エネルギー７４を破線に示した。第三ｎ型クラッド層２０の導電帯エネルギー、価電子帯エネルギーは破線で示した導電帯エネルギー７３、価電子帯エネルギー７４よりも高いエネルギーになり、すなわち図２２において上側（ｙ軸正側）になり、第三ｎ型クラッド層２０とｐ型半導体層７ｂとのエネルギー差であるエネルギー障壁は、延伸部土台層２１、２１ａとｐ型半導体層７ｂとのエネルギー障壁よりも小さい。ｐ型半導体層７ｂに漏れた正孔１４の迂回電流Ｉ２は、ｐ型半導体層７ｂの価電子帯側を流れる。このため、ｐ型半導体層７ｂからリッジ中間層３９に流れる正孔１４の迂回電流Ｉ２は主に第三ｎ型クラッド層２０に流れる。
　ｐ型半導体層７ｂに漏れた正孔１４の迂回電流Ｉ２が実施の形態４の延伸部土台層２１に流れ込まないようにするためには、ｐ型半導体層７ｂの価電子帯のエネルギーレベルに対して、延伸部土台層２１の価電子帯のエネルギーレベルを高める必要がある。なお、図２２のｙ軸正側が正孔１４に対してエネルギーが小さい。これを実現するには、実施の形態４の延伸部土台層２１をｎ型高ドーピングの材料にしたり、実施の形態４の延伸部土台層２１をｐ型半導体層７ｂよりもバンドギャップの大きいｎ型ＡｌＩｎＡｓ層に置き換えればよい。延伸部土台層２１ａは、ｎ型半導体層であるｎ型ＡｌＧａＩｎＡｓ層又はｎ型ＡｌＩｎＡｓ層とする。
　実施の形態５の半導体レーザ１００は、リッジ中間層３９の延伸部土台層２１ａにおける価電子帯のエネルギーレベルが実施の形態４の延伸部土台層２１よりも高いので、ｐ型半導体層７ｂに対して実施の形態４の延伸部土台層２１よりも高いエネルギー障壁が存在するため、正孔１４が延伸部土台層２１ａに移動が低減され、延伸部土台層２１ａでの電子１５との再結合が減少する。このため、実施の形態５の半導体レーザ１００は、実施の形態４の半導体レーザ１００よりも、活性層５を通過しない無効電流を低減できる。
実施の形態６．
　図２３は実施の形態６に係る半導体レーザの断面構造を示す図であり、図２４は図２３の活性層周辺の拡大図である。図２５、図２６は、図２３の半導体レーザの製造方法を示す図である。実施の形態６の半導体レーザ１００は、実施の形態２の半導体レーザ１００の特徴構造、すなわちリッジ構造１６の両側面において第一ｐ型クラッド層６及び活性層５にのみｐ型半導体層７が接している構造を容易に実現できる半導体レーザである。実施の形態６の半導体レーザ１００は、埋込層１３が半絶縁層８、ｐ型半導体層７、半絶縁層２２、ブロック層９を有しており、ｐ型半導体層７が半絶縁層８のｎ型半導体基板１と反対側の表面においてリッジ構造１６から離れる方向に広がって形成されている点で、実施の形態２の半導体レーザ１００と異なる。実施の形態２の半導体レーザ１００と異なる部分を主に説明する。
　実施の形態６の半導体レーザ１００は、実施の形態２の半導体レーザ１００と同様に、半導体レーザを駆動する際にコンタクト層１１、第二ｐ型クラッド層１０の多数キャリアである正孔１４が活性層５側に移動し、正孔電流Ｉｈが流れる。正孔電流Ｉｈは、第一ｐ型クラッド層６から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層６からｐ型半導体層７を経由して活性層５に流れる迂回電流Ｉ２と、からなっている。迂回電流Ｉ２は、第一ｐ型クラッド層６からｐ型半導体層７に漏れる正孔電流成分である。ｐ型半導体層７がリッジ構造１６から離れる方向にすなわちｘ方向に広がって部分において、ｐ型半導体層７が半絶縁層８及び半絶縁層２２に挟まれており、半絶縁層８及び半絶縁層２２には電子１５が存在しないため正孔１４と再結合することがない。したがって、この迂回電流Ｉ２は、半絶縁層８が存在する第二ｎ型クラッド層４の側面を流れることができず、ｐ型半導体層７の価電子帯より低いエネルギーレベルにある活性層５の価電子帯方向へ流れるため、迂回電流Ｉ２は活性層５へ注入される。このため、実施の形態６の半導体レーザ１００は、実施の形態２の半導体レーザ１００と同様に、無効電流は生じない。
　実施の形態６の半導体レーザ１００を製造する半導体レーザ製造方法を説明する。リッジ構造１６を形成するリッジ構造形成工程までは、実施の形態３で説明したリッジ構造形成工程までと同じである。実施の形態６の半導体レーザ１００は、リッジ延伸部６４はないので、リッジ構造形成工程の後に、リッジ構造１６の両側面におけるｎ型半導体基板１側に半絶縁層８を形成する第一半絶縁層形成工程を実行する。第一半絶縁層形成工程において、リッジ構造１６におけるｎ型半導体基板１側から活性層５の特定位置までの両側面を覆うように、半絶縁層８をエピタキシャル成長させて形成する。ここで、活性層５の特定位置は、活性層５のｎ型半導体基板１側である近方端の位置（第一特定位置）又は、活性層５の近方端よりもｎ型半導体基板１側から遠方で活性層５の量子井戸構造３５におけるｎ型半導体基板１側である近方端に至らない位置（第二特定位置）である。図２５に、第一半絶縁層形成工程後の半導体レーザ１００の中間製造体を示した。半絶縁層８のエピタキシャル成長条件を適切に設定することで、第一ｎ型クラッド層２におけるｚ方向正側の表面及びリッジ構造１６のｘ方向の両側面、回折格子層３及び第二ｎ型クラッド層４におけるｘ方向の両側面を覆うように半絶縁層８を形成することができ、リッジ構造１６におけるｎ型半導体基板１側から活性層５の特定位置までの両側面を覆うように半絶縁層８を形成することができる。
　第一半絶縁層形成工程の後に、ｐ型半導体層７を形成するｐ型半導体層形成工程、半絶縁層２２を形成する第二半絶縁層形成工程を実行する。ｐ型半導体層形成工程において、半絶縁層８の表面及びリッジ構造１６の露出した活性層５の特定位置からｎ型半導体基板１と反対側である遠方端までの両側面を覆うように、ｐ型半導体層７をエピタキシャル成長させて形成する。第二半絶縁層形成工程において、ｐ型半導体層７を覆うように半絶縁層２２をエピタキシャル成長させて形成する。
　第二半絶縁層形成工程の後に、ブロック層９をエピタキシャル成長させて形成する。図２６に、第二半絶縁層形成工程及びブロック層９の形成工程が終了した実施の形態６の半導体レーザ１００の中間製造体を示した。
　その後、実施の形態３で説明したように、絶縁膜１８を除去し、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、第二ｐ型クラッド層１０、コンタクト層１１を形成する。具体的には、ブロック層９の表面及びリッジ構造１６の表面に第二ｐ型クラッド層１０を形成し、第二ｐ型クラッド層１０の表面にコンタクト層１１を形成する。この後、コンタクト層１１に接するアノード電極５１を形成し、ｎ型半導体基板１の裏面すなわちｚ方向負側の面に接するカソード電極５２を形成する。
　実施の形態６の半導体レーザ１００は、ｐ型半導体層７が半絶縁層８のｎ型半導体基板１と反対側の表面においてリッジ構造１６から離れる方向に広がっており、ｐ型半導体層７が半絶縁層８と半絶縁層２２とに挟まれている以外は、実施の形態２の半導体レーザ１００と同じなので、実施の形態２の半導体レーザ１００と同様の効果を奏する。
　なお、図５に示した実施の形態２の半導体レーザ１００の製造方法は、例えば、実施の形態６の半導体レーザ１００の製造方法におけるｐ型半導体層形成工程の後に、半絶縁層８のｚ方向正側の表面のｐ型半導体層７をエッチングする工程を追加し、その後第二半絶縁層形成工程以降の工程を実行する。ｐ型半導体層７のエッチングは、半導体フォトリソグラフィ工程を用いて加工する。半絶縁層８と半絶縁層２２とは一体となるので、一体となった半絶縁層８ということもできる。実施の態２の半導体レーザ１００の製造方法は、実施の形態６の半導体レーザ１００の製造方法よりも複雑になっている。したがって、実施の形態６の半導体レーザ１００は、実施の形態２の半導体レーザ１００の特徴構造、すなわちリッジ構造１６の両側面において第一ｐ型クラッド層６及び活性層５にのみｐ型半導体層７が接している構造を容易に実現できる。
　以上のように、実施の形態６の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７と、半絶縁層８と、半絶縁層２２とを有している。ｐ型半導体層７はリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接しておらず、半絶縁層８がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面に接している。かつ、ｐ型半導体層７は、半絶縁層８のｎ型半導体基板１と反対側の表面においてリッジ構造１６から離れる方向に広がって形成されている。ｐ型半導体層７におけるｎ型半導体基板１と反対側の表面及びリッジ構造１６側の面を半絶縁層２２が覆っている。実施の形態６の半導体レーザ１００は、この構成により、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　実施の形態６の半導体レーザ１００を製造する半導体レーザ製造方法は、ｎ型半導体基板１に形成された活性層５を含むリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザ１００を製造する半導体レーザ製造方法である。埋込層１３は、第一の半絶縁層（半絶縁層８）、ｐ型半導体層７、第二の半絶縁層（半絶縁層２２）を有している。活性層の特定位置を、活性層５のｎ型半導体基板１側である近方端の位置又は、活性層５の近方端よりもｎ型半導体基板１側から遠方で活性層５の量子井戸構造３５におけるｎ型半導体基板１側である近方端に至らない位置とする。実施の形態６の半導体レーザ製造方法は、ｎ型半導体基板１に、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を順次形成し、エッチングにより両側面が露出された、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有するリッジ構造１６を形成するリッジ構造形成工程を含んでいる。更に実施の形態６の半導体レーザ製造方法は、リッジ構造形成工程を実行した後に、リッジ構造１６におけるｎ型半導体基板１側から活性層５の特定位置までの両側面を覆うように、第一の半絶縁層（半絶縁層８）を形成する第一半絶縁層形成工程と、第一の半絶縁層（半絶縁層８）の表面及びリッジ構造１６の露出した活性層５の特定位置からｎ型半導体基板１と反対側である遠方端までの両側面を覆うように、ｐ型半導体層７を形成するｐ型半導体層形成工程と、ｐ型半導体層７を覆うように、第二の半絶縁層（半絶縁層２２）を形成する第二半絶縁層形成工程と、を含んでいる。実施の形態６の半導体レーザ１００を製造する半導体レーザ製造方法は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層７がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない半導体レーザ１００を製造することができる。したがって実施の形態６の半導体レーザ製造方法により製造された半導体レーザ１００は、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態７．
　図２７は実施の形態７に係る半導体レーザの断面構造を示す図であり、図２８は図２７の活性層周辺の拡大図である。図２９～図３４は、図２７の半導体レーザの製造方法を示す図である。実施の形態７の半導体レーザ１００は、リッジ構造１６の両側面においてｐ型半導体層４０が第一ｐ型クラッド層２７及び活性層５に接しており、リッジ構造１６の活性層５からｎ型半導体基板１側の各層の両側面にアンドープ半導体層２３が接している半導体レーザの例である。実施の形態７の半導体レーザ１００は、リッジ構造１６の活性層５からｎ型半導体基板１側の各層の両側面にアンドープ半導体層２３が接しており、リッジ構造１６の活性層５のｚ方向正側に第一ｐ型クラッド層２７を有し、リッジ構造１６の両側面側に亜鉛が拡散された半絶縁層４２、亜鉛が拡散されたブロック層４１を有する点で、実施の形態２の半導体レーザ１００と異なる。図２７、図２８では、リッジ構造１６の両側面において、第一ｐ型クラッド層２７及び活性層５の特定位置までの両側面を、ｐ型半導体層４０が覆っている例を示した。特定位置は実施の形態２で説明した通りである。実施の形態２の半導体レーザ１００と異なる部分を主に説明する。
　ｐ型半導体層４０はＩｎＰのアンドープ半導体層２３に亜鉛原子が拡散されてｐ型化した半導体層である。第一ｐ型クラッド層２７は、ｐ型ＩｎＰの第一ｐ型クラッド層６に亜鉛が拡散されたｐ型クラッド層である。リッジ構造１６の両側を覆う埋込層１３は、アンドープ半導体層２３、ｐ型半導体層４０、半絶縁層８、４２、ブロック層９を有している。
　実施の形態７の半導体レーザ１００は、実施の形態２の半導体レーザ１００と同様に、半導体レーザを駆動する際にコンタクト層１１、第二ｐ型クラッド層１０の多数キャリアである正孔１４が活性層５側に移動し、正孔電流Ｉｈが流れる。正孔電流Ｉｈは、第一ｐ型クラッド層２７から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層２７からｐ型半導体層４０を経由して活性層５に流れる迂回電流Ｉ２と、からなっている。迂回電流Ｉ２は、第一ｐ型クラッド層２７からｐ型半導体層４０に漏れる正孔電流成分である。第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３が高抵抗であるため、迂回電流Ｉ２は、アンドープ半導体層２３を通過して第一ｎ型クラッド層２、第二ｎ型クラッド層４まで流れることができない。よって、実施の形態７の半導体レーザ１００は、ｐ型半導体層４０に漏れた正孔電流が活性層５へ注入され、実施の形態２の半導体レーザ１００と同様に、無効電流とならない。また、活性層５の側面に亜鉛の拡散によりｐ型化したｐ型半導体層４０を接するようにすることで、活性層５から埋込層１３への電子電流のオーバーフローを抑制することができる。
　実施の形態７の半導体レーザ１００を製造する半導体レーザ製造方法を説明する。リッジ構造１６を形成するリッジ構造形成工程までは、実施の形態３で説明したリッジ構造形成工程までと同じである。リッジ構造形成工程の後に、リッジ構造１６の両側面を覆うようにアンドープ半導体層２３をエピタキシャル成長させて形成する（アンドープ半導体層形成工程）。アンドープ半導体層形成工程の後に、アンドープ半導体層２３の表面を覆うように、半絶縁層８をエピタキシャル成長させて形成する（半絶縁層形成工程）。半絶縁層形成工程の後に、ブロック層９をエピタキシャル成長させて形成する。図２９に、半絶縁層形成工程及びブロック層９の形成工程まで終了した実施の形態７の半導体レーザ１００の中間製造体を示した。その後、図３０に示すように、絶縁膜１８を除去する。
　次に、アンドープ半導体層２３におけるｎ型半導体基板１と反対側である遠方端から活性層５の特定位置までの領域に亜鉛を拡散させる亜鉛拡散工程を説明する。まず、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、ＳｉＯ２等の拡散防止膜２４を成膜し、拡散防止膜２４に活性層５と活性層５に接するアンドープ半導体層２３を含むｘ方向の幅を有する開口２５を形成する。開口２５は、半導体フォトリソグラフィ工程を用いて加工する。図３１に、リッジ構造１６のｎ型半導体基板１と反対側の表面及び埋込層１３のｎ型半導体基板１と反対側の表面におけるアンドープ半導体層２３を包含する領域を露出させる開口２５を有する拡散防止膜２４が、埋込層１３に配置された実施の形態７の半導体レーザ１００の中間製造体を示した。
　次に、図３２に示すように、拡散防止膜２４と開口２５により露出されたリッジ構造１６のｚ方向正側の表面及び埋込層１３の表面に酸化亜鉛膜（ＺｎＯ膜）２６を成膜する。
　次に、図３２に示した実施の形態７の半導体レーザ１００の中間製造体を加熱処理する。開口２５の領域で酸化亜鉛膜２６に接する半導体層では、酸化亜鉛膜２６中の亜鉛（Ｚｎ）原子が半導体層に拡散される。リッジ構造１６におけるｚ方向正側のｎ型半導体基板１から最も離れた遠方端から活性層５の特定位置までの両側面に接するアンドープ半導体層２３と第一ｐ型クラッド層６とに亜鉛原子が拡散しｐ型化する。すなわち、第一ｐ型クラッド層６及び活性層５のｚ方向正側端から特定位置までのリッジ構造１６の両側面に接するアンドープ半導体層２３に亜鉛原子が拡散しｐ型化する。設定する熱処理条件は、開口２５の領域におるリッジ構造１６に接する半導体層において、ｚ方向負側に向かって活性層５の特定位置まで亜鉛原子が拡散し、かつ、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３に亜鉛原子が拡散しない熱処理条件である。更に設定する熱処理条件は、開口２５の領域におるリッジ構造１６において、第一ｐ型クラッド層６に亜鉛原子が拡散し、活性層５に亜鉛原子が拡散しない熱処理条件である。第一ｐ型クラッド層６は、亜鉛原子が拡散されて第一ｐ型クラッド層２７になる。また、開口２５の領域の半導体層すなわちリッジ構造１６側のブロック層９及び半絶縁層８においても亜鉛原子が拡散しｐ型化する。この亜鉛が拡散されたブロック層９、半絶縁層８が半絶縁層４２、ブロック層４１である。
　亜鉛拡散工程の加熱処理において、拡散防止膜２４が覆っている部分については、酸化亜鉛膜２６からの亜鉛原子は拡散防止膜２４を拡散できないため、拡散防止膜２４直下の半導体層に亜鉛原子は拡散しない。図３４に、亜鉛拡散工程の加熱処理が終了した実施の形態７の半導体レーザ１００の中間製造体を示した。
　亜鉛拡散工程の後に、酸化亜鉛膜２６、拡散防止膜２４を除去し、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、第二ｐ型クラッド層１０、コンタクト層１１を形成する。具体的には、ブロック層９の表面及びリッジ構造１６の表面に第二ｐ型クラッド層１０を形成し、第二ｐ型クラッド層１０の表面にコンタクト層１１を形成する。この後、コンタクト層１１に接するアノード電極５１を形成し、ｎ型半導体基板１の裏面すなわちｚ方向負側の面に接するカソード電極５２を形成する。
　なお、亜鉛拡散によって、活性層５に接するアンドープ半導体層２３がｐ型化し、かつｐ型化したｐ型半導体層４０のｘ方向の半絶縁層８がｐ型化しないように、図３１の拡散防止膜２４の開口２５の幅は適宜調整される。
　実施の形態７の半導体レーザ１００は、前述した違い以外は、実施の形態２の半導体レーザ１００と同じなので、実施の形態２の半導体レーザ１００と同様の効果を奏する。
　以上のように実施の形態７の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層２７）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層２７）及び活性層５の両側面に接するｐ型半導体層４０と、アンドープ半導体層２３と、半絶縁層８とを有しており、ｐ型半導体層４０は、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない。アンドープ半導体層２３はリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面に接しており、ｐ型半導体層４０及びｐ型クラッド層（第一ｐ型クラッド層２７）は亜鉛を含んでいる。実施の形態７の半導体レーザ１００は、この構成により、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層２７）及び活性層５の両側面に接するｐ型半導体層４０がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　実施の形態７の半導体レーザ１００を製造する半導体レーザ製造方法は、ｎ型半導体基板１に形成された活性層５を含むリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザ１００を製造する半導体レーザ製造方法である。埋込層１３は、アンドープ半導体層２３、ｐ型半導体層４０、半絶縁層８を有している。活性層の特定位置を、活性層５のｎ型半導体基板１側である近方端の位置又は、活性層５の近方端よりもｎ型半導体基板１側から遠方で活性層５の量子井戸構造３５におけるｎ型半導体基板１側である近方端に至らない位置とする。実施の形態７の半導体レーザ製造方法は、ｎ型半導体基板１に、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を順次形成し、エッチングにより両側面が露出された、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有するリッジ構造１６を形成するリッジ構造形成工程を含んでいる。更に実施の形態７の半導体レーザ製造方法は、リッジ構造形成工程を実行した後に、リッジ構造１６の両側面を覆うようにアンドープ半導体層２３を形成するアンドープ半導体層形成工程と、アンドープ半導体層２３の表面を覆うように、半絶縁層８を形成する半絶縁層形成工程と、アンドープ半導体層２３におけるｎ型半導体基板１と反対側である遠方端から活性層５の特定位置までの領域に亜鉛を拡散させ、ｐ型クラッド層（第一ｐ型クラッド層６）に亜鉛を拡散させる亜鉛拡散工程と、を含んでいる。実施の形態７の半導体レーザ１００を製造する半導体レーザ製造方法は、リッジ構造１６の亜鉛が拡散されたｐ型クラッド層（第一ｐ型クラッド層２７）及び活性層５の両側面に接するｐ型半導体層４０がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない半導体レーザ１００を製造することができる。したがって実施の形態７の半導体レーザ製造方法により製造された半導体レーザ１００は、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態８．
　図３５は、実施の形態８に係る半導体レーザの製造方法を示す図である。実施の形態８の半導体レーザ１００は、実施の形態７の半導体レーザ１００と同じである。実施の形態８の半導体レーザ１００を製造する半導体レーザ製造方法は、亜鉛拡散工程においてＭＯＣＶＤ法を用いた気相拡散により亜鉛を半導体層に拡散させる点で、実施の形態７の半導体レーザ製造方法と異なる。実施の形態７の半導体レーザ製造方法と異なる部分を主に説明する。
　亜鉛を拡散させる際の実施の形態８の半導体レーザ１００の中間製造体は、図３１に示した実施の形態７の半導体レーザ１００の中間製造体と同じである。亜鉛を拡散させる際に、リッジ構造１６のｎ型半導体基板１と反対側の表面及び埋込層１３のｎ型半導体基板１と反対側の表面におけるアンドープ半導体層２３を包含する領域を露出させる開口２５を有する拡散防止膜２４が、埋込層１３に配置されている。この中間製造体を、ＭＯＣＶＤ法で成膜する装置内に入れ、ジメチル亜鉛２８を装置内に導入する。装置内の圧力、温度を予め定められた条件に設定することにより、ジメチル亜鉛２８を分解させ、開口２５から亜鉛を半導体層中に気相拡散させる、すなわち開口２５の領域におる半導体層中に亜鉛を拡散させる。予め定められた圧力、温度の条件すなわち亜鉛拡散条件は、開口２５の領域におるリッジ構造１６に接する半導体層が、ｚ方向負側に向かって活性層５の特定位置まで亜鉛が拡散し、かつ、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３に亜鉛が拡散しない条件である。更に亜鉛拡散条件は、開口２５の領域におるリッジ構造１６において、第一ｐ型クラッド層６に亜鉛原子が拡散し、活性層５に亜鉛原子が拡散しない条件である。
　亜鉛拡散工程の後の工程は、実施の形態７の半導体レーザ製造方法と同じである。実施の形態８の半導体レーザ１００は、実施の形態７の半導体レーザ１００と同じなので、実施の形態７の半導体レーザ１００と同じ効果を奏する。
実施の形態９．
　図３６は実施の形態９に係る半導体レーザの断面構造を示す図であり、図３７は図３６の活性層周辺の拡大図である。図３８～図４１は、図３６の半導体レーザの製造方法を示す図である。実施の形態９の半導体レーザ１００は、活性層５のｚ方向正側に第一ｐ型クラッド層６が形成されている点で、実施の形態７の半導体レーザ１００と異なる。図３６、図３７では、リッジ構造１６の両側面において、第一ｐ型クラッド層６及び活性層５の特定位置までの両側面を、ｐ型半導体層４０が覆っている例を示した。特定位置は実施の形態２で説明した通りである。実施の形態７の半導体レーザ１００と異なる部分を主に説明する。
　ｐ型半導体層４０はＩｎＰのアンドープ半導体層２３に亜鉛原子が拡散されてｐ型化した半導体層である。リッジ構造１６の両側を覆う埋込層１３は、アンドープ半導体層２３、ｐ型半導体層４０、半絶縁層８、４２、ブロック層９を有している。
　実施の形態９の半導体レーザ１００は、実施の形態２及び実施の形態７の半導体レーザ１００と同様に、半導体レーザを駆動する際にコンタクト層１１、第二ｐ型クラッド層１０の多数キャリアである正孔１４が活性層５側に移動し、正孔電流Ｉｈが流れる。正孔電流Ｉｈは、第一ｐ型クラッド層６から活性層５に流れる主電流Ｉ１と、第一ｐ型クラッド層６からｐ型半導体層４０を経由して活性層５に流れる迂回電流Ｉ２と、からなっている。迂回電流Ｉ２は、第一ｐ型クラッド層６からｐ型半導体層４０に漏れる正孔電流成分である。第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３が高抵抗であるため、迂回電流Ｉ２は、アンドープ半導体層２３を通過して第一ｎ型クラッド層２、第二ｎ型クラッド層４まで流れることができない。よって、実施の形態９の半導体レーザ１００は、ｐ型半導体層４０に漏れた正孔電流は活性層５へ注入され、実施の形態２及び実施の形態７の半導体レーザ１００と同様に、無効電流とならない。また、活性層５の側面に亜鉛の拡散によりｐ型化したｐ型半導体層４０を接するようにすることで、活性層５から埋込層１３への電子電流のオーバーフローを抑制することができる。
　実施の形態９の半導体レーザ１００は、実施の形態７の半導体レーザ１００に比べ、亜鉛が拡散する領域がアンドープ半導体層２３を包含する部分に限定されているため、第一ｐ型クラッド層６に亜鉛が拡散されず、亜鉛によるレーザ光の光吸収損失が抑制される。そのため、実施の形態９の半導体レーザ１００は、実施の形態７の半導体レーザ１００に比べ、高い光出力のレーザ光を出力できる。
　実施の形態９の半導体レーザ１００を製造する半導体レーザ製造方法を説明する。リッジ構造１６を形成するリッジ構造形成工程、その後のアンドープ半導体層２３を形成するアンドープ半導体層形成工程、半絶縁層８を形成する半絶縁層形成工程、ブロック層９を形成する工程は、実施の形態７の半導体レーザ製造方法と同じである。その後、図３０に示すように絶縁膜１８を除去した後に、亜鉛を半導体層に拡散させる亜鉛拡散工程を実行する。
　図３８に示すように、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、ＳｉＯ２等の拡散防止膜２４を成膜し、拡散防止膜２４に活性層５に接するアンドープ半導体層２３を含むｘ方向の幅を有する２つの開口２９を形成する。開口２９は、半導体フォトリソグラフィ工程を用いて加工する。図３８に、埋込層１３のｎ型半導体基板１と反対側の表面におけるアンドープ半導体層２３を包含する領域を露出させる開口２９を有する拡散防止膜２４が埋込層１３に配置された実施の形態９の半導体レーザ１００の中間製造体を示した。
　次に、図３９に示すように、拡散防止膜２４と開口２９により露出された埋込層１３の表面に酸化亜鉛膜２６を成膜する。
　次に、図３９に示した実施の形態９の半導体レーザ１００の中間製造体を加熱処理する。開口２９の領域で酸化亜鉛膜２６に接する半導体層では、酸化亜鉛膜２６中の亜鉛原子が半導体層に拡散される。リッジ構造１６におけるｚ方向正側のｎ型半導体基板１から最も離れた遠方端から活性層５の特定位置までの両側面に接するアンドープ半導体層２３に亜鉛原子が拡散しｐ型化する。すなわち、活性層５のｚ方向正側端から特定位置までのリッジ構造１６の両側面に接するアンドープ半導体層２３に亜鉛原子が拡散しｐ型化する。設定する熱処理条件は、開口２９の領域におる半導体層が、ｚ方向負側に向かって活性層５の特定位置まで亜鉛原子が拡散し、かつ、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３に亜鉛原子が拡散しない熱処理条件である。また、開口２９の領域の半導体層すなわちリッジ構造１６側のブロック層９及び半絶縁層８においてもＺ亜鉛原子が拡散しｐ型化する。この亜鉛が拡散されたブロック層９、半絶縁層８が半絶縁層４２、ブロック層４１である。
　亜鉛拡散工程の加熱処理において、拡散防止膜２４が覆っている部分については、酸化亜鉛膜２６からの亜鉛原子は拡散防止膜２４を拡散できないため、拡散防止膜２４直下の半導体層に亜鉛原子は拡散しない。図４０に、亜鉛拡散工程の加熱処理が終了した実施の形態９の半導体レーザ１００の中間製造体を示した。
　亜鉛拡散工程の後に、酸化亜鉛膜２６、拡散防止膜２４を除去し、ブロック層９の表面及びリッジ構造１６のｚ方向の表面に、第二ｐ型クラッド層１０、コンタクト層１１を形成する。具体的には、ブロック層９の表面及びリッジ構造１６の表面に第二ｐ型クラッド層１０を形成し、第二ｐ型クラッド層１０の表面にコンタクト層１１を形成する。この後、コンタクト層１１に接するアノード電極５１を形成し、ｎ型半導体基板１の裏面すなわちｚ方向負側の面に接するカソード電極５２を形成する。
　なお、亜鉛拡散によって、活性層５に接するアンドープ半導体層２３がｐ型化し、かつｐ型化したｐ型半導体層４０のｘ方向の半絶縁層８がｐ型化しないように、図３８の拡散防止膜２４の開口２９の幅は適宜調整される。
　実施の形態９の半導体レーザ１００は、前述した違い以外は、実施の形態７の半導体レーザ１００と同じなので、実施の形態７の半導体レーザ１００と同様の効果を奏する。更に、前述したように、実施の形態９の半導体レーザ１００は、第一ｐ型クラッド層６に亜鉛が拡散されず、亜鉛によるレーザ光の光吸収損失が抑制されるので、実施の形態７の半導体レーザ１００に比べ、高い光出力のレーザ光を出力できる。
　以上のように実施の形態９の半導体レーザ１００は、ｎ型半導体基板１に形成されたリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザである。リッジ構造１６は、ｎ型半導体基板１側から順次形成されたｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有している。埋込層１３は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層４０と、アンドープ半導体層２３と、半絶縁層８とを有しており、ｐ型半導体層４０は、リッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない。アンドープ半導体層２３はリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）の両側面に接しており、ｐ型半導体層４０は亜鉛を含んでいる。実施の形態９の半導体レーザ１００は、この構成により、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層６）及び活性層５の両側面に接するｐ型半導体層４０がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していないので、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
　実施の形態９の半導体レーザ１００を製造する半導体レーザ製造方法は、ｎ型半導体基板１に形成された活性層５を含むリッジ構造１６、リッジ構造１６の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層１３を備えた半導体レーザ１００を製造する半導体レーザ製造方法である。埋込層１３は、アンドープ半導体層２３、ｐ型半導体層４０、半絶縁層８を有している。活性層の特定位置を、活性層５のｎ型半導体基板１側である近方端の位置又は、活性層５の近方端よりもｎ型半導体基板１側から遠方で活性層５の量子井戸構造３５におけるｎ型半導体基板１側である近方端に至らない位置とする。実施の形態９の半導体レーザ製造方法は、ｎ型半導体基板１に、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を順次形成し、エッチングにより両側面が露出された、ｎ型クラッド層（第二ｎ型クラッド層４）、活性層５、ｐ型クラッド層（第一ｐ型クラッド層６）を有するリッジ構造１６を形成するリッジ構造形成工程を含んでいる。更に実施の形態９の半導体レーザ製造方法は、リッジ構造形成工程を実行した後に、リッジ構造１６の両側面を覆うようにアンドープ半導体層２３を形成するアンドープ半導体層形成工程と、アンドープ半導体層２３の表面を覆うように、半絶縁層８を形成する半絶縁層形成工程と、アンドープ半導体層２３におけるｎ型半導体基板１と反対側である遠方端から活性層５の特定位置までの領域に亜鉛を拡散させる亜鉛拡散工程と、を含んでいる。実施の形態９の半導体レーザ１００を製造する半導体レーザ製造方法は、リッジ構造１６のｐ型クラッド層（第一ｐ型クラッド層２７）及び活性層５の両側面に接するｐ型半導体層４０がリッジ構造１６のｎ型クラッド層（第二ｎ型クラッド層４）に接していない半導体レーザ１００を製造することができる。したがって実施の形態９の半導体レーザ製造方法により製造された半導体レーザ１００は、活性層５を通過しない無効電流を防止でき、光出力特性、高速動作性能を向上できる。
実施の形態１０．
　図４２は、実施の形態１０に係る半導体レーザの製造方法を示す図である。実施の形態１０の半導体レーザ１００は、実施の形態９の半導体レーザ１００と同じである。実施の形態１０の半導体レーザ１００を製造する半導体レーザ製造方法は、亜鉛拡散工程においてＭＯＣＶＤ法を用いた気相拡散により亜鉛を半導体層に拡散させる点で、実施の形態９の半導体レーザ製造方法と異なる。実施の形態９の半導体レーザ製造方法と異なる部分を主に説明する。
　亜鉛を拡散させる際の実施の形態１０の半導体レーザ１００の中間製造体は、図３８に示した実施の形態９の半導体レーザ１００の中間製造体と同じである。亜鉛を拡散させる際に、埋込層１３のｎ型半導体基板１と反対側の表面におけるアンドープ半導体層２３を包含する領域を露出させる開口２９を有する拡散防止膜２４が、埋込層１３に配置されている。この中間製造体を、ＭＯＣＶＤ法で成膜する装置内に入れ、ジメチル亜鉛２８を装置内に導入する。装置内の圧力、温度を予め定められた条件に設定することにより、ジメチル亜鉛２８を分解させ、開口２９から亜鉛を半導体層中に気相拡散させる、すなわち開口２９の領域におる半導体層中に亜鉛を拡散させる。予め定められた圧力、温度の条件すなわち亜鉛拡散条件は、開口２９の領域におるリッジ構造１６に接する半導体層が、ｚ方向負側に向かって活性層５の特定位置まで亜鉛が拡散し、かつ、第一ｎ型クラッド層２、回折格子層３、第二ｎ型クラッド層４に接するアンドープ半導体層２３に亜鉛が拡散しない条件である。
　亜鉛拡散工程の後の工程は、実施の形態９の半導体レーザ製造方法と同じである。実施の形態１０の半導体レーザ１００は、実施の形態９の半導体レーザ１００と同じなので、実施の形態９の半導体レーザ１００と同じ効果を奏する。
　なお、実施の形態１～１０の半導体レーザ１００としてＤＦＢ－ＬＤの例を説明したが、実施の形態１及び３で説明したように、半導体レーザ１００がＤＦＢ－ＬＤでない場合は、回折格子層３は形成されていない。
　なお、本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１…ｎ型半導体基板、２…第一ｎ型クラッド層、３…回折格子層、４…第二ｎ型クラッド層、５…活性層、６…第一ｐ型クラッド層、７、７ａ、７ｂ…ｐ型半導体層、８…半絶縁層、１３…埋込層、１６…リッジ構造、１７…分離部、２０…第三ｎ型クラッド層、２１、２１ａ…延伸部土台層、２２…半絶縁層、２３…アンドープ半導体層、２４…拡散防止膜、２５…開口、２６…酸化亜鉛膜、２９…開口、３５…量子井戸構造、３９…リッジ中間層、４０…ｐ型半導体層、６３…リッジ本体部、６４…リッジ延伸部、６６…活性層延伸部、７２…価電子帯エネルギー、７４…価電子帯エネルギー、１００…半導体レーザ

Claims (24)

  1. 　ｎ型半導体基板に形成されたリッジ構造、前記リッジ構造の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層を備えた半導体レーザであって、
    前記リッジ構造は、前記ｎ型半導体基板側から順次形成されたｎ型クラッド層、活性層、ｐ型クラッド層を有し、
    前記埋込層は、
    前記リッジ構造の前記ｐ型クラッド層及び前記活性層の両側面に接するｐ型半導体層と、半絶縁層とを有し、
    前記ｐ型半導体層は、前記リッジ構造の前記ｎ型クラッド層に接していない、
    半導体レーザ。
  2. 　前記埋込層は、前記リッジ構造の前記ｎ型クラッド層の両側面における前記ｎ型半導体基板側に他のｐ型半導体層を有しており、
    前記リッジ構造の前記ｎ型クラッド層の両側面における前記活性層側に、前記ｐ型半導体層と前記他のｐ型半導体層とが分離された分離部が形成されており、
    前記分離部に前記半絶縁層が埋め込まれている、
    請求項１記載の半導体レーザ。
  3. 　前記リッジ構造の前記ｎ型クラッド層の両側面に前記半絶縁層が接している、請求項１記載の半導体レーザ。
  4. 　前記リッジ構造の各層の積層方向をｚ方向とし、前記リッジ構造が延伸している延伸方向をｙ方向とし、前記ｚ方向及びｙ方向に垂直な方向をｘ方向とし、
    前記リッジ構造は、リッジ本体部と、リッジ本体部の両側面から前記ｘ方向に延伸したリッジ延伸部とを有し、
    前記リッジ延伸部は、前記活性層が前ｘ方向に延伸した活性層延伸部であり、
    前記ｐ型半導体層は、前記ｐ型クラッド層及び前記活性層の前記ｘ方向の両側面と前記活性層延伸部の前記ｎ型半導体基板と反対側の表面とに接しており、
    前記分離部は、前記活性層延伸部の前記ｎ型半導体基板側に形成されている、
    請求項２記載の半導体レーザ。
  5. 　前記リッジ構造の各層の積層方向をｚ方向とし、前記リッジ構造が延伸している延伸方向をｙ方向とし、前記ｚ方向及びｙ方向に垂直な方向をｘ方向とし、
    前記リッジ構造は、
    前記ｎ型クラッド層と前記活性層との間に前記ｎ型半導体基板側から順次形成された延伸部土台層、他のｎ型クラッド層を有し、
    かつ、リッジ本体部と、リッジ本体部の両側面から前記ｘ方向に延伸したリッジ延伸部とを有し、
    前記リッジ延伸部は、前記延伸部土台層、前記他のｎ型クラッド層、及び前記活性層が前ｘ方向に延伸しており、
    前記ｐ型半導体層は、前記ｐ型クラッド層、前記延伸部土台層、前記他のｎ型クラッド層、及び前記活性層の前記ｘ方向の両側面と、前記リッジ延伸部の前記ｎ型半導体基板と反対側の表面とに接しており、
    前記分離部は、前記リッジ延伸部の前記ｎ型半導体基板側に形成されている、
    請求項２記載の半導体レーザ。
  6. 　前記リッジ構造の各層の積層方向をｚ方向とし、前記リッジ構造が延伸している延伸方向をｙ方向とし、前記ｚ方向及びｙ方向に垂直な方向をｘ方向とし、
    前記リッジ構造は、
    前記ｎ型クラッド層と前記活性層との間に形成された延伸部土台層を有し、
    かつ、リッジ本体部と、リッジ本体部の両側面から前記ｘ方向に延伸したリッジ延伸部とを有し、
    前記リッジ延伸部は、前記延伸部土台層及び前記活性層が前ｘ方向に延伸しており、
    前記ｐ型半導体層は、前記ｐ型クラッド層、前記延伸部土台層、及び前記活性層の前記ｘ方向の両側面と、前記リッジ延伸部の前記ｎ型半導体基板と反対側の表面とに接しており、
    前記分離部は、前記リッジ延伸部の前記ｎ型半導体基板側に形成されている、
    請求項２記載の半導体レーザ。
  7. 　前記延伸部土台層は、価電子帯のエネルギーレベルが前記ｐ型半導体層の価電子帯のエネルギーレベルよりも高い、請求項５または６に記載の半導体レーザ。
  8. 　前記延伸部土台層は、ｎ型半導体層である、請求項７記載の半導体レーザ。
  9. 　前記延伸部土台層は、ｎ型ＡｌＧａＩｎＡｓ層又はｎ型ＡｌＩｎＡｓ層である、請求項８記載の半導体レーザ。
  10. 　前記埋込層は、前記ｎ型半導体基板側に形成された前記半絶縁層と共に、他の半絶縁層を有し、
    前記半絶縁層の前記ｎ型半導体基板と反対側の表面において前記ｐ型半導体層が前記リッジ構造から離れる方向に広がって形成されており、
    前記ｐ型半導体層における前記ｎ型半導体基板と反対側の表面及びリッジ構造側の面を前記他の半絶縁層が覆っている、
    請求項３記載の半導体レーザ。
  11. 　前記埋込層は、アンドープ半導体層を有し、
    前記アンドープ半導体層は前記リッジ構造の前記ｎ型クラッド層の両側面に接しており、
    前記ｐ型半導体層は、亜鉛を含んでいる、
    請求項１記載の半導体レーザ。
  12. 　前記リッジ構造は、前記ｎ型クラッド層の前記ｎ型半導体基板側に回折格子層を介して形成された他のｎ型クラッド層を有している、
    請求項１から１１のいずれか１項に記載の半導体レーザ。
  13. 　ｎ型半導体基板に形成されたリッジ構造、前記リッジ構造の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層を備えた半導体レーザを製造する半導体レーザ製造方法であって、
    前記埋込層は、ｐ型半導体層、半絶縁層を有し、
    前記リッジ構造の各層の積層方向をｚ方向とし、前記リッジ構造が延伸している延伸方向をｙ方向とし、前記ｚ方向及びｙ方向に垂直な方向をｘ方向とし、
    前記ｎ型半導体基板に、ｎ型クラッド層、活性層を含むリッジ中間層、ｐ型クラッド層を順次形成し、エッチングにより両側面が露出された、前記ｎ型クラッド層、前記リッジ中間層、前記ｐ型クラッド層を有する前記リッジ構造を形成するリッジ構造形成工程と、
    前記リッジ構造の両側面における前記リッジ中間層以外の層をエッチングし、前記リッジ中間層において前記リッジ構造の両側面から前記ｘ方向に延伸したリッジ延伸部を形成する延伸部形成工程と、
    前記リッジ構造の両側面、前記リッジ延伸部の前記ｎ型半導体基板と反対側の表面を覆うように前記ｐ型半導体層を形成するｐ型半導体層形成工程と、
    前記ｐ型半導体層の表面及び前記リッジ延伸部の前記ｎ型半導体基板側の露出面を覆うように、前記半絶縁層を形成する半絶縁層形成工程と、
    を含む、半導体レーザ製造方法。
  14. 　前記リッジ中間層は、前記活性層のみからなっている、請求項１３記載の半導体レーザ製造方法。
  15. 　前記リッジ中間層は、前記活性層の前記ｎ型クラッド層側に延伸部土台層を含んでいる、請求項１３記載の半導体レーザ製造方法。
  16. 　前記延伸部土台層と前記活性層との間にｎ型クラッド層を含んでいる、請求項１５記載の半導体レーザ製造方法。
  17. 　ｎ型半導体基板に形成された活性層を含むリッジ構造、前記リッジ構造の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層を備えた半導体レーザを製造する半導体レーザ製造方法であって、
    前記埋込層は、第一の半絶縁層、ｐ型半導体層、第二の半絶縁層を有し、
    前記活性層の特定位置を、
    前記活性層の前記ｎ型半導体基板側である近方端の位置又は、
    前記活性層の近方端よりも前記ｎ型半導体基板側から遠方で前記活性層の量子井戸構造における前記ｎ型半導体基板側である近方端に至らない位置とし、
    前記ｎ型半導体基板に、ｎ型クラッド層、前記活性層、ｐ型クラッド層を順次形成し、エッチングにより両側面が露出された、前記ｎ型クラッド層、前記活性層、前記ｐ型クラッド層を有する前記リッジ構造を形成するリッジ構造形成工程と、
    前記リッジ構造における前記ｎ型半導体基板側から前記活性層の前記特定位置までの両側面を覆うように、前記第一の半絶縁層を形成する第一半絶縁層形成工程と、
    前記第一の半絶縁層の表面及び前記リッジ構造の露出した前記活性層の前記特定位置から前記ｎ型半導体基板と反対側である遠方端までの両側面を覆うように、前記ｐ型半導体層を形成するｐ型半導体層形成工程と、
    前記ｐ型半導体層を覆うように、前記第二の半絶縁層を形成する第二半絶縁層形成工程と、
    を含む、半導体レーザ製造方法。
  18. 　ｎ型半導体基板に形成された活性層を含むリッジ構造、前記リッジ構造の延伸方向に垂直な方向において互いに対向する両側を覆うように埋め込まれた埋込層を備えた半導体レーザを製造する半導体レーザ製造方法であって、
    前記埋込層は、アンドープ半導体層、ｐ型半導体層、半絶縁層を有し、
    前記活性層の特定位置を、
    前記活性層の前記ｎ型半導体基板側である近方端の位置又は、
    前記活性層の近方端よりも前記ｎ型半導体基板側から遠方で前記活性層の量子井戸構造における前記ｎ型半導体基板側である近方端に至らない位置とし、
    前記ｎ型半導体基板に、ｎ型クラッド層、前記活性層、ｐ型クラッド層を順次形成し、エッチングにより両側面が露出された、前記ｎ型クラッド層、前記活性層、前記ｐ型クラッド層を有する前記リッジ構造を形成するリッジ構造形成工程と、
    前記リッジ構造の両側面を覆うように前記アンドープ半導体層を形成するアンドープ半導体層形成工程と、
    前記アンドープ半導体層の表面を覆うように、前記半絶縁層を形成する半絶縁層形成工程と、
    前記アンドープ半導体層における前記ｎ型半導体基板と反対側である遠方端から前記活性層の前記特定位置までの領域に亜鉛を拡散させる亜鉛拡散工程と、
    を含む、半導体レーザ製造方法。
  19. 　前記亜鉛拡散工程において、
    前記リッジ構造の前記ｎ型半導体基板と反対側の表面及び前記埋込層の前記ｎ型半導体基板と反対側の表面における前記アンドープ半導体層を包含する領域を露出させる開口を有する拡散防止膜が前記埋込層に配置されており、
    前記開口を覆うように配置された酸化亜鉛膜から前記亜鉛を前記アンドープ半導体層及び前記ｐ型クラッド層に拡散させる、請求項１８記載の半導体レーザ製造方法。
  20. 　前記亜鉛拡散工程において、
    前記リッジ構造の前記ｎ型半導体基板と反対側の表面及び前記埋込層の前記ｎ型半導体基板と反対側の表面における前記アンドープ半導体層を包含する領域を露出させる開口を有する拡散防止膜が前記埋込層に配置されており、
    前記開口から前記アンドープ半導体層及び前記ｐ型クラッド層に前記亜鉛を気相拡散させる、請求項１８記載の半導体レーザ製造方法。
  21. 　前記亜鉛拡散工程において、
    前記埋込層の前記ｎ型半導体基板と反対側の表面における前記アンドープ半導体層を包含する領域を露出させる開口を有する拡散防止膜が前記埋込層及び前記リッジ構造の前記ｎ型半導体基板と反対側の表面に配置されており、
    前記開口を覆うように配置された酸化亜鉛膜から前記亜鉛を前記アンドープ半導体層に拡散させる、請求項１８記載の半導体レーザ製造方法。
  22. 　前記亜鉛拡散工程において、
    前記埋込層の前記ｎ型半導体基板と反対側の表面における前記アンドープ半導体層を包含する領域を露出させる開口を有する拡散防止膜が前記埋込層及び前記リッジ構造の前記ｎ型半導体基板と反対側の表面に配置されており、
    前記開口から前記アンドープ半導体層に前記亜鉛を気相拡散させる、請求項１８記載の半導体レーザ製造方法。
  23. 　前記リッジ構造形成工程は、
    前記ｎ型半導体基板の表面に他のｎ型クラッド層、回折格子層を順次形成し、その後前記ｎ型クラッド層、前記活性層を含む前記リッジ中間層、前記ｐ型クラッド層を順次形成し、
    エッチングにより両側面が露出された、前記他のｎ型クラッド層、前記回折格子層、前記ｎ型クラッド層、前記リッジ中間層、前記ｐ型クラッド層を有する前記リッジ構造を形成する、
    請求項１３から１６のいずれか１項に記載の半導体レーザ製造方法。
  24. 　前記リッジ構造形成工程は、
    前記ｎ型半導体基板の表面に他のｎ型クラッド層、回折格子層を順次形成し、その後前記ｎ型クラッド層、前記活性層、前記ｐ型クラッド層を順次形成し、
    エッチングにより両側面が露出された、前記他のｎ型クラッド層、前記回折格子層、前記ｎ型クラッド層、前記活性層、前記ｐ型クラッド層を有する前記リッジ構造を形成する、
    請求項１７から２２のいずれか１項に記載の半導体レーザ製造方法。
PCT/JP2021/043737 2021-11-30 2021-11-30 半導体レーザ及び半導体レーザ製造方法 WO2023100214A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202180104326.7A CN118266139A (zh) 2021-11-30 2021-11-30 半导体激光器以及半导体激光器制造方法
JP2023564276A JP7612050B2 (ja) 2021-11-30 2021-11-30 半導体レーザ及び半導体レーザ製造方法
PCT/JP2021/043737 WO2023100214A1 (ja) 2021-11-30 2021-11-30 半導体レーザ及び半導体レーザ製造方法
US18/697,834 US20240413613A1 (en) 2021-11-30 2021-11-30 Semiconductor laser and method for producing semiconductor laser
TW111143537A TWI819895B (zh) 2021-11-30 2022-11-15 半導體雷射及半導體雷射製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/043737 WO2023100214A1 (ja) 2021-11-30 2021-11-30 半導体レーザ及び半導体レーザ製造方法

Publications (1)

Publication Number Publication Date
WO2023100214A1 true WO2023100214A1 (ja) 2023-06-08

Family

ID=86611642

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/043737 WO2023100214A1 (ja) 2021-11-30 2021-11-30 半導体レーザ及び半導体レーザ製造方法

Country Status (5)

Country Link
US (1) US20240413613A1 (ja)
JP (1) JP7612050B2 (ja)
CN (1) CN118266139A (ja)
TW (1) TWI819895B (ja)
WO (1) WO2023100214A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349399A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体光増幅器およびその製造方法
US20040013143A1 (en) * 2000-12-15 2004-01-22 Springthorpe Anthony J. Confinement layer of buried heterostructure semiconductor laser
WO2007072807A1 (ja) * 2005-12-20 2007-06-28 Nec Corporation 半導体素子、および半導体素子の製造方法
JP2009266891A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2014045083A (ja) * 2012-08-27 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及び半導体光素子の作製方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
JP2016184611A (ja) * 2015-03-25 2016-10-20 Ｎｔｔエレクトロニクス株式会社 半導体レーザ
JP2018101752A (ja) * 2016-12-21 2018-06-28 住友電気工業株式会社 半導体光素子およびその製造方法
WO2020240644A1 (ja) * 2019-05-27 2020-12-03 三菱電機株式会社 光半導体装置および光半導体装置の製造方法
JP2021028971A (ja) * 2019-08-09 2021-02-25 日本ルメンタム株式会社 埋め込み型半導体光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174390A (ja) 1998-12-08 2000-06-23 Fujitsu Ltd 半導体レーザ及びその製造方法
JP3825652B2 (ja) 2001-04-18 2006-09-27 日本電信電話株式会社 半導体光素子
EP1251610B1 (en) * 2001-04-18 2006-06-28 Nippon Telegraph and Telephone Corporation Semiconductor optical device and the fabrication method
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JP5660940B2 (ja) 2010-04-27 2015-01-28 住友電工デバイス・イノベーション株式会社 光半導体装置の製造方法
JP6897928B2 (ja) * 2016-01-14 2021-07-07 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子
US11462886B2 (en) * 2019-08-09 2022-10-04 Lumentum Japan, Inc. Buried-type semiconductor optical device
CN111048993A (zh) 2019-12-27 2020-04-21 苏州辰睿光电有限公司 一种微碟激光器及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349399A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体光増幅器およびその製造方法
US20040013143A1 (en) * 2000-12-15 2004-01-22 Springthorpe Anthony J. Confinement layer of buried heterostructure semiconductor laser
WO2007072807A1 (ja) * 2005-12-20 2007-06-28 Nec Corporation 半導体素子、および半導体素子の製造方法
JP2009266891A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2014045083A (ja) * 2012-08-27 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及び半導体光素子の作製方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
JP2016184611A (ja) * 2015-03-25 2016-10-20 Ｎｔｔエレクトロニクス株式会社 半導体レーザ
JP2018101752A (ja) * 2016-12-21 2018-06-28 住友電気工業株式会社 半導体光素子およびその製造方法
WO2020240644A1 (ja) * 2019-05-27 2020-12-03 三菱電機株式会社 光半導体装置および光半導体装置の製造方法
JP2021028971A (ja) * 2019-08-09 2021-02-25 日本ルメンタム株式会社 埋め込み型半導体光素子

Also Published As

Publication number Publication date
TW202324864A (zh) 2023-06-16
JP7612050B2 (ja) 2025-01-10
CN118266139A (zh) 2024-06-28
JPWO2023100214A1 (ja) 2023-06-08
TWI819895B (zh) 2023-10-21
US20240413613A1 (en) 2024-12-12

Similar Documents

Publication Publication Date Title
US9972973B2 (en) Process of forming semiconductor optical device and semiconductor optical device
US7720123B2 (en) Buried type semiconductor laser
GB2267602A (en) Method of making semiconductor laser
US20090252190A1 (en) Semiconductor optical device and method of fabricating the same
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
US5729030A (en) Semiconductor device
US7405421B2 (en) Optical integrated device
JPH07183618A (ja) 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
US7408965B2 (en) Semiconductor laser diode with emission efficiency independent of thickness of p-type cladding layer
WO2020240644A1 (ja) 光半導体装置および光半導体装置の製造方法
JP7612050B2 (ja) 半導体レーザ及び半導体レーザ製造方法
US6707834B2 (en) Semiconductor laser device and process for producing the same
US5805628A (en) Semiconductor laser
JPH07254750A (ja) 半導体レーザ
JP2002033553A (ja) 半導体レーザ装置及びその製造方法
JPH11354886A (ja) 半導体レーザおよびその製造方法
JP5025898B2 (ja) 半導体レーザ素子の製造方法
JP2555984B2 (ja) 半導体レーザおよびその製造方法
JPH01192184A (ja) 埋込み型半導体レーザの製造方法
JP3522151B2 (ja) 化合物半導体レーザの製造方法
JPH08316572A (ja) レーザ装置
JPS641072B2 (ja)
KR100366697B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
KR20210052551A (ko) 광 반도체 장치, 및 광 반도체 장치의 제조 방법
JPH06252497A (ja) 半導体レーザ装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21966301

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023564276

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18697834

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180104326.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21966301

Country of ref document: EP

Kind code of ref document: A1