JP7457485B2 - 埋め込み型半導体光素子 - Google Patents

埋め込み型半導体光素子 Download PDF

Info

Publication number
JP7457485B2
JP7457485B2 JP2019205491A JP2019205491A JP7457485B2 JP 7457485 B2 JP7457485 B2 JP 7457485B2 JP 2019205491 A JP2019205491 A JP 2019205491A JP 2019205491 A JP2019205491 A JP 2019205491A JP 7457485 B2 JP7457485 B2 JP 7457485B2
Authority
JP
Japan
Prior art keywords
optical device
buried
semiconductor optical
layer
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019205491A
Other languages
English (en)
Other versions
JP2021028971A5 (ja
JP2021028971A (ja
Inventor
茂則 早川
裕則 坂本
俊也 山内
義博 中井
Original Assignee
日本ルメンタム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ルメンタム株式会社 filed Critical 日本ルメンタム株式会社
Priority to US16/845,223 priority Critical patent/US11462886B2/en
Priority to CN202010618502.6A priority patent/CN112436376B/zh
Publication of JP2021028971A publication Critical patent/JP2021028971A/ja
Publication of JP2021028971A5 publication Critical patent/JP2021028971A5/ja
Application granted granted Critical
Publication of JP7457485B2 publication Critical patent/JP7457485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261Non-optical elements, e.g. laser driver components, heaters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1228DFB lasers with a complex coupled grating, e.g. gain or loss coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2223Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties hetero barrier blocking layers, e.g. P-P or N-N
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、埋め込み型半導体光素子に関する。
近年、モバイル端末やインターネットなどの通信機器の普及に伴い、光送受信モジュールに高速化及び大容量化が求められている。発振器から出射される連続光の変調には、電界吸収型変調器(EA(Electro-Absorption)変調器)が使用される。EA変調器は、チャープ(波動変調)が小さく、光信号のONレベルとOFFレベルの差である消光比が大きく、広域帯である、といった有利な特性を有することに加え、小型で低コストであることにより、幅広く用いられている。
特許文献1には、埋め込みヘテロ構造(Buried Hetero structure:以下、BH構造、埋め込み型と記す)を有するEA変調器が集積されたEA変調器集積型半導体光素子が開示されている。BH構造は、活性層を含む多層からなるメサストライプ構造の両側に半絶縁性半導体層で埋め込まれている構造である。特許文献2には、メサストライプ構造の形成プロセスが開示されている。
特開2012-19053号公報 特開2013-61632号公報
光通信用、特に1.3μm、1.55μm帯の埋め込み型半導体光素子はInPをベースとしており、埋め込み層には、Feなどが不純物として添加される半絶縁性のInPが用いられている。EA変調器の特性向上のためには、帯域を広くすることが重要である。帯域を広くするには、例えば、EA変調器の寄生容量を低減すればよい。寄生容量の低減は、EA変調器のメサストライプ構造の埋め込み層を厚くする又はメサストライプ構造の高さを高くすることで可能になる。そのような構造の一例として、特許文献1は、半導体埋め込み層がメサの高さを超えた高さまで成長される構造を開示している。しかしこの場合、埋め込み層は他の半導体多層と比べると非常に厚くなる。そして本願発明者等が検討した結果、成長後のEA変調器表面を含むウエハ表面の全体には異物の発生が多くなることが分かった。
またEA変調器のさらなる高速応答化のためには、たとえばルテニウム(Ru)を不純物として埋め込み層に添加することが考えられる。Ruが添加された埋め込み層は、p型クラッド層の亜鉛(Zn)などのドーパントとの相互拡散を抑えることで、メサストライプ脇の寄生容量を減少させる効果が得られる。
しかしながら、Ruを添加した埋め込み層の形成には、より多くの異物の発生が見られた。図1は、埋め込み型半導体光素子の異物の発生とそれによる分割異常を示した平面図である。図2は、図1に示す埋め込み型半導体光素子の異物のI-I線断面の電子顕微鏡像と組成分析結果である。異物は多層成長後の素子表面に突起物として残ってしまい、結晶面の乱れの起点となる。埋め込み型半導体光素子10はウエハ上で一度に多数作成し、その後各素子に分割・劈開することで形成される。劈開時においては、出射端面およびその逆の端面が略並行となるように劈開されることが望ましいが、異物1により正常な分割が妨げられ、例えば劈開線2で示されるように異常な位置で分割されうる。
本願発明者等は、当該異物について異物断面(図1のI-I線断面図)の電子顕微鏡像と組成分析を実施したところ、図2に示すように、Inを核としているものが多いことを初めて見出した。これは、Ruを添加した埋め込み層の形成において、低温成長かつ低V/III比で行うことが必要であることが一因と考えられる。低温成長では、基板表面でのInのマイグレーションが小さくなり、低V/III比では、V族であるPの供給が少ないため、Pと反応しないInの量が増えることになる。結果として、In核が形成されやすくなることが考えられる。
本発明は、異物の少ないBH構造を有する埋め込み型半導体光素子を提供することを目的とする。
(1) 本願の埋め込み型半導体光素子は、半導体基板と、前記半導体基板上に設けられた多重量子井戸層を含むメサストライプ部と、前記メサストライプ部の側部及び前記半導体基板の表面を覆うように設けられた埋め込み層と、前記メサストライプ部に通電するための電極と、を備える。当該埋め込み型半導体光素子では、前記埋め込み層は、前記半導体基板の表面側から、半絶縁性InPで構成された第1埋め込み層と第2埋め込み層からなる対構造、及び半絶縁性InPで構成された第3埋め込み層を上記の順序で含み、前記第2埋め込み層は、前記半導体基板の表面から見て、前記多重量子井戸層よりも高い位置に設けられ、前記第2埋め込み層はInGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群から選ばれる一以上の層又は複数の組合せによる層である、ことを特徴とする。
(2) (1)に記載の埋め込み型半導体光素子であって、前記第2埋め込み層は、前記メサ部の最上部よりも高い位置に設けられる、ことを特徴とする。
(3) (1)又は(2)に記載の埋め込み型半導体光素子であって、前記第1埋め込み層の厚さが5μm以下である、ことを特徴とする。
(4) (1)から(3)のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層が、5nm以上の厚さを有する、ことを特徴とする。
(5) (1)から(4)のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層が、前記第1埋め込み層と格子整合して、臨界膜厚以下の厚さを有する、ことを特徴とする。
(6) (1)から(5)のいずれか一項に記載の埋め込み型半導体光素子であって、前記第1および第3埋め込み層は、Fe又はRuが添加されたInPである、ことを特徴とする。
(7) (1)から(6)のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層は、該第2埋め込み層をp型又はn型伝導型にする不純物を含まない、ことを特徴とする。
(8) (1)から(7)のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層はRuを添加した層である、ことを特徴とする。
(9) (1)から(8)のいずれか一項に記載の埋め込み型半導体光素子であって、前記半導体基板上にバッファ層を備える、ことを特徴とする。
(10) (1)から(9)のいずれか一項に記載の埋め込み型半導体光素子であって、前記対構造は複数の対構造を含む、ことを特徴とする。
(11) (10)に記載の埋め込み型半導体光素子であって、前記複数の対構造の第2埋め込み層の各々は、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群から選ばれる一以上の層又は複数の組み合わせによる層で、前記複数の第2埋め込み層のうちの少なくとも一の層は、前記複数の第2埋め込み層のうちの他の層とは異なる組成を有する、ことを特徴とする。
(12) (10)又は(11)に記載の埋め込み型半導体光素子であって、前記複数の対構造の前記第2埋め込み層の各々はp型又はn型の伝導型を有し、前記複数の対構造のうちの一の対構造内の第2埋め込み層の伝導型は、前記一の対構造に隣接する対構造内の第2埋め込み層の伝導型とは異なる、ことを特徴とする。
(13) (12)に記載の埋め込み型半導体光素子であって、前記複数の対構造は、3以上の偶数の対構造を含む、ことを特徴とする。
本発明によれば、半絶縁性の埋め込み層32に、In核が形成されないようにInと反応する前記第2埋め込み層31bが含まれているため、異物の少ない埋め込み型半導体光素子を提供することができる。ただし、半絶縁性のInPは前記多重量子井戸層の電気・光の閉じ込め性に優れ、InP以外の層で埋め込んだ場合は、電気・光学特性を劣化させてしまう恐れがある。そのため、前記第2埋め込み層31bは、少なくとも前記多重量子井戸層を埋めるまでは成長させないことが重要である。
埋め込み型半導体光素子の異物による分割異常を示した平面図である。 図1に示す埋め込み型半導体光素子の異物のI-I線断面の電子顕微鏡像と組成分析結果である。 実施形態に係る埋め込み型半導体光素子の平面図である。 図3に示す第1の実施形態の埋め込み型半導体光素子のII-II線断面図である。 図3に示す第1の実施形態の埋め込み型半導体光素子のIII-III線断面図である。 図3に示す第2の実施形態の埋め込み型半導体光素子のII-II線断面図である。 図3に示す第2の実施形態の埋め込み型半導体光素子のIII-III線断面図である。 図3に示す第3の実施形態の埋め込み型半導体光素子のII-II線断面図である。 図3に示す第3の実施形態の埋め込み型半導体光素子のIII-III線断面図である。
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
[第1の実施形態]
図3は、実施形態に係る埋め込み型半導体光素子の平面図である。埋め込み型半導体光素子10は、半導体基板16と、該半導体基板16上でモノリシックに集積された発振器部12及び変調器部14を有する。埋め込み型半導体光素子10はたとえば、変調器集積レーザのような変調器集積型半導体光素子である。発振器部12はたとえば、分布帰還型半導体レーザ(Distributed Feedback Laser:DFBレーザのような半導体レーザであってよい。変調器部14は、電界吸収型変調器(EA(Electro-Absorption)変調器)であってよい。
発振器部12は、駆動電流の注入によって連続光を出射する。変調器部14は、前記の出射された連続光を変調することで、信号光を出力する。
電界吸収型変調器は、チャープ(波長変調)が小さく、光信号のONレベルとOFFレベルの差である消光比が大きく、広域帯である、といった有利な特性を有する。それらに加え、電界吸収型変調器は、小型で低コストであること。そのため、電界吸収型変調器は、幅広く用いられている。本実施形態では、電界吸収型変調器の変調器長は100μmである。
埋め込み型半導体光素子10は、EA変調器集積型DFBレーザ素子である。EA変調器集積型DFBレーザ素子は、例えば、1.55μm帯域での伝送速度40Gbps光伝送又は1.3μm帯で伝送速度56Gbps及び106Gbps光伝送用に用いられる。
図4Aは、図3に示す第1の実施形態の埋め込み型半導体光素子10のII-II線断面図である。図4Bは、図3に示す第1の実施形態の埋め込み型半導体光素子10のIII-III線断面図である。
埋め込み型半導体光素子10は、埋め込みヘテロ構造(Buried Hetero structure:BH構造)を有している。BH構造とは、光導波路を有するメサストライプ構造Mの両側を半絶縁性半導体層で埋め込んでいる構造をいう。BH構造は、横方向に光を閉じ込める効果が強く、遠視野パターン(FFP:Far Field Pattern)がより円形となるので、光ファイバとの結合効率が高いという利点を有する。さらにBH構造は、放熱性に優れており、広く用いられている。
埋め込み型半導体光素子10は、半導体基板16を有する。半導体基板16は、n型の不純物がドープされた半導体(例えばn型InP)からなる。半導体基板16は凸部18を有する。凸部18は、第1方向D1にストライプ状に延びる。凸部18は、メサストライプ構造Mの少なくとも下端部を構成する。メサストライプ構造Mは、発振器部12(半導体レーザ)を構成する第1メサストライプ構造M1を含む。メサストライプ構造Mは、変調器部14を構成する第2メサストライプ構造M2を含む。
埋め込み型半導体光素子10は、凸部18の上で第1方向D1にストライプ状に延びる多重量子井戸層(Multiple-Quantum Well:MQW)20を有する。多重量子井戸層20は、p型又はn型の不純物がドープされていない真正半導体からなる。本実施形態では、多重量子井戸層20は、複数の井戸層と障壁層で構成される構造であり、多重量子井戸層20の合計膜厚が0.35μmである。多重量子井戸層20は、メサストライプ構造Mの一部を構成する。半導体レーザ(第1メサストライプ構造M1)では、多重量子井戸層20は活性層である。変調器部14(第2メサストライプ構造M2)では、多重量子井戸層20は吸収層である。変調器部14のMQW層に電界が印加されると、MQW層における光の吸収端が長波長側へシフトする量子閉じ込めシュタルク効果(Quantum Confinement Stark Effect:QCSE)が得られる。EA変調器は、QCSEを利用して光を変調する。MQW層の上下には、InGaAsPからなる光ガイド層(図示せず)が設けられる。なお、発振器部12と変調部14の多重量子井戸層20では、組成波長、井戸層厚、及び障壁層厚はそれぞれ異なる。
発振器部12では、多重量子井戸層20(活性層)の上に回折格子層22が設けられる。回折格子層22は、InGaAsPからなる。メサストライプ構造Mは、多重量子井戸層20(発振器部12では回折格子層22)の上で第1方向D1にストライプ状に延びるクラッド層24を含む。クラッド層24は、p型の不純物である亜鉛(Zn)がドープされた半導体(p型InP)からなる。メサストライプ構造Mは、コンタクト層26を含む。コンタクト層26は、p型InGaAsP層及びp型InGaAs層からなり、それぞれ、p型の不純物(Zn)がドープされている。
埋め込み型半導体光素子10は、埋め込み層32を有する。埋め込み層32は、第1埋め込み層31a、第2埋め込み層31b及び第3埋め込み層31cを少なくとも含むことを特徴とする。
第1埋め込み層31aは、半絶縁性半導体であり、Ruが添加されるInPである。第1埋め込み層31aは、半導体基板16の上面に設けられる。
埋め込み層32は、第1埋め込み層31aの上面に、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである第2埋め込み層31bを有する。ただし、第2埋め込み層31bはInPである第1埋め込み層31aと比べると屈折率が高く、第2埋め込み層31bが量子井戸層20(MQW)と同じ高さにある場合は、量子井戸層20を導波する光が第2埋め込み層31b側に広がり、量子井戸層20光閉じ込め性が低下し、光学特性が劣化する恐れがある。そのため、第2埋め込み層31bは、少なくとも半絶縁性InPがMQWを埋めるまでは成長させないことが重要である。なお、ここでは第2埋め込み層32bはアンドープ層とした
第1埋め込み層31aのメサストライプ構造Mから離れた平坦部で定義される埋め込み層膜厚(HBH1)は、メサストライプ構造の多重量子井戸層20の上面の高さ(HM1)以上とする。本実施形態では、HBH1は2μmとした。
埋め込み層32はまた、第2埋め込み層31bの上面に、Ruが不純物として添加されるInPからなる第3埋め込み層31cを有する。
埋め込み層32は、メサストライプ構造Mの両側に、第1方向D1に直交する第2方向D2に隣接して、埋め込みヘテロ構造を構成する。
埋め込み層32の上面は、メサストライプ構造Mの上面に隣接して、(111)面の面方位に沿って傾斜する傾斜部34を有する。埋め込み層32の上面は、傾斜部34の外側に、水平面HPに平行に拡がる平坦部36を有する。
本実施形態によれば、埋め込み層32は、該埋め込み層32内部でのIn核の形成を防止するため、Inと反応する第2埋め込み層31bを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。
メサストライプ構造M及び埋め込み層32は、パッシベーション膜38によって覆われている。パッシベーション膜38は、スルーホール40を有する。スルーホール40内では、メサストライプ構造M(コンタクト層26)の上面と、該メサストライプ構造Mに隣接する埋め込み層32の上面の一部(傾斜部34)が露出する。パッシベーション膜38の上に、発振器部12の電極42及び変調器部14の電極44が設けられる。電極42,44は、スルーホール40内でコンタクト層26と電気的に接続している。電極44は、延伸部44a、パッド部44b及び接続部44cを含む。パッド部44bとパッシベーション膜38の間には、寄生容量を軽減するために、SiOからなる絶縁膜46が形成されている。埋め込み型半導体光素子10は、光が出射する端面には反射防止膜(図示せず)を有し、反対側の端面には高反射膜(図示せず)を有する。
埋め込み型半導体光素子10の製造プロセスでは、図4Aに示す第1メサストライプ構造M1を形成するための第1結晶成長が行なわれる。詳しくは、半導体基板16上に、光ガイド層、多重量子井戸層20(活性層)及び回折格子層22が、有機金属気相成長法(Metal-Organic Chemical Vapor Deposition:MO-CVD)によって形成される。多重量子井戸層20(MQW層)は、InGaAsPからなる井戸層及び障壁層を交互に積層することによって形成される。発振器部12の多重量子井戸層20(活性層)のフォトルミネッセンス波長が1555nm付近になるように、構成するInGaAsPの組成が調整される。第1結晶成長においては、最初の成長の前に任意でバッファ層が半導体基板16上に設けられてもよい。
そして、プラズマ気相成長法(Plasma Chemical Vapor Deposition:プラズマCVD)によって、図示しない窒化シリコン膜(SiN膜)が形成され、第1メサストライプ構造M1となる領域のSiN膜が残るようにパターニングが行われ、このSiN膜をエッチングマスクとして、ドライエッチング及びウエットエッチングが行われる。
埋め込み型半導体光素子10の製造プロセスでは、図3に示す第2メサストライプ構造M2を形成するための第2結晶成長が行われる。詳しくは、半導体基板16上に、光ガイド層、多重量子井戸層20(吸収層)が、MO-CVDによって形成される。発振器部12と変調器部14はバットジョイントにより光学的に接続される。変調器部14の多重量子井戸層20(吸収層)のフォトルミネッセンス波長が1495nm付近になるように、構成するInGaAsPの組成が調整される。変調器部14の多重量子井戸層20には、InGaAsP系材料が用いているが、InGaAlAs系材料を用いて形成されてもよい。
その後、発振器部12の回折格子層22に干渉露光法によって回折格子(grating)を形成する。回折格子を形成後、さらに、発振器部12及び変調器部14のそれぞれの一部を構成するように、クラッド層24及びコンタクト層26を形成する。p型ドーパントとしての不純物にはZnが用いられる。
その後、発振器部12及び変調器部14を含むメサストライプ構造Mの上方にシリコン酸化膜(SiO膜)が形成される。その後、SiO膜をエッチングマスクとして、ドライエッチング又はウエットエッチングによって、半導体基板16の表層までを除去することにより、幅が1.3μmであるメサストライプ構造Mが形成される。例えば、多重量子井戸層20の下面から1.5μm下方まで、半導体基板16の表層が除去される。
埋め込み型半導体光素子10は、メサストライプ構造Mの両側に、埋め込み層32を有する。埋め込み層32は、第1埋め込み層31a、第2埋め込み層31b及び第3埋め込み層31cを少なくとも含むことを特徴とする。
Ruが不純物として添加されるInPからなる第1埋め込み層31aがMO-CVDを用いて形成される。第1埋め込み層31aのメサストライプ構造Mから離れた平坦部で定義される埋め込み層膜厚(HBH1)は、メサストライプ構造の多重量子井戸層20の上面の高さ(HM1)以上とする。本実施例では2μmとした。
次に、続いて、伝導型を与えるような不純物を含まないInGaAsからなる第2埋め込み層31bが、MO-CVDを用いて形成される。第2埋め込み層31bの埋め込み膜厚は10nmとした。埋め込み膜厚が5nmより薄い場合、異物の発生が抑制できない恐れがある。本願発明者等の鋭意検討により5nm以上が望ましいことが判った。
したがって、第2埋め込み層31bの埋め込み膜厚は、5nm以上から第1埋め込み層31aに格子整合する臨界膜厚以下の膜厚とする。また臨界膜厚以下でありかつ安定した製造歩留りを鑑みると500nm以下が好ましい。さらに、光学的な影響を鑑みて50nm以下がより好ましい。本願では、臨界膜厚とは、膜がコヒーレントに(転位が発生することなく)成長する最大の厚さを意味するものとする。
また、該当第2埋め込み層31bは、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである。
また、第2埋め込み層31bの伝導性は、好ましくは伝導型を与えるような不純物を含まない高抵抗が好ましいが伝導型であっても構わない。ただし、伝導型とする場合は、クラッド層24とは逆の伝導型が好ましい。またRu、Feなどを添加しても構わない。
続いて、メサストライプ構造Mの両側に、Ruが不純物として添加されるInPからなる埋め込み層31cがMO-CVDを用いて形成される。埋め込み層31cの厚さは4μmとした。
本実施形態によれば、BH構造を有する埋め込み型半導体光素子10は、埋め込み層32に、該埋め込み層32内でのIn核の形成を抑制するため、Inと反応する第2埋め込み層31bを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。
ウエハの表面全体に、パッシベーション膜38が形成される。さらに、変調器部14の電極44のパッド部44bとなる領域を含むように、SiOからなる絶縁膜46が形成される。絶縁膜46によって、寄生容量が低減される。その後、パッシベーション膜38に、発振器部12及び変調器部14となる領域それぞれの一部の領域をウエットエッチングにより除去して、スルーホール40が形成される。発振器部12及び変調器部14それぞれのスルーホール40を覆うように、EB(Electron Beam)蒸着法及びイオンミリングにより、電極42,44がそれぞれ形成される。
その後、ウエハの下面を、ウエハの厚みが100μm程度になるまで研磨加工し、電極50を形成し、ウエハ工程が完了する。さらに、ウエハをバー状に劈開し、変調器部14側の端面に反射防止膜を形成し、発振器部12側の端面に高反射膜を形成し、さらに、チップ状態に劈開することにより、埋め込み型半導体光素子10は完成する。
ここで第2埋め込み層31bにより異物の発生を抑制するメカニズムについて説明する。図1,2で説明したとおりInPの埋め込み層を形成するプロセスにおいて、InがPと反応せずにInの塊として残ることが異物の主要因だと本願発明者等は考えている。InP埋め込み層を厚く成長する場合は、Inの塊もそれに比例して大きくなり、劈開に影響するほどの大きさとなっている。そこでInPの成長において、よりInと反応性の高いInGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである第2埋め込み層31bを成長させることで、反応せずに残っていたIn(又はその塊)が第2埋め込み層31bを形成する材料として使われ、Inの塊(異物)の発生を抑制していると考えられる。本願発明者等の鋭意検討によりInPの膜厚が5μmを超えると異物の発生が多くなり、製造歩留りに影響を及ぼす。そのため、連続したInPの厚さは5μm以下に抑える必要がある。なおウエハ面内の製造ばらつきを加味すると、3.5μm以下とするより高い歩留りが得られる。
本願発明者等は、比較例としてRuを添加したInP埋め込み層のみで形成した埋め込み型半導体光素子を作製した。埋め込み層厚は平坦部で6μmである。比較例に係る構造ではウエハ辺りの金属顕微鏡で目視できるレベルの大きさの異物は数百個のオーダーであった。一方、本実施形態に係る埋め込み型半導体光素子では、トータルの埋め込み層は同じほぼ6μmであるが、異物は数十個のオーダーで一桁も異物の発生を抑制することができた。なお、本説明はあくまで本願発明者等の推定であり、他のメカニズムにより異物の発生を抑制している可能性もあるが、いずれにしても第2埋め込み層31bを挟むことで異物の発生を十分に抑制することが出来る。
[第2の実施形態]
図5Aは、図3に示す第2の実施形態の埋め込み型半導体光素子10のII-II線断面図である。図5Bは、図3に示す第2の実施形態の埋め込み型半導体光素子10のIII-III線断面図である。第2の実施形態は第2埋め込み層31bの位置が異なる点のみ第1の実施形態と異なる。
埋め込み型半導体光素子10は、埋め込み層32を有する。埋め込み層32は、第1埋め込み層31a、第2埋め込み層31b及び第3埋め込み層31cを少なくとも含むことを特徴とする。
まず、第1埋め込み層31aは、半絶縁性半導体であり、Ruが添加されるInPである。第1埋め込み層31aは、半導体基板16の上面に設けられる。
埋め込み層32、第1埋め込み層31aの上面に、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである第2埋め込み層31bを有する。第2埋め込み層31bの厚さは10nmとし、Siを不純物として添加したn型半導体層とした。
第1埋め込み層31aのメサストライプ構造Mから離れた平坦部で定義される埋め込み層膜厚(HBH2)は、メサストライプ構造のコンタクト層26の上面の高さ(HM2)以上とする。つまり第2埋め込み層31bは、メサストライプ構造Mの最上部よりも高い位置に設けられる。本実施例では、HBH2は3.5μmとした。
埋め込み層32はまた、第2埋め込み層31bの上面に、Ruが不純物として添加されるInPからなる第3埋め込み層31cを有する。第3埋め込み層31cの厚さは2.5μmとした。
本実施形態によれば、埋め込み層32は、該埋め込み層32内でのIn核の形成を抑制するため、Inと反応する第2埋め込み層31bを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。さらに本実施形態では、第1の実施形態と比較して、第2埋め込み層31bが多重量子井戸層20から離れている。その結果、多重量子井戸層20への光の閉じ込めがより強くなる。
[第3の実施形態]
図6Aは、図3に示す第3の実施形態の埋め込み型半導体光素子10のII-II線断面図である。図5Cは、図3に示す第3の実施形態の埋め込み型半導体光素子10のIII-III線断面図である。第3の実施形態は埋め込み層32の構成が異なる点のみ第1の実施形態と異なる。
埋め込み型半導体光素子10は、埋め込み層32を有する。埋め込み層32は、第1埋め込み層31a、第2埋め込み層31b、第3埋め込み層31c、第4埋め込み層31d及び、第5埋め込み層31eを少なくとも含むことを特徴とする。第1埋め込み層31aと第2埋め込み層31b、及び、第3埋め込み層31cと第4埋め込み層31dは、それぞれ対構造を構成する。
まず、第1埋め込み層31aは、半絶縁性半導体であり、Ruが添加されるInPである。第1埋め込み層31aは、半導体基板16の上面に設けられる。
次に埋め込み層32は、第1埋め込み層31aの上面に、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである第2埋め込み層31bを有する。第2埋め込み層31bの厚さは5nmとした。また不純物は添加していない。第1の実施形態同様に、第2埋め込み層31bは、少なくとも半絶縁性InPがMQWを埋めるまでは成長させないことが重要である。
第1埋め込み層31aのメサストライプ構造Mから離れた平坦部で定義される埋め込み層膜厚(HBH1)は、メサストライプ構造の多重量子井戸層20の上面の高さ(HM1)以上とする。本実施形態では2μmとした。
次に埋め込み層32は、第2埋め込み層31bの上面に、Ruが不純物として添加されるInPからなる第3埋め込み層31cを有する。第3埋め込み層31cの厚さは2μmとした。
次に埋め込み層32は、第3埋め込み層31cの上面に、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群のいずれから選ばれる一つである第4埋め込み層31dを有する。第4埋め込み層31dの厚さは5nmとした。また不純物は添加していない。
次に埋め込み層32は、第4埋め込み層31dの上面に、Ruが不純物として添加されるInPからなる第5埋め込み層31eを有する。第5埋め込み層31eの厚さは2μmとした。
本実施形態によれば、埋め込み層32は、該埋め込み層32内でのIn核の形成を防止するため、Inと反応する第2埋め込み層31b及び第4埋め込み層31dを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。本実施形態では、複数の第2埋め込み層31bが存在することで、異物の原因となる未反応のInをより多く取り込むことで、異物の生成がさらに抑制される。
本実施形態では、埋め込み層32は、第1埋め込み層31a、第2埋め込み層31b、第3埋め込み層31c、第4埋め込み層31d、及び第5埋め込み層31eを有するが、埋め込み層32は、第1埋め込み層と第2埋め込み層からなる対構造を複数有してよい。また各対構造内の第2第2埋め込み層の組成はそれぞれ異なってよい。
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。たとえば本願においては、埋め込み層に添加する不純物としてRuが例示されているが、たとえばFeのような他の種類の金属であっても、本願発明は機能し得ることに留意して欲しい。
1 異物、2 劈開線、10 埋め込み型半導体光素子、12 発振器部、14 変調器部、16 半導体基板、18 凸部、20 多重量子井戸層、22 回折格子層、24 クラッド層、26 コンタクト層、31a 第1埋め込み層、31b 第2埋め込み層、31c 第3埋め込み層、31d 第4埋め込み層、31e 第5埋め込み層、32 埋め込み層、34 傾斜部、36 平坦部、38 パッシベーション膜、40 スルーホール、42 電極、44 電極、44a 延伸部、44b パッド部、44c 接続部、46 絶縁膜、50 電極。

Claims (13)

  1. 半導体基板と、
    前記半導体基板上に設けられた多重量子井戸層を含むメサストライプ部と、
    前記メサストライプ部の側部及び前記半導体基板の表面を覆うように設けられた埋め込み層と、
    前記メサストライプ部に通電するための電極と、を備え、
    前記埋め込み層は、
    前記半導体基板の表面側から、半絶縁性InPで構成された第1埋め込み層と第2埋め込み層からなる対構造、及び半絶縁性InPで構成された第3埋め込み層を上記の順序で含み、
    前記第1埋め込み層は、前記埋め込み層の最下層に設けられ、
    前記第2埋め込み層は、前記半導体基板の表面から見て、前記多重量子井戸層よりも高い位置に設けられ、
    前記第2埋め込み層はInGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群から選ばれる一以上の層又は複数の組合せによる層である、
    ことを特徴とする埋め込み型半導体光素子。
  2. 請求項1に記載の埋め込み型半導体光素子であって、
    前記第2埋め込み層は、前記メサストライプ部の最上部よりも高い位置に設けられる、
    ことを特徴とする埋め込み型半導体光素子。
  3. 請求項1又は2に記載の埋め込み型半導体光素子であって、前記第1埋め込み層の厚さが5μm以下である、
    ことを特徴とする埋め込み型半導体光素子。
  4. 請求項1から3のいずれか一項に記載の埋め込み型半導体光素子であって、
    前記第2埋め込み層が、5nm以上の厚さを有する、
    ことを特徴とする埋め込み型半導体光素子。
  5. 請求項1から4のいずれか一項に記載の埋め込み型半導体光素子であって、
    前記第2埋め込み層が、前記第1埋め込み層と格子整合して、臨界膜厚以下の厚さを有する、
    ことを特徴とする埋め込み型半導体光素子。
  6. 請求項1から5のいずれか一項に記載の埋め込み型半導体光素子であって、
    前記第1および第3埋め込み層は、Fe又はRuが添加されたInPである、
    ことを特徴とする埋め込み型半導体光素子。
  7. 請求項1から6のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層は、該第2埋め込み層をp型又はn型伝導型にする不純物を含まない、
    ことを特徴とする埋め込み型半導体光素子。
  8. 請求項1から7のいずれか一項に記載の埋め込み型半導体光素子であって、前記第2埋め込み層はRuを添加した層である、
    ことを特徴とする埋め込み型半導体光素子。
  9. 請求項1から8のいずれか一項に記載の埋め込み型半導体光素子であって、
    前記半導体基板上にバッファ層を備える、
    ことを特徴とする埋め込み型半導体光素子。
  10. 請求項1から9のいずれか一項に記載の埋め込み型半導体光素子であって、
    前記対構造は複数の対構造を含む、
    ことを特徴とする埋め込み型半導体光素子。
  11. 請求項10に記載の埋め込み型半導体光素子であって、
    前記複数の対構造の第2埋め込み層の各々は、InGaAs、InAlAs、InGaAlAs、InGaAsP、InAlAsPの群から選ばれる一以上の層又は複数の組み合わせによる層で、
    前記複数の第2埋め込み層のうちの少なくとも一の層は、前記複数の第2埋め込み層のうちの他の層とは異なる組成を有する、
    ことを特徴とする埋め込み型半導体光素子。
  12. 請求項11に記載の埋め込み型半導体光素子であって、
    前記複数の対構造は、3以上の対構造を含む、
    ことを特徴とする埋め込み型半導体光素子。
  13. 請求項1に記載の埋め込み型半導体光素子であって、
    前記第2埋め込み層は、前記半導体基板の表面から見て、前記メサストライプ構造の頂部よりも低い位置に設けられる、
    ことを特徴とする埋め込み型半導体光素子。
JP2019205491A 2019-08-09 2019-11-13 埋め込み型半導体光素子 Active JP7457485B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/845,223 US11462886B2 (en) 2019-08-09 2020-04-10 Buried-type semiconductor optical device
CN202010618502.6A CN112436376B (zh) 2019-08-09 2020-06-30 掩埋型半导体光学装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019147475 2019-08-09
JP2019147475 2019-08-09

Publications (3)

Publication Number Publication Date
JP2021028971A JP2021028971A (ja) 2021-02-25
JP2021028971A5 JP2021028971A5 (ja) 2022-11-14
JP7457485B2 true JP7457485B2 (ja) 2024-03-28

Family

ID=74667459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019205491A Active JP7457485B2 (ja) 2019-08-09 2019-11-13 埋め込み型半導体光素子

Country Status (2)

Country Link
JP (1) JP7457485B2 (ja)
CN (1) CN112436376B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240004977A (ko) * 2021-06-17 2024-01-11 미쓰비시덴키 가부시키가이샤 광반도체 소자 및 그 제조 방법
WO2023100214A1 (ja) * 2021-11-30 2023-06-08 三菱電機株式会社 半導体レーザ及び半導体レーザ製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216500A (ja) 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2006286809A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2008053649A (ja) 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
JP2008227329A (ja) 2007-03-15 2008-09-25 Nippon Telegr & Teleph Corp <Ntt> 量子井戸構造、半導体レーザ、分光計測装置及び量子井戸構造の製造方法
JP2009302474A (ja) 2008-06-17 2009-12-24 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2012019053A (ja) 2010-07-07 2012-01-26 Opnext Japan Inc 半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置
JP2013061632A (ja) 2011-08-23 2013-04-04 Japan Oclaro Inc 光デバイス、光モジュール、及び光デバイスの製造方法
JP2014045083A (ja) 2012-08-27 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及び半導体光素子の作製方法
JP2017537481A (ja) 2014-12-03 2017-12-14 アルプ レイザーズ ソシエテ アノニムAlpes Lasers S.A. 電流ブロック層を有する量子カスケードレーザ
WO2019229799A1 (ja) 2018-05-28 2019-12-05 三菱電機株式会社 半導体レーザ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998629B2 (ja) * 1995-03-31 2000-01-11 日本電気株式会社 光半導体装置とその製造方法
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
CN100426606C (zh) * 2005-05-27 2008-10-15 中国科学院半导体研究所 窄条选择外延技术制作铝铟镓砷掩埋脊波导激光器及方法
JP6897928B2 (ja) * 2016-01-14 2021-07-07 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216500A (ja) 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2006286809A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2008053649A (ja) 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
JP2008227329A (ja) 2007-03-15 2008-09-25 Nippon Telegr & Teleph Corp <Ntt> 量子井戸構造、半導体レーザ、分光計測装置及び量子井戸構造の製造方法
JP2009302474A (ja) 2008-06-17 2009-12-24 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2012019053A (ja) 2010-07-07 2012-01-26 Opnext Japan Inc 半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置
JP2013061632A (ja) 2011-08-23 2013-04-04 Japan Oclaro Inc 光デバイス、光モジュール、及び光デバイスの製造方法
JP2014045083A (ja) 2012-08-27 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及び半導体光素子の作製方法
JP2017537481A (ja) 2014-12-03 2017-12-14 アルプ レイザーズ ソシエテ アノニムAlpes Lasers S.A. 電流ブロック層を有する量子カスケードレーザ
US20170373473A1 (en) 2014-12-03 2017-12-28 Alpes Lasers Sa Quantum cascade laser with current blocking layers
WO2019229799A1 (ja) 2018-05-28 2019-12-05 三菱電機株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
CN112436376A (zh) 2021-03-02
JP2021028971A (ja) 2021-02-25
CN112436376B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US7809038B2 (en) Electro-absorption optical modulator integrated with a laser to produce high speed, uncooled, long distance, low power, 1550 nm optical communication device with optimized parameters
US6455338B1 (en) Method of manufacturing an integrated semiconductor laser-modulator device
US8068526B2 (en) Semiconductor optical device
US7593445B2 (en) Semiconductor optical device and optical transmission module
JP5467953B2 (ja) 半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置
US7859745B2 (en) Semiconductor optical amplifying device, semiconductor optical amplifying system and semiconductor optical integrated element
US8457452B2 (en) Integrated semiconductor optical device
JPH0738204A (ja) 半導体光デバイス及びその製造方法
JP7457485B2 (ja) 埋め込み型半導体光素子
US8472760B2 (en) Integrated semiconductor optical device
JP2019054107A (ja) 半導体光素子
US8687269B2 (en) Opto-electronic device
US11462886B2 (en) Buried-type semiconductor optical device
JP5243901B2 (ja) 同軸型半導体光モジュール
JP2012002929A (ja) 半導体光素子の製造方法、レーザモジュール、光伝送装置
JP3752369B2 (ja) 複合光デバイスの製造方法
US20080317422A1 (en) Optical integrated device and manufacturing method thereof
JP2014206557A (ja) 電界吸収型変調器、半導体光素子、及び光モジュール
JP2010219102A (ja) 半導体レーザ素子
US20210184421A1 (en) Semiconductor Optical Element
JP7294938B2 (ja) 埋め込み型半導体光素子及びその製造方法
JP6487236B2 (ja) 半導体光素子、及びその製造方法
CN112350145B (zh) 掩埋型半导体光学装置及其制造方法
JP2011151088A (ja) 半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法
JP2010114158A (ja) 電界吸収型光変調器集積レーザ素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240315

R150 Certificate of patent or registration of utility model

Ref document number: 7457485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150