CN112436376A - 掩埋型半导体光学装置 - Google Patents

掩埋型半导体光学装置 Download PDF

Info

Publication number
CN112436376A
CN112436376A CN202010618502.6A CN202010618502A CN112436376A CN 112436376 A CN112436376 A CN 112436376A CN 202010618502 A CN202010618502 A CN 202010618502A CN 112436376 A CN112436376 A CN 112436376A
Authority
CN
China
Prior art keywords
buried
sublayer
layer
optical device
semiconductor optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010618502.6A
Other languages
English (en)
Other versions
CN112436376B (zh
Inventor
早川茂则
坂本裕则
山内俊也
中开义博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Langmeitong Japan Co ltd
Original Assignee
Langmeitong Japan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/845,223 external-priority patent/US11462886B2/en
Application filed by Langmeitong Japan Co ltd filed Critical Langmeitong Japan Co ltd
Publication of CN112436376A publication Critical patent/CN112436376A/zh
Application granted granted Critical
Publication of CN112436376B publication Critical patent/CN112436376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1228—DFB lasers with a complex coupled grating, e.g. gain or loss coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2223—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties hetero barrier blocking layers, e.g. P-P or N-N
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种掩埋型半导体光学装置，包括：半导体基板；台面条带部分，包括在半导体基板上的多量子阱层；掩埋层，由第一部分和第二部分组成，第一部分覆盖台面条带部分的一侧，第二部分覆盖所述台面条带部分的另一侧，并且第一部分和第二部分覆盖半导体基板的表面；和电极，其被配置为使电流流过台面条带部分，所述掩埋层从半导体基板的表面开始包括第一子层、第二子层和第三子层，第一子层、第二子层和第三子层均由半绝缘InP组成，第一子层和第二子层形成成对结构，第二子层从半导体基板的表面位于多量子阱层的上方，并且第二子层由选自InGaAs、InAlAs、InGaAlAs、InGaAsP和InAlAsP的一层或多层组成。

Description

掩埋型半导体光学装置
技术领域
本公开涉及掩埋型半导体光学装置。
背景技术
近来，随着诸如移动电话的电信设备和互联网变得流行，需要光收发器模块实现更高的传输速率和更大的传输尺寸。电吸收(EA)调制器用于调制振荡器发出的连续波长光。EA调制器被广泛使用，因为EA调制器是小尺寸和低成本的，并且降低了啁啾(波长调制)，实现了表示光信号的ON电平和OFF电平之间的差异的高消光比，并且具有高调制带宽。
半导体光学装置可以与包括掩埋异质结构(BH结构)的EA调制器集成。BH结构可以包括多层(包括活性层)的台面条带结构和半绝缘半导体层，台面条带结构横向上夹在半绝缘半导体层之间。
一种具有用于光通信的掩埋层的1.3，1.55um半导体光学装置是基于InP的。掩埋层是掺杂有杂质(如铁(Fe))的半绝缘InP。为了改善EA调制器的性能，获得更高的调制带宽可能是重要的。例如，实现更高调制带宽的一种方法是降低EA调制器的寄生电容。台面条带结构的掩埋层的厚度或台面条带结构的高度的增加可以降低寄生电容。半导体异质结构可以包括台面条带结构和掩埋型半导体层，其中台面条带结构被掩埋，并且掩埋型半导体层高于台面条带结构。然而，掩埋型半导体层可能比半导体异质结构中的其他层厚得多。许多异物可能会在晶片表面上产生，包括EA调制器的表面。
为了改善EA调制器的快速响应，可以将钌(Ru)作为杂质添加到掩埋型半导体层中。这是因为掺杂有Ru的掩埋型半导体层抑制了在EA调制器的p型包层中的掺杂剂(如锌(Zn))扩散到掩埋型半导体层中，并且降低了掩埋型半导体层的寄生电容。
然而，在掩埋型半导体层中掺杂Ru会增加杂质的数量。图1示意性地显示了异物和相关裂纹的平面图。图2示意性地示出了异物和掩埋型半导体光学装置沿I-I线的横截面，其中异物和掩埋型半导体光学装置的组成通过电子显微镜获得。异物作为在掩埋型半导体光学装置的表面上的突起存在，这导致掩埋型半导体光学装置的晶面的无序。一批掩埋型半导体光学装置10一次性制造在一晶片上。之后，将批料切开从而将批料分成单个装置。批料优选被切开使得每个装置具有出口边缘面和平行于出口边缘面的相反边缘面。然而，异物1扰乱了正常的切割，导致异常的切割，例如切割线2，其无意中分割了批料。
许多异物可能包括来自图2中首次示出的异物的电子显微镜图像和成分分析的相应的铟(In)芯核。这是由于掺杂钌(Ru)的掩埋型半导体层是在低温和低的V/III比下沉积的。低温沉积减少了In在基板表面上的迁移。低V/III比的沉积减少了P的供应，因此增加了未反应的In的量。因此，铟芯核可能易于形成。
发明内容
根据一些可能的实施方式，掩埋型半导体光学装置包括：半导体基板；台面条带部分，其包括在半导体基板上的多量子阱层；掩埋层，由第一部分和第二部分组成，第一部分覆盖台面条带部分的一侧，第二部分覆盖台面条带部分的另一侧，并且第一部分和第二部分覆盖半导体基板的表面；和电极，其被配置为使电流流过台面条带部分，该掩埋层从半导体基板的表面开始包括第一子层、第二子层和第三子层，第一子层、第二子层和第三子层均由半绝缘InP组成，第一子层和第二子层形成成对结构，第二子层从半导体基板的表面位于多量子阱层的上方，并且第二子层由选自InGaAs、InAlAs、InGaAlAs、InGaAsP和InAlAsP中的一层或多层组成。
附图说明
图1示意性地显示了异物和相关裂纹的平面图。
图2示意性地示出了异物和掩埋型半导体光学装置的沿I-I线的横截面，其中异物和掩埋型半导体光学装置的组成通过电子显微镜获得。
图3示出了根据第一示例的掩埋型半导体光学装置的平面图。
图4A示出了根据第一示例的埋置半导体光学装置的沿II-II线的截面图。
图4B示出了根据第一示例的掩埋型半导体光学装置的沿III-III线的截面图。
图5A示出了根据第二示例的掩埋型半导体光学装置的沿II-II线的截面图。
图5B示出了根据第二示例的掩埋型半导体光学装置的沿III-III线的截面图。
图6A示出了根据第三示例的掩埋型半导体光学装置的沿II-II线的截面图。
图6B示出了根据第三示例的掩埋型半导体光学装置的沿III-III线的截面图。
具体实施方式
以下对于示例实施方式的详细描述参考了附图。不同附图中相同的附图标记可以表示相同或相似的元件。
图3示出了根据一种实施方式的掩埋型半导体光学装置的平面图。该掩埋型半导体光学装置10包括半导体基板16，以及一体地集成在半导体基板16上的振荡器12和调制器14。掩埋型半导体光学装置10例如是集成了调制器的半导体光学装置，例如集成了调制器的激光器件。振荡器12可以是例如半导体激光器装置，例如分布式反馈(DFB)激光器。调制器14可以是电吸收(EA)调制器。
振荡器12被配置为通过注入驱动电流来发射连续波形(CW)光。调制器14被配置为调制CW光以输出信号光。
EA调制器减少了啁啾(波长调制)，实现了表示信号光的ON电平和OFF电平之间差异的高消光比，并且具有高调制带宽。除了上述提到的，EA调制器是小尺寸和低成本的。因此，EA调制器被广泛使用。根据一些实施方式，EA调制器的长度是100毫米。
掩埋型半导体光学装置10是集成有EA调制器的DFB激光器件。例如，集成有EA调制器的DFB激光器装置用于以40Gbps的传输速率在1.55μm带宽上进行光传输，或者以56或106Gbps的传输速率在1.3μm带宽上进行光传输。
图4A示出了根据一种实施方式的掩埋型半导体光学装置10沿II-II线的截面图。图4B示出了根据一种实施方式的掩埋型半导体光学装置10沿III-III线的截面图。
掩埋型半导体光学装置10包括掩埋异质(BH)结构。BH结构是指这样一种结构，其中包括波导的台面条形结构M在横向上夹置于半绝缘半导体层之间。BH结构提供了与光纤的高耦合效率的有利效果，因为BH结构强烈地在横向上限制光束，从而使远场图案(FFP)更圆。此外，BH结构被广泛使用，因为BH结构显示出优异的散热性能。
掩埋型半导体光学装置10包括半导体基板16。半导体基板16由n-掺杂半导体(例如n-InP)组成。半导体基板16具有凸起部分18。凸起部分18形成条形几何形状，并沿第一方向D1延伸。凸起部分18形成台面条带结构M的至少下部。台面条带结构M包括形成振荡器12(半导体激光器)的第一台面条带结构M1。台面条带结构M包括形成调制器14的第二台面条带结构M2。
掩埋型半导体光学装置10包括在凸起部分18上的多量子阱(multi quantumwell：MQW)层20。MQW层20也形成条形几何形状，并沿第一方向D1延伸。MQW层20由本征半导体(没有任何n型或p型掺杂剂)组成。根据一些实施方式，MQW层20包括阱层和相关的阻挡层，并且MQW层20的总厚度为0.35μm。MQW层20形成台面条带结构M的一部分。在半导体激光器(第一台面条带结构M1)中，MQW层20是活性层。在调制器14(第二台面条带结构M2)中，MQW层20是吸收层。当电场施加到调制器14中的MQW层时，MQW层的光吸收边缘移动到更高的波长。这种现象被称为量子限制斯塔克效应(Quantum Confinement Stark Effect：QCSE)。EA调制器利用QCSE对光进行调制。MQW层在竖直方向上夹在光导层(未示出)之间，光导层两者都由InGaAsP组成。注意，振荡器12中的MQW层20与调制器14中的MQW层20在组成波长、阱层厚度和阻挡层厚度方面不同。
在振荡器12中，光栅层22沉积在MQW层(活性层)20上。光栅层22由InGaAsP组成。台面条带结构M包括在MQW层20上(或振荡器12中的光栅层22上)的包层24。包层24形成条形并沿第一方向D1延伸。包层24由掺杂有锌(Zn)的p型半导体(例如，p-InP)组成，锌是p型掺杂剂之一。台面条带结构M包括接触层26。接触层26由均掺杂有Zn(p型掺杂剂)的p-InGaAsP和p-InGaAs层组成。
掩埋型半导体光学装置10包括掩埋层32。掩埋层32至少包括第一掩埋子层31a、第二掩埋子层31b和第三掩埋子层31c。
第一掩埋子层31a是掺杂有Ru的半绝缘半导体InP。第一掩埋子层31a设置在半导体基板16的上表面上。
掩埋层32包括在第一掩埋子层31a的上表面上的第二掩埋子层31b。第二掩埋子层31b选自InGaAs、InAlAs、InGaAlAs,、InGaAsP和InAlAsP。注意，第二掩埋子层31b具有比由InP组成的第一掩埋子层31a更高的折射率。因此，如果第二掩埋子层31b具有与MQW层20相同的高度，则通过MQW层20引导的光在第二掩埋子层31b上传播。换句话说，MQW层20对光的限制降低，导致振荡器12的光学特性退化。因此，第二掩埋子层31b应该至少在半绝缘InP层填充MQW层20之后沉积。根据一些实施方式，第二掩埋子层31b是未掺杂的。
从掩埋子层31a的远离台面条带结构M的平坦部分测量的第一掩埋子层31a的厚度HBH1等于或大于台面条带结构中的MQW层20的上表面的高度HM1。根据一些实施方式，HBH1为2μm
掩埋层32包括在第二掩埋子层31b表面上的第三掩埋子层31c。第三掩埋子层31c由掺杂有作为杂质的Ru的InP组成。
掩埋层32包括第一部分和第二部分。第一和第二部分沿与第一方向D1正交的第二方向D2与台面条带结构M相邻，从而形成BH结构。
掩埋层32包括在掩埋层32的上表面上的倾斜部分34。倾斜部分34沿(111)方向倾斜，并且位于台面条带结构M的上表面附近。掩埋层32还包括在倾斜部分34外部平行于水平面HP延伸的平坦部分36。
根据一些实施方式，掩埋层32包括与In反应的第二子层31b，以避免在掩埋层32中形成In芯核。结果，可以提供具有较少异物的掩埋型半导体光学装置。
台面条带结构M和掩埋层32被钝化层38覆盖。钝化层38具有在钝化层38中的通孔40。在通孔40中暴露台面条带结构M的上表面(接触层26)和掩埋层32的上表面的一部分(倾斜部分34)。振荡器12的电极42和调制器14的电极44设置在钝化层38上。电极42、44电连接到通孔40中的接触层26。电极44包括延伸部分44a、垫44b和连接部分44c。绝缘膜46由SiO2组成。绝缘膜46设置在垫44b和钝化层38之间，以降低掩埋型半导体光学装置10的寄生电容。掩埋型半导体光学装置10包括在出口边缘面上的抗反射膜和在与出口边缘面相反的边缘面上的高反射膜。
在掩埋型半导体光学装置10的制造过程中，执行第一晶体生长以形成图4A所示的第一台面条带结构M。具体地，光导层、MQW层(活性层)20和光栅层22通过金属有机化学气相沉积(MO-CVD)沉积在半导体基板16上。MQW层20通过交替沉积由InGaAsP组成的阻挡层和阱层来形成。调整MQW层20中的InGaAsP的组成，使得振荡器20中的MQW层(活性层)20呈现1555nm波长的光致发光(photoluminescence)。在第一次晶体生长之前，缓冲层可以可选地沉积在半导体基板16上。
接下来，通过等离子体化学气相沉积来沉积氮化硅(SiN)层，然后图案化，使得图案化的SiN层保留在第一台面结构M1的区域上。通过使用图案化的SiN层作为蚀刻掩模来执行干法和湿法蚀刻。
在掩埋型半导体光学装置10的制造过程中，执行第二晶体生长以形成图3所示的第二台面条带结构M2。具体而言，光导层和MQW层(吸收层)20通过MO-CVD沉积在半导体基板16上。振荡器12通过垫接头与调制器14光学连接。调整MQW层20中的InGaAsP的组成使得调制器20中的MQW层(吸收层)20呈现1495nm波长的光致发光。基于InAsAsP的材料用于调制器14中的MQW层20。然而，可以使用基于InAsAlAs的材料。
然后，通过干涉曝光方法形成在振荡器12的光栅层22中的光栅。在光栅形成之后，沉积包层24和接触层26以形成振荡器12和调制器14的一部分。Zn用于p型掺杂剂。
接下来，在包括振荡器12和调制器14的台面条带结构M上沉积二氧化硅(SiO2)层。然后，通过使用SiO2层作为蚀刻掩模来执行半导体基板16的干法或湿法蚀刻，以形成宽度为1.3μm的台面条带结构M。例如，移除在MQW层20的下表面下方1.5μm处的半导体基板16。
掩埋型半导体光学装置10包括由第一部分和第二部分组成的掩埋层32，其位于台面条带结构M的两侧。掩埋层32至少包括第一掩埋子层31a、第二掩埋子层31b和第三掩埋子层31c。
第一掩埋子层31a由掺杂有作为杂质的Ru的InP组成，并通过MO-CVD沉积。从掩埋子层31a的远离台面条带结构M的平坦部分测量的第一掩埋子层31a的厚度HBH1等于或大于台面条带结构M中的MQW层20的上表面的高度HM1。根据一些实施方式，HBH1为2μm
然后，第二掩埋子层31b由不含任何掺杂剂的InGaAs组成，并通过MO-CVD沉积。第二掩埋子层31b的厚度为10nm。如果第二掩埋子层31b的厚度小于5nm，则异物可能不会被抑制。可希望第二掩埋子层31b的厚度等于或大于5nm。
因此，第二掩埋子层31b的厚度范围为从5nm到临界厚度，利用该临界厚度，第二掩埋子层31b与第一掩埋子层31a晶格匹配。优选地，考虑到掩埋型半导体光学装置的临界厚度和制造成品率，第二掩埋子层31b的厚度等于或小于500nm。更优选地，考虑到掩埋型半导体光学装置的光学特性，第二掩埋子层31b的厚度等于或小于50nm。在本申请中，层的“临界厚度”是指层被相干沉积(即无位错)的最大厚度。
第二掩埋子层31b是从InGaAs,InAlAs,InGaAlAs,InGaAsP和InAlAsP的组中选择的层。
优选地，第二掩埋子层31b在没有任何掺杂剂的情况下具有高电阻。然而，第二掩埋子层31b也可以具有导电性。
注意，如果第二掩埋子层31b导电，则第二掩埋子层31b具有与包层24的导电类型相反的导电率。诸如Ru或Fe的掺杂剂可以被添加到第二掩埋子层31b。
然后，第三掩埋子层31c由掺杂有作为杂质的Ru的InP组成，并通过MO-CVD沉积。第三掩埋子层31c由第一和第二部分组成。第一和第二部分位于台面条带结构M的两侧。第三掩埋子层31c的厚度为4μm
根据一些实施方式，掩埋型半导体光学装置10包括掩埋层32中的第二掩埋子层31b，以与In反应，从而避免在掩埋层32中形成In芯核。结果，可以提供具有较少异物的掩埋型半导体光学装置。
钝化层38沉积在晶片的整个表面上。绝缘膜46由SiO2组成，并且被沉积成使得绝缘膜46覆盖调制器14中电极44的垫44b的区域。绝缘膜46降低了掩埋型半导体光学装置10的寄生电容。然后，在振荡器12和调制器14中，通过湿法蚀刻而部分地去除钝化层38，从而形成通孔40。电极42、44通过电子束沉积和离子研磨沉积，使得电极42、44覆盖振荡器12和调制器14中的相应通孔40。
作为晶片的最终工艺，抛光晶片的底表面，直到晶片的厚度约为100μm，并且在底表面上沉积电极50。将晶片切开，从而将晶片分成多个条。抗反射涂层沉积在调制器14的边缘，高反射涂层沉积在振荡器12的边缘。然后，每个条被分成片，产生掩埋型半导体光学装置10。
下面将描述通过第二掩埋子层31b抑制异物的机制。如图1和图2中所解释的，在沉积InP掩埋层的过程中，未反应的In作为In芯核而存在，并且In芯核主要成为异物。InP埋层越厚，In芯核越大。这种更大的In芯核会干扰切断。在沉积InP的过程中，沉积第二掩埋子层31b，其选自与In更多反应的InGaAs、InAlAs、InGaAlAs、InGaAsP和InAlAsP的组。未反应的In(或In芯核)被并入到第二掩埋子层31b中。结果，In芯核(异物)被抑制。通过他们的研究，5mm以上的InP厚度可能会增加异物，从而降低掩埋型半导体光学装置的产量。因此，InP厚度需要等于或小于5μm。注意，考虑到晶片平面内的生产误差，InP厚度可以等于或小于3.5μm，以提供掩埋型半导体光学装置的更高产量。
作为比较例，提供了一种掩埋型半导体光学装置，其包括由掺杂有Ru的InP构成的掩埋层。在比较例中，掩埋层的厚度为6μm。在根据比较例的掩埋型半导体光学装置中，可以通过安装在晶片周围的金属显微镜发现数百个异物。在根据一些实施方式的掩埋型半导体光学装置中，尽管掩埋层的总厚度大约为6μm，但是仅可以发现几十个异物，这意味着异物的数量减少到大约10％。虽然可以假设上述理论可以支持如何抑制异物，但是应当注意，其他机制可以解释如何抑制异物。不管上述理论如何，第二掩埋子层31b可以抑制异物。
图5A示出了根据一种实施方式的掩埋型半导体光学装置的沿II-II线的截面图。图5B示出了根据一种实施方式的掩埋型半导体光学装置的沿III-III线的截面图。除了第二掩埋子层31b的位置之外，该实施方式类似于先前的实施方式。
掩埋型半导体光学装置10包括掩埋层32。掩埋层32至少包括第一掩埋子层31a、第二掩埋子层31b和第三掩埋子层31c。
第一掩埋子层31a是掺杂有Ru的半绝缘InP。第一掩埋子层31a设置在半导体基板16的上表面上。
掩埋层32包括在第一掩埋子层31a的上表面上的第二掩埋子层31b。第二掩埋子层31b选自InGaAs,InAlAs,InGaAlAs,InGaAsP和InAlAsP的组。第二掩埋子层31b的厚度为10nm，并且是掺杂Si的n型半导体层。
从掩埋子层31a的远离台面条带结构M的平坦部分测量的第一掩埋子层31a的厚度HBH2等于或大于台面条带结构中的MQW层20的上表面的高度HM2。换句话说，第二掩埋子层31b位于台面条带结构M的顶部的上方。根据一些实施方式，HBH2为3.5μm。
掩埋层32还包括在第二掩埋子层31b的上表面上的第三掩埋子层31c。第三掩埋子层31c由掺有Ru的InP组成。第三掩埋子层31c的厚度为2.5μm。
根据一些实施方式，掩埋型半导体光学装置10包括在掩埋层32中的第二掩埋子层31b，以与In反应，从而避免在掩埋层32中形成In芯核。结果，可以提供具有较少异物的掩埋型半导体光学装置。此外，与在先前的实施例中相比，第二掩埋子层31b可以离MQW层20更远。结果，这种实施例可以在MQW层20内实现更强的光限制。
图6A示出了根据一种实施方式的掩埋型半导体光学装置10的沿II-II线的截面图。图6B示出了根据一种实施方式的掩埋型半导体光学装置10的沿III-III线的截面图。除了第二掩埋子层31b的方面之外，该实施例类似于先前的实施例。
掩埋型半导体光学装置10包括掩埋层32。掩埋层32至少包括第一掩埋子层31a、第二掩埋子层31b、第三掩埋子层31c、第四掩埋子层31d和第五掩埋子层31e。第一和第二子层31a、31b以及第三和第四子层31c、31d形成相应的成对结构。
第一掩埋子层31a是掺杂有Ru的半绝缘InP。第一掩埋子层31a设置在半导体基板16的上表面上。
掩埋层32包括在第一掩埋子层31a的上表面上的第二掩埋子层31b。第二掩埋子层31b选自InGaAs,InAlAs,InGaAlAs,InGaAsP和InAlAsP组成的组。第二掩埋子层31b的厚度为5nm，并且未掺杂。类似于先前的实施例，第二掩埋子层31b应该至少在半绝缘InP层填充MQW层20之后沉积。
从掩埋子层31a的远离台面条带结构M的平坦部分测量的第一掩埋子层31a的厚度HBH1等于或大于台面条带结构中的MQW层20的上表面的高度HM1。根据一些实施方式，HBH1是2μm。
掩埋层32还包括在第二掩埋子层31b的上表面上的第三掩埋子层31c。第三掩埋子层31c由掺有Ru的InP组成。第三掩埋子层31c的厚度为2μm
掩埋层32包括在第三掩埋子层31c的上表面上的第四掩埋子层31d。第四掩埋子层31d选自InGaAs,InAlAs,InGaAlAs,InGaAsP和InAlAsP组成的组。第四掩埋子层31d的厚度为5nm，并且未掺杂。
掩埋层32还包括在第四掩埋子层31d的上表面上的第五掩埋子层31e。第五掩埋子层31c由掺杂有Ru的InP组成。第五掩埋子层31e的厚度是2μm。
根据一些实施方式，掩埋型半导体光学装置10包括在掩埋层32中的第二掩埋子层31b和第四掩埋子层31d，以与In反应，从而避免在掩埋层32中形成In芯核。结果，可以提供具有较少异物的掩埋型半导体光学装置。根据一些实施方式，将成为异物的未反应的In不仅并入到第二掩埋子层31b中，还并入到第四掩埋子层31d中，导致进一步抑制异物。
尽管根据一些实施方式，掩埋层32包括第一掩埋子层31a、第二掩埋子层31b、第三掩埋子层31c、第四掩埋子层31d和第五掩埋子层31e，但是掩埋层32包括两对或更多对结构，每对结构包括第一掩埋子层31a和第二掩埋子层31b。每对结构中的每个第二掩埋子层在组成上是不同的。
前述公开内容提供了说明和描述，但并不旨在穷举或将实施方式限制为所公开的精确形式。可以根据上述公开内容进行修改和变化，或者可以从实施的实践中获得修改和变化。
即使特征的特定组合在权利要求中陈述和/或在说明书中公开，这些组合并不旨在限制各种实施方式的公开。事实上，这些特征中的许多可以以权利要求中未具体列举和/或说明书中未公开的方式组合。尽管下面列出的每个从属权利要求可以直接仅依赖于一个权利要求，但是各种实现的公开包括每个从属权利要求与权利要求集中的每个其他权利要求的组合。
除非明确说明，否则本文中使用的任何元素、动作或指令都不应被解释为关键或必要的。此外，如这里所使用的，冠词“一”旨在包括一个或多个项目，并且可以与“一个或多个”互换使用此外，如本文所用，冠词“该”旨在包括与冠词“该”相关的一个或多个项目，并且可以与“一个或多个”互换使用此外，如本文所用，术语“组”旨在包括一个或多个项目(例如，相关项目、不相关项目、相关和不相关项目的组合等)。)，并且可以与“一个或多个”互换使用如果只打算使用一个项目，则使用短语“只有一个”或类似的语言。此外，如在此使用的，术语“具有”旨在是开放式术语。此外，短语“基于”旨在表示“至少部分基于”，除非另有明确说明。此外，如本文所用，术语“或”在一系列中使用时旨在是包含性的，并且可以与“和/或”互换使用，除非另有明确说明(例如，如果与“任一”或“仅其中之一”结合使用)。
相关应用的交叉引用
本申请要求2019年8月9日提交的日本申请2019-147475和2019年11月13日提交的2019-205491的优先权，其内容通过引用结合到本申请中。

Claims (13)

1.一种掩埋型半导体光学装置，包括:
半导体基板；
台面条带部分，其包括在半导体基板上的多量子阱层；
掩埋层，其由第一部分和第二部分组成，
第一部分覆盖台面条带部分的一侧，
第二部分覆盖台面条带部分的另一侧，并且
第一部分和第二部分覆盖半导体基板的表面；和
电极，其被配置为使电流流过台面条带部分，
所述掩埋层包括从半导体基板的表面开始的第一子层、第二子层和第三子层，
第一子层、第二子层和第三子层均由半绝缘InP组成，
第一子层和第二子层形成成对结构，
第二子层相对于半导体基板表面位于多量子阱层的上方，并且
第二子层由选自InGaAs、InAlAs、InGaAlAs、InGaAsP和InAlAsP的一层或多层组成。
2.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第二子层位于所述台面条带部分的顶部的上方。
3.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第一子层具有等于或小于5μm的厚度。
4.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第二子层具有等于或大于5nm的厚度。
5.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第二子层与所述第一子层晶格匹配。
6.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第一子层和所述第三子层是掺杂有Fe或Ru的InP。
7.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第二子层不包括使所述第二子层成为p型或n型半导体的杂质。
8.根据权利要求1所述的掩埋型半导体光学装置，其中，所述第二子层掺杂有Ru。
9.根据权利要求1所述的掩埋型半导体光学装置，进一步包括:
设置在半导体基板上的缓冲层。
10.根据权利要求1所述的掩埋型半导体光学装置，其中，所述成对结构包括多对结构。
11.根据权利要求10所述的掩埋型半导体光学装置，其中，
所述多对结构的第二子层中的每一个由一个或多个层组成，所述一个或多个层选自InGaAs,InAlAs,InGaAlAs,InGaAsP和InAlAsP的组，并且
第二子层中的至少一个的组成不同于其余的第二子层。
12.根据权利要求10所述的掩埋型半导体光学装置，其中，
所述多对结构的第二子层中的每一个是p型或n型半导体，并且
所述多对结构的第一对结构中的第二子层中的一个在导电类型方面不同于与第一对结构相邻的第二对结构中的另一个第二子层。
13.根据权利要求10所述的掩埋型半导体光学装置，其中，所述多对结构包括三个或更多对结构。
CN202010618502.6A 2019-08-09 2020-06-30 掩埋型半导体光学装置 Active CN112436376B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019-147475 2019-08-09
JP2019147475 2019-08-09
JP2019205491A JP7457485B2 (ja) 2019-08-09 2019-11-13 埋め込み型半導体光素子
JP2019-205491 2019-11-13
US16/845,223 US11462886B2 (en) 2019-08-09 2020-04-10 Buried-type semiconductor optical device
US16/845,223 2020-04-10

Publications (2)

Publication Number Publication Date
CN112436376A true CN112436376A (zh) 2021-03-02
CN112436376B CN112436376B (zh) 2023-07-18

Family

ID=74667459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010618502.6A Active CN112436376B (zh) 2019-08-09 2020-06-30 掩埋型半导体光学装置

Country Status (2)

Country Link
JP (1) JP7457485B2 (zh)
CN (1) CN112436376B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240004977A (ko) * 2021-06-17 2024-01-11 미쓰비시덴키 가부시키가이샤 광반도체 소자 및 그 제조 방법
WO2023100214A1 (ja) * 2021-11-30 2023-06-08 三菱電機株式会社 半導体レーザ及び半導体レーザ製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure
CN1870368A (zh) * 2005-05-27 2006-11-29 中国科学院半导体研究所 窄条选择外延技术制作铝铟镓砷掩埋脊波导激光器及方法
CN106972345A (zh) * 2016-01-14 2017-07-21 住友电工光电子器件创新株式会社 形成半导体光学器件的方法及半导体光学器件
CN107251346A (zh) * 2014-12-03 2017-10-13 阿尔佩斯激光有限公司 具有电流阻挡层的量子级联激光器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998629B2 (ja) * 1995-03-31 2000-01-11 日本電気株式会社 光半導体装置とその製造方法
JP2000216500A (ja) 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2006286809A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2008053649A (ja) 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
JP5026115B2 (ja) 2007-03-15 2012-09-12 日本電信電話株式会社 量子井戸構造、半導体レーザ、分光計測装置及び量子井戸構造の製造方法
JP2009302474A (ja) 2008-06-17 2009-12-24 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP5467953B2 (ja) 2010-07-07 2014-04-09 日本オクラロ株式会社 半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置
JP5897414B2 (ja) 2011-08-23 2016-03-30 日本オクラロ株式会社 光デバイスの製造方法
JP2014045083A (ja) 2012-08-27 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及び半導体光素子の作製方法
CN112189289B (zh) 2018-05-28 2022-08-02 三菱电机株式会社 半导体激光器装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure
CN1870368A (zh) * 2005-05-27 2006-11-29 中国科学院半导体研究所 窄条选择外延技术制作铝铟镓砷掩埋脊波导激光器及方法
CN107251346A (zh) * 2014-12-03 2017-10-13 阿尔佩斯激光有限公司 具有电流阻挡层的量子级联激光器
CN106972345A (zh) * 2016-01-14 2017-07-21 住友电工光电子器件创新株式会社 形成半导体光学器件的方法及半导体光学器件

Also Published As

Publication number Publication date
JP7457485B2 (ja) 2024-03-28
JP2021028971A (ja) 2021-02-25
CN112436376B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US8068526B2 (en) Semiconductor optical device
US6455338B1 (en) Method of manufacturing an integrated semiconductor laser-modulator device
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
CN110061418B (zh) 半导体激光器件及其制造方法
US7482617B2 (en) Optical semiconductor device and fabrication method thereof
EP1251610B1 (en) Semiconductor optical device and the fabrication method
CN112436376B (zh) 掩埋型半导体光学装置
US11462886B2 (en) Buried-type semiconductor optical device
US8847357B2 (en) Opto-electronic device
US20100245987A1 (en) Semiconductor optical amplifier
US6798552B2 (en) Semiconductor light modulator
EP1372228B1 (en) Integrated semiconductor laser and waveguide device
US8270446B2 (en) Semiconductor laser device
JP4173716B2 (ja) 導波路型フォトダイオードおよびその製造方法
US10312667B2 (en) Quantum cascade laser
US20220066280A1 (en) Optical modulator
KR100584333B1 (ko) 반도체 레이저 장치 및 그 제조방법
JP2008205499A (ja) 半導体光デバイス
EP1372229B1 (en) Integrated semiconductor laser and waveguide device
US11239636B2 (en) Buried type semiconductor optical device and manufacturing method therefor
US20220271509A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant