JP2002344085A - 半導体光素子及びその製造方法 - Google Patents
半導体光素子及びその製造方法Info
- Publication number
- JP2002344085A JP2002344085A JP2001141184A JP2001141184A JP2002344085A JP 2002344085 A JP2002344085 A JP 2002344085A JP 2001141184 A JP2001141184 A JP 2001141184A JP 2001141184 A JP2001141184 A JP 2001141184A JP 2002344085 A JP2002344085 A JP 2002344085A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active region
- mesa stripe
- semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
絶縁性埋め込みでは、相互拡散を防ぎ、リークや接合容
量の少ない高性能な半導体光素子、及びそれを製作歩留
まり良く製造する方法を提供するものである。 【解決手段】 半導体基板上10に、少なくとも第一の
導電型を有するクラッド層12、光ガイド層或いは活性
層でなる活性領域14、第二の導電型を有するクラッド
層16が積層された積層体からなるメサストライプがあ
り、該活性領域14の幅は該メサストライプの幅よりも
狭く、該活性領域14の両側面が該メサストライプの側
面の内側にあり、該メサストライプの両側を埋め込み層
26で埋め込んだ埋込型半導体素子において、少なくと
も該活性領域14について、その両側面にある空隙に、
ルテニウムを添加した半絶縁層24を配することを特徴
とする。
Description
込み型の半導体光素子及びその製造方法に関するもので
ある。
の製作に当たっては、素子性能や信頼性等の向上のため
に埋め込み構造が用いられている。この埋め込み構造の
一つとしてマストランスポートによる埋め込み構造があ
る(特開平8−250806号公報)。このマストラン
スポートとは、メサストライプに加工された活性層側面
の加工ダメージをいわゆるウェットエッチングで除去
し、その後成長装置に装填し、昇温時にクラッド層の一
部が融解し活性層側面に移動し再結晶化することによ
り、活性層側面をクラッド領域の材料で埋め込むもので
ある。
工層の除去や、昇温時の熱ダメージを防げるという特徴
がある。しかし、このマストランスポートでは、クラッ
ド領域の材料の一部が溶解して活性層側面に移動し、再
結晶化することにより埋め込みを行うために、クラッド
層に添加されている不純物も一緒に移動し再結晶化した
埋め込み部位に取り込まれることになる。このため接合
領域の面積が増えたり、リーク電流の原因となったりす
る。
ている不純物が、埋め込み部位に隣接する活性層に拡散
し、活性層の発光特性を劣化させる原因にもなる。特
に、マストランスポートで形成された部位にp形不純物
の亜鉛(Zn)が含くまれると、pn接合埋め込みの場
合にはp形埋め込み層とマストランスポートで形成した
部位が連続したり、鉄(Fe)を添加した半絶縁層によ
る埋め込みの場合には、FeとZnの相互拡散の原因とな
り、リーク電流や接合容量の増える要因となる。
をドーピングした半導体結晶が用いられているが、埋め
込み層に含まれる鉄(Fe)とp型クラッド層とp型コ
ンタクト層のドーパントである亜鉛(Zn)とが埋め込
み界面で相互拡散する問題があった。その結果、亜鉛が
埋め込み層に拡散し、素子特性劣化、特に変調特性劣化
の要因となっていた。
半絶縁性InP結晶がエピタキシャル成長法により得ら
れている(A.Dadger et.al, Appl.ied Physics Letters
73, N026 pp3878-3880 (1998)) 。ビスジメチルペンタ
ディエニルルテニウム(bis(η5-2,4-dimethylpentadi
enyl ruthenium(II)) をRuの原料ガスとして用い、有
機金属気相エピタキシ(MOVPE)法により、Ruを
4×1018cm3まで添加したInP結晶を成長してい
る。
ことが見いだされ、電子に対してのみならず正孔に対し
ても十分補償可能なものである。また、Ruを添加した
高抵抗埋め込み層を用いた半導体レーザ作製の報告がな
されている(A.van Geelen et. al, 11th International
Conference on IndiumPhosphide and Related materia
ls TuB1-2 (1999))。この報告では、Ruを添加した高抵
抗InP層とその上に形成したn型InPホールブロック
層を埋め込み層として用いた半導体レーザの製作が述べ
られている。埋め込み層の成長は、MOVPE法を用い
たエピタキシャル成長により行われており、マストラン
スポートは用いられていない。
ランスポートで形成された部位がp型となる、接合容量
が増える、電流のリークパスができる、等の問題がある
ため素子の性能が低下し、製作歩留まりが低かった。ま
た、Ruの添加はエピタキシャル成長法により行われて
おり、マストランスポートによる添加は行われていなか
った。
を解決するため、及びマストランスポートを用いた作製
方法の欠点を解決するためになされたものである。即
ち、pn埋め込み構造ではリークパスを防ぎ、半絶縁性
埋め込みでは、相互拡散を防ぎ、リークや接合容量の少
ない高性能な半導体光素子、及びそれを製作歩留まり良
く製造する方法を提供するものである。
明の請求項1に係る半導体光素子は、半導体基板上に、
少なくとも第一の導電型を有するクラッド層、光ガイド
層或いは活性層でなる活性領域、第二の導電型を有する
クラッド層が積層された積層体からなるメサストライプ
があり、該活性領域の幅は該メサストライプの幅よりも
狭く、該活性領域の両側面が該メサストライプの側面の
内側にあり、該メサストライプの両側を埋め込み層で埋
め込んだ埋込型半導体素子において、少なくとも該活性
領域について、その両側面にある空隙に、ルテニウム
(元素記号:Ru)を添加した半絶縁層を配することを
特徴とする。
る半導体光素子の製造方法は、第一の導電型を有する半
導体基板上に、第一の導電型を有するクラッド層、光ガ
イド層或いは活性層でなる活性領域、及び第二の導電形
を有するクラッド層を順次積層して積層体を形成する第
1の工程と、該積層体上に誘電体薄膜からなるマスクを
形成し、該マスクを介して該積層体層をエッチングし、
メサストライプを形成する第2の工程と、選択的なエッ
チングにより該活性領域の両側面をエッチングし、該活
性領域の幅が該メサストライプ幅よりも狭く、該活性領
域の両側面が該メサストライプの側面の内側になるよう
にする第3の工程と、該活性領域の両側面をマストラン
スポートにより埋め込む第4の工程と、マストランスポ
ートにより活性領域の両側面が埋め込まれたメサストラ
イプ構造の両わきに、第二の導電形半導体層と第一の導
電形を有する半導体層で順次埋め込んだ埋め込み層、或
いは半絶縁性半導体で埋め込む第5の工程とからなる半
導体光素子の製造方法において、上記第4の工程におい
て(元素記号:Ru)を含む原料ガスを流しながらマス
トランスポートを行うことを特徴とする。
性であり、p形不純物との相互拡散がなく、安定した高
抵抗層を実現でき、良質な電流狭窄層を実現できる。そ
のため、活性領域の両脇にRu添加層を配することによ
りpn接合面積を減少させたり、活性領域側壁のリーク
電流を少なくし、高周波特性が良く、効率のよい、変調
器や発光素子を実現できる。
に雰囲気中にRuを含む有機金属ガスを供給すれば、マ
ストランスポートで形成した部位に簡単に添加すること
ができる。そのため、マストランスポートにより活性領
域の両脇を埋め込めば、その埋め込んだ領域(マストラ
ンスポート形成部位)は半絶縁性となる。Ruの持つ正
孔(ホール)に対する補償効果により、例えマストラン
スポート形成部位にp型不純物の亜鉛(Zn)が混入し
ても半絶縁性の層ができる。
例を図1に示す。本実施例は、InGaAlAs/InAlA
s−MQWを光吸収層に用いた電界吸収型光変調器(E
A変調器)である。
に層厚約1μmのn型InPクラッド層12、活性領域
14、層厚1.5μmのp型InPクラッド層16、層
厚0.1μmのp型インジウムガリウム砒素燐(InGa
AsP:組成波長1.3ミクロン)電極層18、層厚
0.3μmのp型インジウムガリウム砒素(InGaA
s)電極層20の順に積層した。
り、InP基板に格子整合する組成である。このときの
活性領域14は下から層厚40nmの無添加(故意に添
加していない)InGaAsP層(組成波長1.3μ
m)、6対のInGaAs井戸層(圧縮歪み0.5%、層
厚5nm)、InAlAs障壁層(伸張歪み0.4%、層
厚11nm)からなるMQW層、層厚40nmの無添加
InGaAsP層(組成波長1.3μm)からなる。
その両脇を半絶縁InP埋め込み層26で埋め込んでい
る。更にn型InP基板10の裏面にAuGeNiのn型電
極30を、p型インジウムガリウム砒素(InGaAs)
電極層20の上にAuZn/Auのp型ストライプ電極2
8をそれぞれ形成している。この構造が従来の埋め込み
型光素子と異なる点は、活性領域14と半絶縁InP埋
め込み層26との間にRu添加InP層24が配されてい
ることである。
の幅よりも狭く、活性領域14の両側面がメサストライ
プの側壁より内側に入り込んでおり、この様にして出来
た空隙にRu添加InP層24が配されている。この様な
構成をとったために、活性領域の両側にpn接合が形成
されず、従来問題となっていた容量の増加は起こらな
い。また、リーク電流も発生しない。
は、マストランスポートによりクラッド層の一部が融解
し、この空隙に移動して再結晶化するため、クラッド層
に添加されている不純物が取り込まれ、活性領域の両側
にpn接合が形成されていた。また、従来のマストラン
スポートにより活性領域の両脇を埋め込んだものではR
uの添加は行われておらず、取り込まれた不純物は補償
されないままであった。
子を作製した場合を説明したが、基板はn型InPに限
られず、半絶縁性のInP基板でもp型InP基板でも可
能である。半絶縁性のInP基板の場合、n型電極は基
板裏面に形成されるのではなく、n型InPクラッド層
12に電気的な接触が得られるように形成する事が必要
である。
P基板上に層厚約1μmのp型InPクラッド層、活性
領域、層厚1.5μmのn型InPクラッド層、層厚
0.1μmのn型インジウムガリウム砒素燐(InGaA
sP:組成波長1.3ミクロン)電極層、層厚0.3μ
mのn型インジウムガリウム砒素(InGaAs)電極層
の順に積層すればよい。活性領域の構造はn型InP基
板上のものと同じでよい。そして、基板裏面にAuZn/
Auのp型電極、n型インジウムガリウム砒素(InGa
As)電極層の上にAuGeNiのn型ストライプ電極電極
を形成する。
を説明する。まず、図2(a)に示すようにn型InP
基板10上に公知のMOVPE法により層厚約1μmの
n型InPクラッド層12、活性領域14、層厚1.5
μmのp型InPクラッド層16、層厚0.1μmのp
型インジウムガリウム砒素燐(InGaAsP,組成波長
1.3ミクロン)電極層18、層厚0.3μmのp型イ
ンジウムガリウム砒素(InGaAs)電極層20の順に
成長した。
り、InP基板に格子整合する組成である。このときの
活性領域14は層厚40nmの無添加(故意に添加して
いない)InGaAsP層(組成波長1.3μm)、6対
のInGaAs井戸層(圧縮歪み0.5%、層厚5n
m)、InAlAs障壁層(伸張歪み0.4%、層厚11
nm)からなるMQW層、層厚40nmの無添加InGa
AsP層(組成波長1.3μm)からなる。原料はトリ
メチルインジウム、トリエチルガリウム、トリメチルア
ルミニウム、ジエチル亜鉛、フォスフィン、アルシン、
シランである。
ジウムガリウム砒素(InGaAs)電極層20の上にプ
ラズマCVD法やスパッタ法によりSiO2等の誘電体膜
を形成し、通常のフォトリソグラフィーでストライプ状
に加工した誘電体マスク22を形成する。そして、図2
(c)に示す様に、反応性イオンエッチング(RIE)
により、垂直メサストライプを形成する。
エッチングし、更に、室温で硫酸系エッチング液(例え
ば、硫酸:過酸化水素:水=3:1:1の混合液)で活
性領域14及び電極層18,20の側壁をエッチングし
た。この様な選択的に材料をエッチングするエッチング
液を用いることにより、図3(a)に示す様に、活性領
域14の幅がメサストライプ幅よりも狭くなるようにす
ることができる。
面の変成層や加工によるダメージを除去することができ
る。続いて、MOVPE成長装置に装填し、水素とフォ
スフィンを導入しながら加熱し、500℃から更にRu
を含む有機金属原料ガスであるビスジメチルペンタディ
エニルルテニウム(bis(η5-2,4-dimethylpentadienyl
ruthenium(II)) を流し、昇温する。
チルペンタジエニルルテニウムを流したままマストラン
スポートを行った。この結果、活性領域14周辺のIn
P層12,16から、InPがマストランスポートされ
活性領域側壁にマストランスポート形成部位24が形成
された。このとき、図3(b)に示すように、ビスジメ
チルペンタディエニルルテニウム(bis(η5-2,4-dimet
hylpentadienyl ruthenium(II)) は熱分解しRuを生
じ、マストランスポート形成部位24にRu金属が取り
込まれ、半絶縁性となる。この図3(b)に示す工程が
従来技術と著しく異なるところである。
添加を行わないので、クラッドInPに含まれていた不
純物がそのままマストランスポート形成部位に添加され
ていた。しかしながら、本発明のようにマストランスポ
ートを行うときにRuを含む有機金属原料ガスを流すた
め、マストランスポート形成部位24にRuが添加され
る。RuはクラッドInPに含まれていた不純物を補償
し、マストランスポート形成部位24を半絶縁にする。
メサストライプ基板上に、公知のMOVPE法により、
Ruを添加しながらInP層26を成長させた。原料とし
てトリメチルインジウム、トリエチルガリウム、トリメ
チルアルミニウム、アルシンを用い、Ruの原料として
ビスジメチルペンタディエニルルテニウム(bis(η5-
2,4-dimethylpentadienyl ruthenium(II)) を用いた。
この後、誘電体マスク22を除去し、AuZn/Auのp
型ストライプ電極28を蒸着とリフトオフにより形成
し、基板側にAuGeNin型電極30を蒸着により形成
した。
の断面構造は、図1に示したものと同じである。この様
にして作製された電界吸収型光変調器の断面を走査型電
子顕微鏡で観察したところ、活性領域14とマストラン
スポート形成部位24との間、及びメサストライプと埋
め込み層26との間には空隙が無く、良質なマストラン
スポート形成部位24と埋め込み層が得られていること
が判った。この構造は劈開後実装し、その特性を評価し
たところ、電界吸収型光変調器として好適なものであっ
た。即ち、この変調器の容量は0.5pFであり、従来
の1pFに対し半減した。このため、高速変調器として
極めて好適であり、15GHzの高速変調が可能であっ
た。
Vの逆バイアス時で、90%の素子(チップ)で1nA
以下となった。本発明のマストランスポートによる埋め
込みは、従来のエピタキシャル成長による埋め込み層に
比べ容易に空孔のない埋め込みが実現でき、かつ、Ru
とZnの相互拡散も生じないために、活性層側面のリー
ク電流は極めて少ない特徴をもっている。
逆バイアス型デバイスにおいても、十分良好な埋め込み
構造が実現できた。この変調器は印可電圧1.5Vで消
光比15dB,15GHzの変調特性を得た。上記の実
施例では、埋め込み層26としてRu添加InP埋め込み
層を用いたが、これに限られるものではない。光の伝搬
モードを調整するため、埋め込み層として組成により屈
折率を変えることが可能なRu添加InGaAsP層として
も良く、また、埋め込み層として従来から用いられてい
るFe添加InP層を用いても、またp型InPとn型In
P層の積層体を用いても同様な効果が期待できる。
QWを光吸収層に用いた電界吸収型光変調器を例として
示したが、MQWを活性層とするレーザも同様にして作
製できる。また、活性層をMQWからバルク層に代えて
も同様な効果が得られることは云うまでもない。また、
MQWをInGaAsP系の材料で構成しても同様の効果
を得ることが出来る。
pn接合埋め込みレーザを取り上げ説明する。作製方法
を説明しながら、その構造を逐次説明する。実施例1と
同様にして、図1(a)から図3(b)に示された工程
により、図4(a)に示すメサストライプ構造を制作す
る。マストランスポートの工程においては、Ruを含む
有機金属原料ガスであるビスジメチルペンタディエニル
ルテニウム(bis(η5-2,4-dimethylpentadienyl ruthe
nium(II)) を流し、マストランスポート形成部位24に
Ruを添加したことは云うまでもない。その結果、マス
トランスポート形成部位24は半絶縁化されている。
まま、図4(b)に示すように、マストランスポートよ
りも低い温度でZnを添加したp型InP埋め込み層40
を0.7μm、続けてSiを添加したn型InP埋め込み
層42を約1.3μm成長した。ここで注意してほしい
のは、マストランスポート形成部位24がRu添加によ
り半絶縁化されているため、この領域とp型InP埋め
込み層40が接してもリーク電流は発生しないことであ
る。
側にAuGeNiのn型電極30、メサ上部にAuZnのp
型電極28を形成した。この構造のレーザは活性層側面
のリークが防げるため、発光効率が5%向上した。ここ
では、n型InP基板を例としたが、p型基板において
も、導電型を逆にすれば容易に実現できる。以上のよう
にして、発光効率のよいレーザを歩留まり良く実現でき
た。
込み構造半導体光素子の活性領域を、ルテニウム(R
u)を添加した半絶縁層で埋め込むことにより、従来問
題となっていたリーク電流や接合容量の増大を抑制する
ものであり、この考えを素子構造及び作製方法として実
現したものである。尚、上記実施例において、Ruを含
む有機金属原料ガスとして、ビスジメチルペンタディエ
ニルルテニウムが挙げたが、これに限るものではなく、
Ruを含む他の有機金属原料ガスでも良い。
たように、本発明によれば、Ruを添加した半導体層が
半絶縁性となり、p形不純物との相互拡散がなく、安定
した高抵抗層を実現でき、良質な電流狭窄層を実現でき
る。このため、pn接合面積を減少させたり、活性領域
側壁のリーク電流を少なくし、高周波特性が良く、効率
のよい、変調器や発光素子を実現できるという著しい効
果を奏する。また、Ruはマストランスポートを行う際
に雰囲気中にRuを含む有機金属ガスを供給すれば、マ
ストランスポートで形成した部位に簡単に添加すること
ができる。このためpn埋め込み構造では、リークパス
を防ぎ、半絶縁性埋め込みでは、相互拡散を防ぎ、リー
クや接合容量の少ない高性能な半導体光素子を製作歩留
まり良く製造する方法を提供するという著しい効果を奏
する。
器の構造を示す断面図である。
施例の作製方法を示す工程図である。
施例の作製方法を示す工程図である。
例の作製方法を示す工程図である。
Claims (2)
- 【請求項1】 半導体基板上に、少なくとも第一の導電
型を有するクラッド層、光ガイド層或いは活性層でなる
活性領域、第二の導電型を有するクラッド層が積層され
た積層体からなるメサストライプがあり、該活性領域の
幅は該メサストライプの幅よりも狭く、該活性領域の両
側面が該メサストライプの側面の内側にあり、該メサス
トライプの両側を埋め込み層で埋め込んだ埋込型半導体
素子において、少なくとも該活性領域について、その両
側面にある空隙に、ルテニウムを添加した半絶縁層を配
することを特徴とする半導体光素子。 - 【請求項2】 半導体基板上に、少なくとも第一の導電
型を有するクラッド層、光ガイド層或いは活性層でなる
活性領域、及び第二の導電形を有するクラッド層を順次
積層して積層体を形成する第1の工程と、該積層体上に
誘電体薄膜からなるマスクを形成し、該マスクを介して
該積層体層をエッチングし、メサストライプを形成する
第2の工程と、選択的なエッチングにより該活性領域の
両側面をエッチングし、該活性領域の幅が該メサストラ
イプ幅よりも狭く、該活性領域の両側面が該メサストラ
イプの側面の内側になるようにする第3の工程と、該活
性領域の両側面をマストランスポートにより埋め込む第
4の工程と、マストランスポートにより活性領域の両側
面が埋め込まれたメサストライプ構造の両わきに、第二
の導電形を有する半導体層と第一の導電形を有する半導
体層で順次埋め込んだ埋め込み層、或いは半絶縁性半導
体で埋め込む第5の工程とからなる半導体光素子の製造
方法において、上記第4の工程においてルテニウムを含
む原料ガスを流しながらマストランスポートを行うこと
を特徴とする半導体光素子の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001141184A JP4072938B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体光素子及びその製造方法 |
EP02252724A EP1251610B1 (en) | 2001-04-18 | 2002-04-17 | Semiconductor optical device and the fabrication method |
DE60212755T DE60212755T2 (de) | 2001-04-18 | 2002-04-17 | Optische Halbleitervorrichtung und Herstellungsverfahren |
US10/124,835 US6717187B2 (en) | 2001-04-18 | 2002-04-18 | Semiconductor optical device and the fabrication method |
US10/775,806 US6982469B2 (en) | 2001-04-18 | 2004-02-09 | Semiconductor optical device and the fabrication method |
US11/240,903 US7060518B2 (en) | 2001-04-18 | 2005-09-30 | Semiconductor optical device and the fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001141184A JP4072938B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344085A true JP2002344085A (ja) | 2002-11-29 |
JP4072938B2 JP4072938B2 (ja) | 2008-04-09 |
Family
ID=18987672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001141184A Expired - Fee Related JP4072938B2 (ja) | 2001-04-18 | 2001-05-11 | 半導体光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072938B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007096939A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 光半導体装置とその製造方法 |
JP2008288284A (ja) * | 2007-05-15 | 2008-11-27 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
JP2009004450A (ja) * | 2007-06-19 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
JP2011044564A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | 光半導体装置及び光半導体装置の製造方法 |
-
2001
- 2001-05-11 JP JP2001141184A patent/JP4072938B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007096939A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 光半導体装置とその製造方法 |
US8093581B2 (en) | 2006-02-20 | 2012-01-10 | Fujitsu Limited | Optical semiconductor device and method for manufacturing the same |
US8273585B2 (en) | 2006-02-20 | 2012-09-25 | Fujitsu Limited | Optical semiconductor device and method for manufacturing the same |
JP2008288284A (ja) * | 2007-05-15 | 2008-11-27 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
JP2009004450A (ja) * | 2007-06-19 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
JP2011044564A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | 光半導体装置及び光半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4072938B2 (ja) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
JP3654435B2 (ja) | 半導体光素子及びその製造方法 | |
EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
US20080037607A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
JP2004179274A (ja) | 光半導体装置 | |
JP2015015396A (ja) | 光半導体素子 | |
JP2718342B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2014045083A (ja) | 半導体光素子及び半導体光素子の作製方法 | |
JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
JP3809941B2 (ja) | 電界吸収型光変調器 | |
JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
JP4072938B2 (ja) | 半導体光素子及びその製造方法 | |
JP4072937B2 (ja) | 半導体光素子 | |
US5441912A (en) | Method of manufacturing a laser diode | |
JP3242958B2 (ja) | 光半導体素子 | |
US7579630B2 (en) | Semiconductor optical device | |
JP2812273B2 (ja) | 半導体レーザ | |
JP3241002B2 (ja) | 半導体レーザの製造方法 | |
JPH07115251A (ja) | 半導体レーザ | |
JP2003078212A (ja) | 埋込型半導体光素子 | |
JPH09232666A (ja) | 半導体レーザ及び並列伝送用光送信モジュール | |
JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
JPH10223969A (ja) | 半導体レーザ | |
JPH0637391A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050524 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050617 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060731 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4072938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |