JPS63302553A - 電荷転送装置の製造方法 - Google Patents

電荷転送装置の製造方法

Info

Publication number
JPS63302553A
JPS63302553A JP62138542A JP13854287A JPS63302553A JP S63302553 A JPS63302553 A JP S63302553A JP 62138542 A JP62138542 A JP 62138542A JP 13854287 A JP13854287 A JP 13854287A JP S63302553 A JPS63302553 A JP S63302553A
Authority
JP
Japan
Prior art keywords
buried channel
channel
region
conductivity type
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62138542A
Other languages
English (en)
Inventor
Shiro Hine
日根 史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62138542A priority Critical patent/JPS63302553A/ja
Publication of JPS63302553A publication Critical patent/JPS63302553A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は電荷転送装置の製造方法に関するも<7)テ
、特許CCD (Charge Coupled  [
)eVtce )転送チャネル幅の縮小化に伴ない転送
効率を悪化させる狭チャネル効果の低減を可能とする電
荷転送装置の製造方法に関するものである。
[従来の技術] 第4図は固体搬tIQv4置の充電変換領域および垂直
電荷転送部の平面配置を示す図である。第5図、第6図
は第4図に示される固体撮像装置の断面構造を示す図で
あり、第5図は第4図のA−A’線に沿った断面構造を
示し、第6図はc−c’線に沿った断面構造を示す。
図において1はp型シリコン基板、4は転送チャネル、
5は第1転送電極、51は第1ポリシリコン膜、7は第
2転送電極、71は第2ポリシリコン膜、8はゲート酸
化膜、9はレジスト膜パターン、10はシリコン酸化膜
、11はレジスト模パターン、31は走査線、32は光
電変換部、35はコンタクト11111,36はトラン
スファゲートである。  ′ 第6図(a)〜(d >は、従来の二相駆動電荷転送装
置の製造方法の主要工程段階における状態を示ず断面図
である。この二相駆動電荷転送装置は、ポテンシャル井
戸の形をイオン注入により制御し、ポリシリコンオーバ
ラップ電極構造を用いたものである。この製造方法につ
いて説明すると、まず、p型シリコン基板1の表面にゲ
ート酸化膜8を形成する。(第6図(a))。次に、ゲ
ート酸化膜8の表面に第1ポリシリコン1151を形成
する。続いて第1ポリシリコン膜51の表面の所定部に
写真製版技術により互いに間隔を隔てて複数個のレジス
ト膜パターン9を形成する(第6図(b))。次に、レ
ジスト膜パターン9をマスクとして第1ポリシリコン膜
51を選択エツチングして第1転送2を極5を形成し、
この後第1転送電極5を熱酸化してこの第1転送電極の
表面にシリコン酸化膜10を形成する。続いて露出した
ゲート酸化118の表面およびシリコン酸化11110
17)表面に第2ポリシリコン膜71を形成し、この後
第2ポ゛リシリコンII 71の表面の所定部に写真製
版技術により互いに間隔を隔てて複数個のレジスト膜パ
ターン11を形成する(第6図(C))。次に、レジス
ト膜パターン11をマスクとして第2ポリシリコンl1
171を選択エツチングして第2転送電極7を形成する
(第6図(d))。このように第1転送電極および第2
転送電極7との重ね合わせを逐次写真製版技術で行なう
ことによって二相駆動電荷転送装置が完成される。
第2図<a >は従来の選択酸化法で素子分離領域を形
成した後に埋込チャネルを形成したときのチャネル幅に
対するポテンシャルを示したものである。第3図は上記
の従来法によって形成した埋込チャネルの断面を示すも
のである。図において1はp型基板あるいはn型基板中
のpウェルに相当するもの、2はチャネルドープ領域(
p+型領領域、3は酸化膜、4は埋込チャネル(n−型
領域)、5は電荷転送電極である。
埋込チャネル4は完全に空乏化された状態で、ゲート電
極5に与えられた電位に応じてポテンシャルが決まる。
第3図の主面に垂直方向に埋込チャネル4上に交互に形
成された転送電極に与えられる電位によって隣り合った
領域のポテンシャルが異なることになる。このポテンシ
ャルの深いところに転送されるべき電荷が入り、ゲート
電極に与えられたクロックパルスに従って電荷が転送さ
れる。
[発明が解決しようとする問題点] 従来の方法で作成された埋込ヂ11ネルのポテンシャル
はチャネルドープ@域2の横方向拡散による狭ヂャネル
効果によって埋込チャネルの濃度は所定の濃度より1く
なり、ポテンシャルが浅くなる。第2図(a)に示すよ
うに、この状況はチャネル幅が5μmより狭くなると顕
著となりCODの転送効率の劣化を引き起こす。
この発明は上記のような問題点を解消するためになされ
たもので、狭チャネル効果を低減することによって従来
より狭い幅でも転送効率の良い電荷転送装置を得ること
ができる電荷転送装置の製造方法を得ることを目的とす
る。゛ [問題点を解決するための手段] この発明に係る電荷転送装置の製造方法は、半導体基板
表面の埋込チャネルとなるべき領域を除去し、前記除去
した領域に前記半導体基板と異なる導電型の不純物を導
入して埋込チャネルを形成し、その後前記埋込チャネル
上に転送電極等を形成するよう構成したものである。
[作用] この発明における電荷転送装置の製造方法は。
半導体基板表面の埋込チャネルとなるべき領域を除去す
るため、狭チャネル効果の原因となるチャネルドープ不
純物の横方向拡散により形成された高濃度領域が除去さ
れる。
[発明の実施例] 以下、この発明の一実施例を図について説明する。第1
図はこの発明に係る電荷転送装置の製造方法の製造工程
を示す図であり、図において1はp型基板、2はチャネ
ルドープ領域、3は酸化膜、4は埋込チャネル、5は電
荷転送電極、6はシリコンエツチングされた領域である
第1図(a)はn型シリコン基板、またはn型シリコン
基板のpウェル上に通常の製造方法に従って選択酸化後
、活性領域上の酸化膜をエツチングした後の断面を示す
。チャネル幅が狭い場合を想定しているので、チャネル
ドープ領域2を形成する不純物原子の横方向拡散によっ
てチャネル部にもp+型領領域拡がっている状態を示し
ている。
次に、将来埋込チャネルとなる部分のシリコン基板をエ
ツチングする。この状態を第1図(b)に示す。次に埋
込チャネル4をリンのイオン注入および熱拡散によって
形成し、ゲート酸化膜を形成する。次いで電荷転送電極
を形成してCOD電荷転送素子を完成する。この状態が
第1図(d )である。
以上のようにして製造されたCOD電荷転送装置のポテ
ンシャルとチャネル幅との関係を第2図(b)に示す。
従来法によって製造されたもの(a)と比べて、チャネ
ル幅が5μm以下の狭いチャネル幅であっても、ポテン
シャルの低下が抑えられていることがわかる。これは第
1図(b)に示すように、従来狭チャネル効果の原因と
なっていたチャネル部への不純物原子の拡散部分をシリ
コンエツチングにより除去したことにより、゛第1図(
C)で形成した埋込チャネルのポテンシャルを所定の深
さに再現性良く形成できたことによる。
[発明の効果] 以上のようにこの発明によれば、固体me装置の電荷転
送装置の製造方法を、半導体基板表面の埋込チャネルと
なるべきチャネルドープ不純物の横方向拡散により形成
された高濃度領域を除去するステップと、前記除去した
領域に所定の不純物を導入して埋込チャネルを形成する
ステップと、前記埋込チャネル上部に転送電極を形成す
るステップとから構成したため、埋込チャネルのポテン
シャルを再現性良く所定の深さに調整することができ、
信号電荷の転送効率の改善が図り得るという効果がある
【図面の簡単な説明】
第1図はこの発明の一実施例による電荷転送装置の製造
フローを示す断面図、第2図は埋込チャネルのチャネル
幅に対するポテンシャルを示したもので、(a’)は従
来法によるもの、(b)は本発明によるものである。第
3図は従来の電荷転送装置の断面図であり、第4図は固
体撮像装置の光電変換領域および垂直電荷転送部の平面
配置を示す図であり、第5図、第6図は第4図に示され
る固体圃像装2の断面構造を示す図である。 図において1はn型シリコン基板、2はチャネルドープ
領域、3は酸化膜、4は埋込チャネル、5は電荷転送電
極、6はシリコンエツチングされた領域である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 複数個の光電変換素子と、前記複数個の光電変換素子の
    各々に対して設けられて前記光電変換素子からの信号電
    荷を選択的に読出すトランスファゲートと、前記トラン
    スファゲートからの信号電荷を受けて転送する転送手段
    とを含み、前記転送手段が信号電荷の通路となる第1導
    電型の埋込チャネルを有する電荷転送装置から構成され
    た固体撮像装置の電荷転送装置の製造方法であつて、前
    記第1導電型と逆の第2導電型の半導体基板表面の前記
    埋込チャネルとなるべき領域を除去するステップと、前
    記除去された領域に第1導電型の不純物を導入して埋込
    チャネルを形成するステップと、前記除去された領域の
    前記埋込チャネルの上部に薄い絶縁膜を介して、受けた
    信号電荷を転送する転送電極を形成するステップとを含
    む電荷転送装置の製造方法。
JP62138542A 1987-06-01 1987-06-01 電荷転送装置の製造方法 Pending JPS63302553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62138542A JPS63302553A (ja) 1987-06-01 1987-06-01 電荷転送装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138542A JPS63302553A (ja) 1987-06-01 1987-06-01 電荷転送装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63302553A true JPS63302553A (ja) 1988-12-09

Family

ID=15224588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138542A Pending JPS63302553A (ja) 1987-06-01 1987-06-01 電荷転送装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63302553A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086010A (en) * 1988-12-19 1992-02-04 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing solid state image sensing device formed of charge coupled devices on side surfaces of trenches
US5114865A (en) * 1989-04-07 1992-05-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device having an overflow drain structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086010A (en) * 1988-12-19 1992-02-04 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing solid state image sensing device formed of charge coupled devices on side surfaces of trenches
US5114865A (en) * 1989-04-07 1992-05-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device having an overflow drain structure

Similar Documents

Publication Publication Date Title
JP3200701B2 (ja) 半導体装置の構造及び製造方法
JPH025432A (ja) 半導体装置の製造方法
JPH07176724A (ja) 電荷転送装置及びその製造方法
JPS63302553A (ja) 電荷転送装置の製造方法
US4133099A (en) Method of manufacturing a charge transfer device
KR100311493B1 (ko) 고체촬상소자및그의제조방법
JPH0714050B2 (ja) 電荷転送デバイス
JP2909158B2 (ja) 電荷結合装置
JP2936153B2 (ja) 固体撮像素子の製造方法
US6507055B1 (en) Solid state image pickup device and its manufacture
JPH05267633A (ja) 固体撮像素子の製造方法
JPH03181171A (ja) 固体撮像素子およびその製造方法
JPH05182992A (ja) 固体撮像素子の製造方法
JPH04207077A (ja) 固体撮像素子の製造方法
JPS6040047Y2 (ja) 固体撮像素子
JPS62269355A (ja) 固体撮像素子
JPH04291965A (ja) 固体撮像装置及びその製造方法
JP2764988B2 (ja) 半導体装置
JP3076415B2 (ja) 固体撮像装置の製造方法
JPS61123173A (ja) 固体撮像装置及びその製造方法
JPS622566A (ja) 固体撮像装置
JPH03185866A (ja) 光電変換装置
JPH11251572A (ja) 固体撮像素子及びその製造方法
JPS62269356A (ja) 固体撮像装置
JP2001156285A (ja) 電荷転送素子及びその製造方法