JPH0714050B2 - 電荷転送デバイス - Google Patents
電荷転送デバイスInfo
- Publication number
- JPH0714050B2 JPH0714050B2 JP61131778A JP13177886A JPH0714050B2 JP H0714050 B2 JPH0714050 B2 JP H0714050B2 JP 61131778 A JP61131778 A JP 61131778A JP 13177886 A JP13177886 A JP 13177886A JP H0714050 B2 JPH0714050 B2 JP H0714050B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- substrate
- electrode
- channel
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は電荷転送デバイスに関し、特に転送電荷量を多
くできる埋め込みチャネル型電荷転送デバイス（CCD）
に関する。
くできる埋め込みチャネル型電荷転送デバイス（CCD）
に関する。
背景技術 埋め込みチャネル型CCDは、半導体基板の表面に逆伝導
型の誘導チャネルが形成され、このチャネルの中で可動
電荷の蓄積および転送が行われる。チャネルに対応して
基板の表面に複数の電極が配列され、これらの電極に駆
動クロックを印加することによりチャネルの中で可動電
荷の転送が行われる。
型の誘導チャネルが形成され、このチャネルの中で可動
電荷の蓄積および転送が行われる。チャネルに対応して
基板の表面に複数の電極が配列され、これらの電極に駆
動クロックを印加することによりチャネルの中で可動電
荷の転送が行われる。
従来、これらの電極の面は半導体基板の一方の主表面に
平行に配置されており、このため電極に対応して形成さ
れる電荷転送用のチャネルも基板の主表面に平行に形成
されていた。
平行に配置されており、このため電極に対応して形成さ
れる電荷転送用のチャネルも基板の主表面に平行に形成
されていた。
したがって、撮像素子として用いる場合の解像度を向上
させるため微細化構造にすると、電極面が狭くなり、こ
れに応じてチャネルも狭くなるため、転送電荷量が減少
する欠点があった。
させるため微細化構造にすると、電極面が狭くなり、こ
れに応じてチャネルも狭くなるため、転送電荷量が減少
する欠点があった。
また、電極が基板の主表面に平行に形成されているた
め、撮像素子として用いる場合に入射光が電極により遮
られるので、感度が低下する欠点があった。
め、撮像素子として用いる場合に入射光が電極により遮
られるので、感度が低下する欠点があった。
目 的 本発明はこのような従来技術の欠点を解消し、微細化構
造とした場合にも大きな転送電荷量を得ることができ、
かつ感度の高い埋め込みチャネル型電荷転送デバイスを
提供することを目的とする。
造とした場合にも大きな転送電荷量を得ることができ、
かつ感度の高い埋め込みチャネル型電荷転送デバイスを
提供することを目的とする。
発明の開示 本発明によれば、半導体基板と、半導体基板に形成され
た逆伝導型の埋め込みチャネルと、埋め込みチャネルに
対応して配置された複数の電極を有し、電極に駆動パル
スを印加することにより電荷を転送する電荷転送デバイ
スは、複数の電極が基板の主面に設けられた溝部に埋め
込まれて配置され、チャネルが電極に平行に形成される
ものである。
た逆伝導型の埋め込みチャネルと、埋め込みチャネルに
対応して配置された複数の電極を有し、電極に駆動パル
スを印加することにより電荷を転送する電荷転送デバイ
スは、複数の電極が基板の主面に設けられた溝部に埋め
込まれて配置され、チャネルが電極に平行に形成される
ものである。
実施例の説明 次に添付図面を参照して本発明による電荷転送デバイス
の実施例を詳細に説明する。
の実施例を詳細に説明する。
第１図には本発明による電荷転送デバイスの一実施例が
示されている。
示されている。
ｐ型基板２の表面に複数の溝4b、4c、4d、4e…が形成さ
れ、ｐ型基板２の表面および溝4b、4c、4d、4e…の内表
面にはSiO2の絶縁層６が形成されている。溝4b、4c、4
d、4e…には電極8b、8c、8d、8e…が装着されている。
電極8b、8c、8d、8e…はそれぞれ基板２の表面に垂直
に、かつ電荷の転送方向に長く形成され、互いに平行に
配置されている。
れ、ｐ型基板２の表面および溝4b、4c、4d、4e…の内表
面にはSiO2の絶縁層６が形成されている。溝4b、4c、4
d、4e…には電極8b、8c、8d、8e…が装着されている。
電極8b、8c、8d、8e…はそれぞれ基板２の表面に垂直
に、かつ電荷の転送方向に長く形成され、互いに平行に
配置されている。
第１図のデバイスの平面図が第２図に示されている。第
２図では第１図に示された部分にさらに電極8aを加えた
状態が示されている。
２図では第１図に示された部分にさらに電極8aを加えた
状態が示されている。
第２図に示すように、電極8a、8c、8e…はクロックパル
ス源φ１、電極8b、8d…はクロックパルス源φ２に、そ
れぞれ接続され、クロックパルス源φ１およびφ１は交
互にハイレベルとなるクロックパルスが印加される。
ス源φ１、電極8b、8d…はクロックパルス源φ２に、そ
れぞれ接続され、クロックパルス源φ１およびφ１は交
互にハイレベルとなるクロックパルスが印加される。
電極8a、8b、8c、8d、8e…のそれぞれの間にはさまれた
部分には、複数のセルが電極8a、8b、8c、8d、8e…の長
手方向に伸び、各セルは領域IIIIIIIVを有している。例
えば電極8aと電極8bの間においては、領域IIIは電極8a
の電極8b側に絶縁層６を介して隣接されたｎ型チャネル
であり、領域Ｉはｎ−領域、領域IIはｎ領域である。領
域IIIIVは電極8bの電極8a側に絶縁層６を介して隣接さ
れたｎ型チャネルであり、領域IIIはｎ−領域、領域IV
はｎ領域である。領域IIと領域IIIとは第２図に示すよ
うにその一部が接触して設けられている。
部分には、複数のセルが電極8a、8b、8c、8d、8e…の長
手方向に伸び、各セルは領域IIIIIIIVを有している。例
えば電極8aと電極8bの間においては、領域IIIは電極8a
の電極8b側に絶縁層６を介して隣接されたｎ型チャネル
であり、領域Ｉはｎ−領域、領域IIはｎ領域である。領
域IIIIVは電極8bの電極8a側に絶縁層６を介して隣接さ
れたｎ型チャネルであり、領域IIIはｎ−領域、領域IV
はｎ領域である。領域IIと領域IIIとは第２図に示すよ
うにその一部が接触して設けられている。
第２図のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線断面
におけるポテンシャルが第３図（ａ）〜（ｄ）に示され
ている。
におけるポテンシャルが第３図（ａ）〜（ｄ）に示され
ている。
第３図（ａ）においてａ、ｂは、電極8aにクロックパル
ス源φ１からローレベルの電圧ＶL（＝０）、電極8bに
クロックパルス源φ２からハイレベルの電圧ＶHが印加
されているときのＡ−Ａ線、Ｂ−Ｂ線におけるポテンシ
ャルをそれぞれ示す。また、第３図（ｂ）のｃ、ｄは、
同じ時のＣ−Ｃ線、Ｄ−Ｄ線におけるポテンシャルをそ
れぞれ示す。
ス源φ１からローレベルの電圧ＶL（＝０）、電極8bに
クロックパルス源φ２からハイレベルの電圧ＶHが印加
されているときのＡ−Ａ線、Ｂ−Ｂ線におけるポテンシ
ャルをそれぞれ示す。また、第３図（ｂ）のｃ、ｄは、
同じ時のＣ−Ｃ線、Ｄ−Ｄ線におけるポテンシャルをそ
れぞれ示す。
第３図（ａ）（ｂ）からわかるように、クロックパルス
φ１＝ＶL、φ２＝ＶHのときには、領域IIIにはローレ
ベルの電圧ＶLが印加されているから、ポテンシャルが
小さい。領域IIのポテンシャルは不純物濃度の差により
領域Ｉよりも大きい。一方このとき領域IIIIVにはハイ
レベルの電圧ＶHが印加されているから、ポテンシャル
が大きい。領域IVのポテンシャルは不純物濃度の差によ
り領域IIIよりも大きい。したがってポテンシャルは Ｉ＜II＜III＜IV の順となる。
φ１＝ＶL、φ２＝ＶHのときには、領域IIIにはローレ
ベルの電圧ＶLが印加されているから、ポテンシャルが
小さい。領域IIのポテンシャルは不純物濃度の差により
領域Ｉよりも大きい。一方このとき領域IIIIVにはハイ
レベルの電圧ＶHが印加されているから、ポテンシャル
が大きい。領域IVのポテンシャルは不純物濃度の差によ
り領域IIIよりも大きい。したがってポテンシャルは Ｉ＜II＜III＜IV の順となる。
第３図（ｃ）のａ、ｂは、電極8aにクロックパルス源φ
１からハイレベルの電圧ＶH、電極8bにクロックパルス
源φ２からローレベルの電圧ＶL（＝０）が印加されて
いるときのＡ−Ａ線、Ｂ−Ｂ線におけるポテンシャルを
それぞれ示す。また、第３図（ｄ）のｃ、ｄは、同じ時
のＣ−Ｃ線、Ｄ−Ｄ線におけるポテンシャルを示す。
１からハイレベルの電圧ＶH、電極8bにクロックパルス
源φ２からローレベルの電圧ＶL（＝０）が印加されて
いるときのＡ−Ａ線、Ｂ−Ｂ線におけるポテンシャルを
それぞれ示す。また、第３図（ｄ）のｃ、ｄは、同じ時
のＣ−Ｃ線、Ｄ−Ｄ線におけるポテンシャルを示す。
第３図（ｃ）（ｄ）からわかるように、クロックパルス
φ１＝ＶH、φ２＝ＶLのときには、領域IIIにはハイレ
ベルの電圧ＶHが印加されているから、ポテンシャルが
大きい。このとき領域IIIIVにはローレベルの電圧ＶLが
印加されているから、ポテンシャルが小さい。
φ１＝ＶH、φ２＝ＶLのときには、領域IIIにはハイレ
ベルの電圧ＶHが印加されているから、ポテンシャルが
大きい。このとき領域IIIIVにはローレベルの電圧ＶLが
印加されているから、ポテンシャルが小さい。
したがってポテンシャルは III＜IV＜Ｉ＜II の順となる。
以上のような各領域のポテンシャルの変化によって、電
荷が第２図の矢印方向に転送される。
荷が第２図の矢印方向に転送される。
本実施例によれば、電極8a、8b、8c、8d、8e…が基板２
の表面に垂直に形成され、チャネルもこれに応じて基板
２の表面に垂直に形成されている。したがって、デバイ
スを微細化して基板２の表面積が小さくなった場合に
も、電極8a、8b、8c、8d、8e…の面を大きくでき、これ
に対応するチャネルの幅も大きくできるから、転送電荷
量を大きくすることができ、ダイナミックレンジを大き
くできる。
の表面に垂直に形成され、チャネルもこれに応じて基板
２の表面に垂直に形成されている。したがって、デバイ
スを微細化して基板２の表面積が小さくなった場合に
も、電極8a、8b、8c、8d、8e…の面を大きくでき、これ
に対応するチャネルの幅も大きくできるから、転送電荷
量を大きくすることができ、ダイナミックレンジを大き
くできる。
また、従来の、転送電極が基板の表面に平行に配置され
ているもののように、チャネルへの入射光が電極により
遮られることがないから、高い感度が得られる。
ているもののように、チャネルへの入射光が電極により
遮られることがないから、高い感度が得られる。
上記の実施例は、電極8a、8b、8c、8d、8e…が基板２の
表面に垂直に装着されているが、基板２の表面に設けた
溝4a、4b、4c、4d、4e…に電極8a、8b、8c、8d、8e…を
埋め込み、電極8a、8b、8c、8d、8e…に隣接してチャネ
ルを設けるものであれば、電極8a、8b、8c、8d、8e…の
方向および形状は任意に選択できる。
表面に垂直に装着されているが、基板２の表面に設けた
溝4a、4b、4c、4d、4e…に電極8a、8b、8c、8d、8e…を
埋め込み、電極8a、8b、8c、8d、8e…に隣接してチャネ
ルを設けるものであれば、電極8a、8b、8c、8d、8e…の
方向および形状は任意に選択できる。
また、上記実施例は２相駆動の例について説明したが、
本発明は３相駆動、４相駆動あるいは１相バーチャルフ
ェイズ、２相バーチャルフェイズの場合にも適用でき
る。また、これらの場合に、例えばｎ型基板にｐ型ウエ
ルを形成しｐ型ウエル上にｎ型チャネルを形成したデバ
イスにおいて、ｐ型ウエルの一部の厚さを異なるものと
し、ｎ型基板を電極としてｎ型基板からｐ型ウエルを介
して駆動パルスを印加することが考えられるが、このよ
うなデバイスにも適用できる。さらに、駆動パルスを印
加する電極としてpn接合ダイオードを用いるデバイスに
も適用できる。
本発明は３相駆動、４相駆動あるいは１相バーチャルフ
ェイズ、２相バーチャルフェイズの場合にも適用でき
る。また、これらの場合に、例えばｎ型基板にｐ型ウエ
ルを形成しｐ型ウエル上にｎ型チャネルを形成したデバ
イスにおいて、ｐ型ウエルの一部の厚さを異なるものと
し、ｎ型基板を電極としてｎ型基板からｐ型ウエルを介
して駆動パルスを印加することが考えられるが、このよ
うなデバイスにも適用できる。さらに、駆動パルスを印
加する電極としてpn接合ダイオードを用いるデバイスに
も適用できる。
第１図、第２図の電荷転送デバイスの製造工程の一実施
例が第４図（ａ）〜（ｅ）に示されている。
例が第４図（ａ）〜（ｅ）に示されている。
まず、第４図（ａ）に示されるような、ドーピング密度
2x1015/cm3のｐ型の単結晶基板２が使用される。このｐ
型基板２の表面に、リン（Ｐ）またはヒ素（As）をエネ
ルギ200keV、線量2x1012/cm2で打ち込む。これによりｎ
型チャネル10が形成される。
2x1015/cm3のｐ型の単結晶基板２が使用される。このｐ
型基板２の表面に、リン（Ｐ）またはヒ素（As）をエネ
ルギ200keV、線量2x1012/cm2で打ち込む。これによりｎ
型チャネル10が形成される。
次に、フォトレジスト（図示せず）を載せ、第４図
（ｂ）に示すように、溝4a、4b、4c…をプラズマエッチ
ングまたはRIE（リアクティブ、イオン、エッチング）
などにより形成する。
（ｂ）に示すように、溝4a、4b、4c…をプラズマエッチ
ングまたはRIE（リアクティブ、イオン、エッチング）
などにより形成する。
さらに、第４図（ｃ）に示すように、１つおきの溝4a、
4cの内面をSiO2等のマスク材（図示せず）で覆い、BSG
またはボロンナイトライドを固相拡散させて第４図
（ｃ）に示すようにマスクで覆われていない溝4bの内面
に隣接する部分をｐ型領域12とし、さらに、基板表面か
らホウ素（Ｂ）を打ち込み、基板表面をｐ型領域14にす
る。
4cの内面をSiO2等のマスク材（図示せず）で覆い、BSG
またはボロンナイトライドを固相拡散させて第４図
（ｃ）に示すようにマスクで覆われていない溝4bの内面
に隣接する部分をｐ型領域12とし、さらに、基板表面か
らホウ素（Ｂ）を打ち込み、基板表面をｐ型領域14にす
る。
次に、第４図（ｄ）に示すように、得られた基板表面お
よび溝4a、4b、4c…の内面に、酸化法によってSiO2の絶
縁層６を所望の厚さに形成する。
よび溝4a、4b、4c…の内面に、酸化法によってSiO2の絶
縁層６を所望の厚さに形成する。
さらに、基板表面に多結晶シリコン層を形成し、フォト
レジストを用いてプラズマエッチングし、第４図（ｅ）
に示すように溝4a、4b、4c…の内部に電極8a、8b、8cを
形成する。
レジストを用いてプラズマエッチングし、第４図（ｅ）
に示すように溝4a、4b、4c…の内部に電極8a、8b、8cを
形成する。
このようにして、第１図および第２図に示すような電荷
転送デバイスが製造される。なお、各不純物の打ち込み
後には熱処理が行われ、打ち込み不純物がシリコン内に
適切な深さまで拡散して正しいポテンシャル分布状態が
形成される。
転送デバイスが製造される。なお、各不純物の打ち込み
後には熱処理が行われ、打ち込み不純物がシリコン内に
適切な深さまで拡散して正しいポテンシャル分布状態が
形成される。
なお、上記の実施例において、ｎ型シリコン基板を材料
としてｐ型チャネルのCCDを製作する場合には各極性を
逆にすればよい。また、アンチモン化インジウムやテル
ル化水銀カドミウムなどのIII−Ｖ、II−IV化合物を含
む半導体を使用してもよい。
としてｐ型チャネルのCCDを製作する場合には各極性を
逆にすればよい。また、アンチモン化インジウムやテル
ル化水銀カドミウムなどのIII−Ｖ、II−IV化合物を含
む半導体を使用してもよい。
効 果 本発明によれば、基板表面の溝内に電極を配置し、この
電極に平行にチャネルを形成しているから、基板表面に
平行に電極を配置するものと異なり、微細化構造とした
場合にもチャネル幅を大きくすることができる。したが
って、転送電荷量を多くでき、ダイナミックレンジを大
きくすることができる。
電極に平行にチャネルを形成しているから、基板表面に
平行に電極を配置するものと異なり、微細化構造とした
場合にもチャネル幅を大きくすることができる。したが
って、転送電荷量を多くでき、ダイナミックレンジを大
きくすることができる。
また基板表面に電極が配置されていないから、イメージ
センサとして用いる場合に、高い感度を得ることができ
る。
センサとして用いる場合に、高い感度を得ることができ
る。
第１図は本発明による電荷転送デバイスの一実施例の斜
視図、 第２図は第１図のデバイスの平面図、 第３図（ａ）〜（ｄ）は第１図、第２図のデバイスのポ
テンシャルを示す図、 第４図は第１図、第２図のデバイスの製造工程の一例を
示す図である。 主要部分の符号の説明 ２……基板 4a,4b,4c,4d,4e……溝 ６……絶縁層 8a,8b,8c,8d,8e……電極 10……ｎチャネル 12,14……ｐ型領域
視図、 第２図は第１図のデバイスの平面図、 第３図（ａ）〜（ｄ）は第１図、第２図のデバイスのポ
テンシャルを示す図、 第４図は第１図、第２図のデバイスの製造工程の一例を
示す図である。 主要部分の符号の説明 ２……基板 4a,4b,4c,4d,4e……溝 ６……絶縁層 8a,8b,8c,8d,8e……電極 10……ｎチャネル 12,14……ｐ型領域
Claims (4)
- 【請求項１】半導体基板と、 該半導体基板に形成された逆伝導型の埋め込みチャネル
と、 該埋め込みチャネルに対応して配置された複数の電極を
有し、 該電極に駆動パルスを印加することにより電荷を転送す
る電荷転送デバイスにおいて、該デバイスは、 前記複数の電極が前記基板の主面に設けられた溝部に埋
め込まれて配置され、前記チャネルが該電極に平行に形
成されることを特徴とする電荷転送デバイス。 - 【請求項２】特許請求の範囲第１項記載のデバイスにお
いて、前記複数の電極は、前記基板の主面に垂直に形成
され、前記チャネルも前記基板の主面に垂直に形成され
ることを特徴とする電荷転送デバイス。 - 【請求項３】特許請求の範囲第１項記載のデバイスにお
いて、前記複数の電極は前記基板の主面に垂直に平行に
配置され、前記チャネルは、該複数の電極のうち隣接す
る一対の電極に対して形成され、該一対の電極のうち一
方の電極に対応して他の電極側に形成された部分と、該
一対の電極のうち他方の電極に対応して前記一方の電極
側に形成された部分とからなり、該２つの部分が連続し
て形成され、前記一対の電極に２層の駆動パルスを印加
することにより電荷を転送することを特徴とする電荷転
送デバイス。 - 【請求項４】特許請求の範囲第１項記載のデバイスにお
いて、該デバイスは、前記電極に前記チャネルが対応し
て形成されている部分の該電極の反対側に他のチャネル
が対応して形成されていることを特徴とする電荷転送デ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131778A JPH0714050B2 (ja) | 1986-06-09 | 1986-06-09 | 電荷転送デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131778A JPH0714050B2 (ja) | 1986-06-09 | 1986-06-09 | 電荷転送デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62290175A JPS62290175A (ja) | 1987-12-17 |
| JPH0714050B2 true JPH0714050B2 (ja) | 1995-02-15 |
Family
ID=15065930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131778A Expired - Fee Related JPH0714050B2 (ja) | 1986-06-09 | 1986-06-09 | 電荷転送デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714050B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159419A (en) * | 1988-03-15 | 1992-10-27 | Texas Instruments Incorporated | CCD imager responsive to long wavelength radiation |
| US5252509A (en) * | 1988-03-15 | 1993-10-12 | Texas Instruments Incorporated | Ccd imager responsive to long wavelength radiation |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
| JPH0779163B2 (ja) * | 1989-02-28 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US5055900A (en) * | 1989-10-11 | 1991-10-08 | The Trustees Of Columbia University In The City Of New York | Trench-defined charge-coupled device |
| WO2004109235A2 (de) * | 2003-06-11 | 2004-12-16 | Daimlerchrysler Ag | Optisches sensorelement und sensoranordnung |
-
1986
- 1986-06-09 JP JP61131778A patent/JPH0714050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62290175A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593303A (en) | Self-aligned antiblooming structure for charge-coupled devices | |
| JPS608634B2 (ja) | 単相電荷転送装置 | |
| JPH02164072A (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
| JPH0652786B2 (ja) | 固体撮像素子 | |
| US5118631A (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| US3996600A (en) | Charge coupled optical scanner with blooming control | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| JPH0714050B2 (ja) | 電荷転送デバイス | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| US6455345B1 (en) | Charge transfer device and a manufacturing process therefor | |
| EP0069649B1 (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| JPH06216161A (ja) | 狭いチャネル効果をもつ擬似２相電荷結合素子 | |
| JPS60165761A (ja) | 電荷結合素子 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| EP0185343A1 (en) | Charge transfer device | |
| JPH0661469A (ja) | Ｃｃｄ映像素子 | |
| JPS639968A (ja) | 静電誘導トランジスタイメ−ジセンサの素子分離法 | |
| CN113363272B (zh) | 感光阵列及制造方法、成像装置 | |
| US6441409B1 (en) | Dual-line type charge transfer device | |
| JP2520235B2 (ja) | 半導体電荷結合装置 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0444467B2 (ja) | ||
| JPS63302553A (ja) | 電荷転送装置の製造方法 | |
| JPH0414548B2 (ja) | ||
| JPH11168206A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |