JPS6040047Y2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS6040047Y2 JPS6040047Y2 JP5200780U JP5200780U JPS6040047Y2 JP S6040047 Y2 JPS6040047 Y2 JP S6040047Y2 JP 5200780 U JP5200780 U JP 5200780U JP 5200780 U JP5200780 U JP 5200780U JP S6040047 Y2 JPS6040047 Y2 JP S6040047Y2
- Authority
- JP
- Japan
- Prior art keywords
- overflow drain
- drain region
- region
- solid
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【考案の詳細な説明】
本考案は、ＣＣＤ （電荷結合素子）等を用いた固体撮
像素子に係わる。
像素子に係わる。
ＣＣＤ等を用いた固体撮像素子においては、通常ブルー
ミング現象を防止するために、受光領域部の形成される
基体表面に受光領域部で発生した過剰の電荷キャリアを
処理するオーバーフロードレイン領域が設けられる。
ミング現象を防止するために、受光領域部の形成される
基体表面に受光領域部で発生した過剰の電荷キャリアを
処理するオーバーフロードレイン領域が設けられる。
このオーバーフロードレイン領域は比較的面積をとるた
めに従来より固体撮像素子の高密度化の妨げになってい
る。
めに従来より固体撮像素子の高密度化の妨げになってい
る。
この点を考慮して最近オーバーフロードレイン領域を基
体内部に埋め込み、素子の高密度化を図るようにした固
体撮像素子が提案されている。
体内部に埋め込み、素子の高密度化を図るようにした固
体撮像素子が提案されている。
しかし、この場合、問題となるのは、埋め込まれたオー
バーフロードレイン領域と基体表面の配線との電気的な
コンタクトである。
バーフロードレイン領域と基体表面の配線との電気的な
コンタクトである。
従来は、半導体基板の表面の所要部分に埋め込み領域を
形成して後、この埋め込み領域に接して同導電型で拡散
係数の大きい第１の不純物を拡散し、次に半導体基板上
にエピタキシャル成長層を形成し、このエピタキシャル
成長層の所要の表面に選択的に埋め込み領域と同導電型
の第２の不純物を拡散して後、第１及び第２の不純物に
よる拡散層が連なるに必要な時間熱拡散し、しかる後、
エピタキシャル成長層上にその拡散層と接触する配線を
形成するようにしていた。
形成して後、この埋め込み領域に接して同導電型で拡散
係数の大きい第１の不純物を拡散し、次に半導体基板上
にエピタキシャル成長層を形成し、このエピタキシャル
成長層の所要の表面に選択的に埋め込み領域と同導電型
の第２の不純物を拡散して後、第１及び第２の不純物に
よる拡散層が連なるに必要な時間熱拡散し、しかる後、
エピタキシャル成長層上にその拡散層と接触する配線を
形成するようにしていた。
しかし乍ら、この様な従来の熱拡散による接続法では、
埋め込み領域と接続部分に異なる拡散係数の不純物を用
いなければならないこと、又高温、長時間の熱処理が必
要でなるために、他の不純物拡散を招くと共に、シリコ
ン結晶自体に悪影響を及ぼすこと等の欠点があった、特
にＣＣＤ撮像素子等のデバイスは高品質の結晶性が要求
されるので、上記の従来法を用いることができなかった
。
埋め込み領域と接続部分に異なる拡散係数の不純物を用
いなければならないこと、又高温、長時間の熱処理が必
要でなるために、他の不純物拡散を招くと共に、シリコ
ン結晶自体に悪影響を及ぼすこと等の欠点があった、特
にＣＣＤ撮像素子等のデバイスは高品質の結晶性が要求
されるので、上記の従来法を用いることができなかった
。
本考案は、上述の点に鑑み埋め込み型のオーバーフロー
ドレイン領域を形成した固体撮像素子に於て、そのオー
バーフロードレイン領域に対する゛コンタクトを他に悪
影響を及ぼすことなく容易にできるようにした新規な固
体撮像素子を提供するものである。
ドレイン領域を形成した固体撮像素子に於て、そのオー
バーフロードレイン領域に対する゛コンタクトを他に悪
影響を及ぼすことなく容易にできるようにした新規な固
体撮像素子を提供するものである。
以下、図面を用いて本考案による固体撮像素子の一例を
説明するに、本例ではフレームトランスファ方式による
ＣＣＤ固体撮像素子に適用した場合である。
説明するに、本例ではフレームトランスファ方式による
ＣＣＤ固体撮像素子に適用した場合である。
第１図及び第２図は２相クロツク型ＣＣＤ構造とした場
合の固体撮像素子の撮像領域（イメージ部）のみを示す
平面図及びその■−■線上の断面図である。
合の固体撮像素子の撮像領域（イメージ部）のみを示す
平面図及びその■−■線上の断面図である。
同図において、撮像領域１は、半導体基体、例えばシリ
コン基体２上にＳｉＯ２等よりなる第１の絶縁膜３を介
して不純物ドープされて低比抵抗とされた多結晶シリコ
ツ層よりなる第１電極所謂ストレージ電極４Ａを所要の
間隔を保持して帯状に平行配列するように被着形威し、
これら電極４Ａ上とこれら電極間の絶縁膜３上に跨って
全面的にＳｉＯ２等よりなる第２の絶縁膜（図示せず）
を被着形威し、この積層された絶縁膜の第１電極４Ａ間
に上記と同様の不純物トープの多結晶シリコン層又はア
ルミニウム等よりなる第２電極所謂トランスフア電極４
Ｂを帯状に被着して第１及び第２の電極４Ａ及び４Ｂを
例えば各１端において電気的に接続して夫々転送電極４
を構威し、一つ置きの電極４を共通に接続し、２等２組
の電極４間に２相のクロックφ□、φ２を印加すること
によってその電荷の転送を行うようにした２相クロツク
型ＣＣＤ構戒をとる。
コン基体２上にＳｉＯ２等よりなる第１の絶縁膜３を介
して不純物ドープされて低比抵抗とされた多結晶シリコ
ツ層よりなる第１電極所謂ストレージ電極４Ａを所要の
間隔を保持して帯状に平行配列するように被着形威し、
これら電極４Ａ上とこれら電極間の絶縁膜３上に跨って
全面的にＳｉＯ２等よりなる第２の絶縁膜（図示せず）
を被着形威し、この積層された絶縁膜の第１電極４Ａ間
に上記と同様の不純物トープの多結晶シリコン層又はア
ルミニウム等よりなる第２電極所謂トランスフア電極４
Ｂを帯状に被着して第１及び第２の電極４Ａ及び４Ｂを
例えば各１端において電気的に接続して夫々転送電極４
を構威し、一つ置きの電極４を共通に接続し、２等２組
の電極４間に２相のクロックφ□、φ２を印加すること
によってその電荷の転送を行うようにした２相クロツク
型ＣＣＤ構戒をとる。
基体２の表面には各電極４Ａ、４Ｂの延長方向に直交す
る方向に延びるチャンネル阻止領域６を所要の間６間に
おいて、夫々シフトレジスタを兼ねる受光領域部７を構
成する。
る方向に延びるチャンネル阻止領域６を所要の間６間に
おいて、夫々シフトレジスタを兼ねる受光領域部７を構
成する。
しかして本考案においては、各受光領域部７に対応して
、その受光領域部７の近傍に基体２内に埋め込まれたオ
ーバーフロードレイン領域８を形成し、その各オーバー
フロードレイン領域８が共通接続された端部において、
第３図に示すように、オーバーフロードレイン領域８に
到達する溝部９を設け、この溝部９の内壁及びそれに連
なる基体２の表面の一部にオーバーフロードレイン領域
８と同導電形の高濃度領域１０を形成し、この基体表面
の一部に於ける高濃度領域１０を介してオーバーフロー
ドレイン領域８と例えばアルミニウム等の配線１１との
コンタクトをとるようになす。
、その受光領域部７の近傍に基体２内に埋め込まれたオ
ーバーフロードレイン領域８を形成し、その各オーバー
フロードレイン領域８が共通接続された端部において、
第３図に示すように、オーバーフロードレイン領域８に
到達する溝部９を設け、この溝部９の内壁及びそれに連
なる基体２の表面の一部にオーバーフロードレイン領域
８と同導電形の高濃度領域１０を形成し、この基体表面
の一部に於ける高濃度領域１０を介してオーバーフロー
ドレイン領域８と例えばアルミニウム等の配線１１との
コンタクトをとるようになす。
５はＳｉＯ２等の絶縁膜である。第４図はこのような埋
め込み型のオーバーフロードレイン領域８及びそのコン
タクト形成の工程を示す。
め込み型のオーバーフロードレイン領域８及びそのコン
タクト形成の工程を示す。
先づ、同図Ａに示すように、第１導電形のシリコン半導
体基板１２上の所要部分に第２導電形のオーバーフロー
ドレイン領域８を例えばイオン注入、不純物ドープの珪
酸ガラス等を介して形成する。
体基板１２上の所要部分に第２導電形のオーバーフロー
ドレイン領域８を例えばイオン注入、不純物ドープの珪
酸ガラス等を介して形成する。
このときのオーバーフロードレイン領域８の不純物濃度
はあまり高くない方が良く、１９１９ｃｍ−３以下の濃
度が好ましい。
はあまり高くない方が良く、１９１９ｃｍ−３以下の濃
度が好ましい。
オーバーフロードレイン領域８の不純物濃度が高いと次
工程のエピタキシャル成長中にアウトディフィージョン
を生じ表面を反転させる可能性がある。
工程のエピタキシャル成長中にアウトディフィージョン
を生じ表面を反転させる可能性がある。
次に基板１２と同導電形のシリコンのエピタキシャル気
相成長層１３を形成し、基体２を構成する（同図Ｂ）。
相成長層１３を形成し、基体２を構成する（同図Ｂ）。
次に、エピタキシャル気相成長層１３の一部に選択エツ
チングによってオーバーフロードレイン領域８に到達す
るコンタクト用の溝部９を形成する（同図Ｃ）。
チングによってオーバーフロードレイン領域８に到達す
るコンタクト用の溝部９を形成する（同図Ｃ）。
この場合、溝部９は溝壁面が傾斜するように形成する。
このためにシリコンのエピタキシャル気相成長層１３に
対するエツチングは結晶面方位依存性の強いエツチング
液を用いる。
対するエツチングは結晶面方位依存性の強いエツチング
液を用いる。
エツチング液としてはＫＯＨ又はｐ−ＥＤ液（ピロカテ
コール・エチレンヂアミンの水溶液）を用い、このとき
のエツチングマスクは５ｉｎ２膜、Ｓｉ３Ｎ凛等を使用
する。
コール・エチレンヂアミンの水溶液）を用い、このとき
のエツチングマスクは５ｉｎ２膜、Ｓｉ３Ｎ凛等を使用
する。
ｐ−ＥＤ液は５ｉ−３ｉＯ□の界面、ＳｉＯ２膜中の可
動イオンの原因となるナトリウム、カリウム等の不純物
が入っていない。
動イオンの原因となるナトリウム、カリウム等の不純物
が入っていない。
このエツチングでは、第５図に示すように例えば表面が
１００面であるシリコン基体２の場合、壁面が１１１面
即ちθ＝５４．７４°の傾斜がついた溝部９が形成され
る。
１００面であるシリコン基体２の場合、壁面が１１１面
即ちθ＝５４．７４°の傾斜がついた溝部９が形成され
る。
ここで、溝部９としてはその溝部内にオーバーフロード
レイン領域８が臨んでいればよいので、溝部９の深さ、
大きさ、位置の精度は従来に比べて厳しい必要はない。
レイン領域８が臨んでいればよいので、溝部９の深さ、
大きさ、位置の精度は従来に比べて厳しい必要はない。
例えば第６図に示す如く溝部９の巾Ｗの範囲内にオーバ
ーフロードレイン領域８が入っていればよいので溝部９
の位置合せ精度は楽であり、また第７図に示すように溝
部９のエツチング深さはオーバーフロードレイン領域８
に達する深さｄｌ、あるいはオーバーフロードレイン領
域８を横切る深さらであっても差支えない。
ーフロードレイン領域８が入っていればよいので溝部９
の位置合せ精度は楽であり、また第７図に示すように溝
部９のエツチング深さはオーバーフロードレイン領域８
に達する深さｄｌ、あるいはオーバーフロードレイン領
域８を横切る深さらであっても差支えない。
しかる後、溝部９の内壁及びこれに連なる基体２の表面
の一部にわたってオーバーフロードレイン領域８と同導
電形の高濃度領域１０を拡散によって形成する（同図Ｄ
）。
の一部にわたってオーバーフロードレイン領域８と同導
電形の高濃度領域１０を拡散によって形成する（同図Ｄ
）。
なお、この高濃度領域１０の形成は、固体撮像素子にお
ける出力Ｍωのソース及びドレイン領域や、所謂エツジ
ドレイン領域の形成と同時に行ってもよい。
ける出力Ｍωのソース及びドレイン領域や、所謂エツジ
ドレイン領域の形成と同時に行ってもよい。
次に、同図Ｅに示すように、溝部９内を含む基体表面に
ＳｉＯ２等の絶縁膜１４を形成し、絶縁膜１４の一部、
即ち基体表面の高濃度領域１０に対応した部分の絶縁膜
１４を一部選択除去して後、この窓孔１５を通して高濃
度領域１０と接続する例えばアルミニウム等よりなる配
線１１を形成するようになす。
ＳｉＯ２等の絶縁膜１４を形成し、絶縁膜１４の一部、
即ち基体表面の高濃度領域１０に対応した部分の絶縁膜
１４を一部選択除去して後、この窓孔１５を通して高濃
度領域１０と接続する例えばアルミニウム等よりなる配
線１１を形成するようになす。
上述せる本考案によれば、埋め込み型のオーバ−フロー
ドレイン領域８を有する固体撮像素子に於て、その基体
２にオーバーフロードレイン領域８に到達する溝部９を
設け、この溝部９の内壁及びこれに連なる基体表面の一
部にわたって高濃度領域１０を形威し、この高濃度領域
１０を介して基体表面の一部で配線１１とのコンタクト
をとるように構成したことにより、埋め込まれたオーバ
ーフロードレイン領域８の深さが深くても原理的には他
に悪影響を及ぼすことなく基体表面の配線１１とコンタ
クトをとることができる。
ドレイン領域８を有する固体撮像素子に於て、その基体
２にオーバーフロードレイン領域８に到達する溝部９を
設け、この溝部９の内壁及びこれに連なる基体表面の一
部にわたって高濃度領域１０を形威し、この高濃度領域
１０を介して基体表面の一部で配線１１とのコンタクト
をとるように構成したことにより、埋め込まれたオーバ
ーフロードレイン領域８の深さが深くても原理的には他
に悪影響を及ぼすことなく基体表面の配線１１とコンタ
クトをとることができる。
特に従来の熱拡散によりコンタクトをとる場合には前述
した如く高温、長時間の熱処理を必要とするために他の
不純物拡散を招き、シリコン結晶自体にも悪影響を及ぼ
すものであったが、本考案ではこのような心配は全く回
避できる。
した如く高温、長時間の熱処理を必要とするために他の
不純物拡散を招き、シリコン結晶自体にも悪影響を及ぼ
すものであったが、本考案ではこのような心配は全く回
避できる。
又、従来では埋め込まれたオーバーフロードレイン領域
との位置合せ精度が厳しいこと、オーバーフロードレイ
ン領域のパターンが見にくいことによりマスク合せが困
難であること等製造上の問題が生じていたが、本考案の
場合には溝部形成に際してのエツチングの深さ、溝部の
位置合せ精度もそれほど厳密さを要求されないので、製
造的にも容易となる。
との位置合せ精度が厳しいこと、オーバーフロードレイ
ン領域のパターンが見にくいことによりマスク合せが困
難であること等製造上の問題が生じていたが、本考案の
場合には溝部形成に際してのエツチングの深さ、溝部の
位置合せ精度もそれほど厳密さを要求されないので、製
造的にも容易となる。
さらに配線１１とのコンタクトは、基体表面に延長され
た高濃度領域１０において行なわれるので、段差が極め
て少なく、従ってマスク転写時の焦点ぼけがなく高精度
にコンタクトできる。
た高濃度領域１０において行なわれるので、段差が極め
て少なく、従ってマスク転写時の焦点ぼけがなく高精度
にコンタクトできる。
尚、上側においてはフレームトランスファ方式の固体撮
像素子に適用した場合であるが、インターライン方式の
固体撮像素子にも適用できるものである。
像素子に適用した場合であるが、インターライン方式の
固体撮像素子にも適用できるものである。
第１図は本考案をフレームトランスファ方式の固体撮像
素子に適用した場合の撮像領域部の平面図、第２図はそ
の■−■線上の断面図、第３図はその要部の断面図、第
４図Ａ〜Ｅは埋め込み型オーバーフロードレイン領域に
対するコンタクトの形成工程を示す断面図、第５図は溝
部の形状を示す断面図、第６図はオーバーフロードレイ
ン領域と溝部の関係を示す平面図、第７図は溝部の深さ
とオーバーフロードレイン領域の関係を示す断面図であ
る。 ２は半導体基体、４は転送電極、６はチャンネル阻止領
域、７は受光領域部、８にオーバーフロードレイン領域
、９は溝部、１０は高濃度領域、１１は配線である。
素子に適用した場合の撮像領域部の平面図、第２図はそ
の■−■線上の断面図、第３図はその要部の断面図、第
４図Ａ〜Ｅは埋め込み型オーバーフロードレイン領域に
対するコンタクトの形成工程を示す断面図、第５図は溝
部の形状を示す断面図、第６図はオーバーフロードレイ
ン領域と溝部の関係を示す平面図、第７図は溝部の深さ
とオーバーフロードレイン領域の関係を示す断面図であ
る。 ２は半導体基体、４は転送電極、６はチャンネル阻止領
域、７は受光領域部、８にオーバーフロードレイン領域
、９は溝部、１０は高濃度領域、１１は配線である。
Claims (1)
- 半導体基体に設けられた受光領域部を有し、該受光領域
部の近傍に上記基体に埋込まれたオーバーフロードレイ
ン領域を設け、該オーバーフロードレイン領域に到達す
る溝部を上記基板に設け、該溝部内壁及びそれに連なる
上記基体表面の一部に高濃度領域を設け、上記表面の一
部で配線とのコンタクトをとることを特徴とする固体撮
像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200780U JPS6040047Y2 (ja) | 1980-04-16 | 1980-04-16 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200780U JPS6040047Y2 (ja) | 1980-04-16 | 1980-04-16 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56152466U JPS56152466U (ja) | 1981-11-14 |
| JPS6040047Y2 true JPS6040047Y2 (ja) | 1985-12-02 |
Family
ID=29646884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5200780U Expired JPS6040047Y2 (ja) | 1980-04-16 | 1980-04-16 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040047Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614544B2 (ja) * | 1983-10-03 | 1994-02-23 | 松下電子工業株式会社 | 固体撮像装置の製造方法 |
-
1980
- 1980-04-16 JP JP5200780U patent/JPS6040047Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56152466U (ja) | 1981-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4140558A (en) | Isolation of integrated circuits utilizing selective etching and diffusion | |
| KR900001245B1 (ko) | 반도체장치의 제조방법 | |
| JPS6140151B2 (ja) | ||
| JPS6040047Y2 (ja) | 固体撮像素子 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JPH07109877B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR19980027682A (ko) | 반도체 기판 및 그 제조 방법 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH0230147A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS641063B2 (ja) | ||
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPS63114158A (ja) | 半導体装置の製造方法 | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 | |
| JP2803187B2 (ja) | 半導体装置の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPH03116782A (ja) | 固体撮像素子 | |
| JPS5861673A (ja) | 半導体装置の製造方法 | |
| JP2964582B2 (ja) | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 | |
| JPS5846062B2 (ja) | 半導体装置及びその製法 | |
| JPS6226181B2 (ja) |