JP3153920B2 - 電荷転送レジスタ - Google Patents
電荷転送レジスタInfo
- Publication number
- JP3153920B2 JP3153920B2 JP32820791A JP32820791A JP3153920B2 JP 3153920 B2 JP3153920 B2 JP 3153920B2 JP 32820791 A JP32820791 A JP 32820791A JP 32820791 A JP32820791 A JP 32820791A JP 3153920 B2 JP3153920 B2 JP 3153920B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- layer
- impurity region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送レジスタに関
し、特にＣＣＤ固体撮像素子の水平ＣＣＤシフトレジス
タ或いは垂直ＣＣＤシフトレジスタとして用いて好適な
電荷転送レジスタに関する。
し、特にＣＣＤ固体撮像素子の水平ＣＣＤシフトレジス
タ或いは垂直ＣＣＤシフトレジスタとして用いて好適な
電荷転送レジスタに関する。
【０００２】
【従来の技術】図４に、例えばインターライン転送方式
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ４１と、これらフ
ォトセンサ４１の垂直列毎に配されかつ読出しゲート４
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）４３とによって撮像領域４４が構成されている。
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ４１と、これらフ
ォトセンサ４１の垂直列毎に配されかつ読出しゲート４
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）４３とによって撮像領域４４が構成されている。
【０００３】垂直ＣＣＤ４３に読み出された信号電荷
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）４５へ転送される。水平
ＣＣＤ４５は、水平転送クロックφ1 ，φ2 によって２
相駆動され、垂直ＣＣＤ４３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ４５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部４６が配されている。この電荷検出
部４６は水平ＣＣＤ４５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）４５へ転送される。水平
ＣＣＤ４５は、水平転送クロックφ1 ，φ2 によって２
相駆動され、垂直ＣＣＤ４３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ４５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部４６が配されている。この電荷検出
部４６は水平ＣＣＤ４５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
【０００４】水平ＣＣＤ４５は、図５に示すように、Ｎ
型シリコン基板１上のＰウェル２内の埋込みチャネルの
電荷転送レジスタであり、２相駆動のため２層目のポリ
シリコンゲート電極５下には、イオン注入によって２層
にＰ型不純物領域６，７が形成されており、これら不純
物領域６，７はバリアとして作用する。なお、１層目の
ポリシリコンゲート電極４の下にＰ型不純物を打ったも
のもある（例えば、特開平１−３００５６１号公報参
照）。なお、不純物領域６，７は、深さ方向の位置を示
すものではなく、不純物を注入する平面的な領域を示
す。
型シリコン基板１上のＰウェル２内の埋込みチャネルの
電荷転送レジスタであり、２相駆動のため２層目のポリ
シリコンゲート電極５下には、イオン注入によって２層
にＰ型不純物領域６，７が形成されており、これら不純
物領域６，７はバリアとして作用する。なお、１層目の
ポリシリコンゲート電極４の下にＰ型不純物を打ったも
のもある（例えば、特開平１−３００５６１号公報参
照）。なお、不純物領域６，７は、深さ方向の位置を示
すものではなく、不純物を注入する平面的な領域を示
す。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成の水平ＣＣＤ４５では、図６に示すφ1 ＝“Ｈ”レベ
ル、φ2 ＝“Ｌ”レベルでの水平転送時（Ａ）のポテン
シャルプロファイルを見ると、の部分、即ち１層目の
ポリシリコンゲート電極４下で転送電界が最小となり、
転送効率の悪化を招いている。これは、１層目のポリシ
リコンゲート電極４は蓄積ゲート電極であり、取扱い電
荷量ＱH を稼ぐ必要があることからゲート長が長くなる
ため、必然的に電界が弱くなるからである。また、１層
目のポリシリコン電極下のポテンシャル井戸の底部の
部分が丸いため、取扱い電荷量ＱH の低下を来すことに
もなる。
成の水平ＣＣＤ４５では、図６に示すφ1 ＝“Ｈ”レベ
ル、φ2 ＝“Ｌ”レベルでの水平転送時（Ａ）のポテン
シャルプロファイルを見ると、の部分、即ち１層目の
ポリシリコンゲート電極４下で転送電界が最小となり、
転送効率の悪化を招いている。これは、１層目のポリシ
リコンゲート電極４は蓄積ゲート電極であり、取扱い電
荷量ＱH を稼ぐ必要があることからゲート長が長くなる
ため、必然的に電界が弱くなるからである。また、１層
目のポリシリコン電極下のポテンシャル井戸の底部の
部分が丸いため、取扱い電荷量ＱH の低下を来すことに
もなる。
【０００６】そこで、本発明は、転送効率の向上及び取
扱い電荷量の増加を可能とした電荷転送レジスタを提供
することを目的とする。
扱い電荷量の増加を可能とした電荷転送レジスタを提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明による電荷転送レ
ジスタは、２層構造の各ゲート電極が交互に配列されか
つ２層目のゲート電極の下方領域には第１の不純物領域
が形成され、１層目及び２層目の各ゲート電極が対とな
って２相駆動される電荷転送レジスタであって、１層目
のゲート電極の下方領域のうち、２層目のゲート電極の
下方領域に隣接する転送方向における一部領域に第１の
不純物領域とは逆導電型の第２の不純物領域が形成され
た構成となっている。
ジスタは、２層構造の各ゲート電極が交互に配列されか
つ２層目のゲート電極の下方領域には第１の不純物領域
が形成され、１層目及び２層目の各ゲート電極が対とな
って２相駆動される電荷転送レジスタであって、１層目
のゲート電極の下方領域のうち、２層目のゲート電極の
下方領域に隣接する転送方向における一部領域に第１の
不純物領域とは逆導電型の第２の不純物領域が形成され
た構成となっている。
【０００８】また、本発明による電荷転送レジスタは、
２層構造の各ゲート電極が交互に配列されかつ２層目の
ゲート電極の下方領域には第１の不純物領域が形成さ
れ、１層目及び２層目の各ゲート電極が各々独立に４相
駆動される電荷転送レジスタであって、１層目のゲート
電極の下方領域のうち、２層目のゲート電極の下方領域
に隣接する転送方向における一部領域に第１の不純物領
域とは逆導電型の第２の不純物領域が形成された構成と
なっている。
２層構造の各ゲート電極が交互に配列されかつ２層目の
ゲート電極の下方領域には第１の不純物領域が形成さ
れ、１層目及び２層目の各ゲート電極が各々独立に４相
駆動される電荷転送レジスタであって、１層目のゲート
電極の下方領域のうち、２層目のゲート電極の下方領域
に隣接する転送方向における一部領域に第１の不純物領
域とは逆導電型の第２の不純物領域が形成された構成と
なっている。
【０００９】
【作用】２層構造のゲート電極の配列からなる電荷転送
レジスタにおいて、１層目のゲート電極の下方領域のう
ち、２層目のゲート電極の下方領域に隣接する転送方向
における一部領域に不純物領域を形成したことにより、
１層目のゲート電極の下方のポテンシャル井戸の底部が
広がるとともに、１層目のゲート電極下の電界が強くな
る。その結果、取扱い電荷量が増大するとともに、転送
効率が著しく向上する。
レジスタにおいて、１層目のゲート電極の下方領域のう
ち、２層目のゲート電極の下方領域に隣接する転送方向
における一部領域に不純物領域を形成したことにより、
１層目のゲート電極の下方のポテンシャル井戸の底部が
広がるとともに、１層目のゲート電極下の電界が強くな
る。その結果、取扱い電荷量が増大するとともに、転送
効率が著しく向上する。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明の一実施例を示す断面図であ
り、例えば固体撮像素子の２相駆動の水平ＣＣＤに適用
された場合を示す。図において、Ｎ型シリコン基板１上
にはＰウェル２が形成され、その表面には絶縁膜３を介
して２層ポリシリコン構造のゲート電極対、即ち１層目
の第１ポリシリコンゲート電極４及び２層目の第２ポリ
シリコンゲート電極５からなる転送段が複数段配列され
ている。
に説明する。図１は本発明の一実施例を示す断面図であ
り、例えば固体撮像素子の２相駆動の水平ＣＣＤに適用
された場合を示す。図において、Ｎ型シリコン基板１上
にはＰウェル２が形成され、その表面には絶縁膜３を介
して２層ポリシリコン構造のゲート電極対、即ち１層目
の第１ポリシリコンゲート電極４及び２層目の第２ポリ
シリコンゲート電極５からなる転送段が複数段配列され
ている。
【００１１】第２ポリシリコンゲート電極５の下には、
イオン注入によってＰ型不純物領域６，７が２層に形成
されており、これら不純物領域６，７はバリアとして作
用する。一方、第１ポリシリコンゲート電極４の下方領
域のうち、第２ポリシリコンゲート電極５の下方領域に
隣接する転送方向における一部領域に、不純物領域６，
７とは逆導電型の不純物のイオン注入によってＮ型不純
物領域８が形成されている。図６の不純物領域６，７，
８は、深さ方向の位置を示すものではなく、不純物を注
入する平面的な領域を示す。
イオン注入によってＰ型不純物領域６，７が２層に形成
されており、これら不純物領域６，７はバリアとして作
用する。一方、第１ポリシリコンゲート電極４の下方領
域のうち、第２ポリシリコンゲート電極５の下方領域に
隣接する転送方向における一部領域に、不純物領域６，
７とは逆導電型の不純物のイオン注入によってＮ型不純
物領域８が形成されている。図６の不純物領域６，７，
８は、深さ方向の位置を示すものではなく、不純物を注
入する平面的な領域を示す。
【００１２】上述したように、第１ポリシリコンゲート
電極４の下方領域のうち、第２ポリシリコンゲート電極
５の下方領域に隣接する転送方向における一部領域にＮ
型不純物領域８を形成することにより、図２のポテンシ
ャルプロファイルから明らかなように、ポテンシャル井
戸の底部の部分が深くなり、底部全体が広がる形とな
るため、取扱い電荷量ＱH を増加できることになる。ま
た、φ1 が“Ｈ”レベル、φ2 が“Ｌ”レベルのときの
ポテンシャルプロファイル（Ａ）の部分での電界が強
くなるため、転送効率を著しく向上できることにもな
る。
電極４の下方領域のうち、第２ポリシリコンゲート電極
５の下方領域に隣接する転送方向における一部領域にＮ
型不純物領域８を形成することにより、図２のポテンシ
ャルプロファイルから明らかなように、ポテンシャル井
戸の底部の部分が深くなり、底部全体が広がる形とな
るため、取扱い電荷量ＱH を増加できることになる。ま
た、φ1 が“Ｈ”レベル、φ2 が“Ｌ”レベルのときの
ポテンシャルプロファイル（Ａ）の部分での電界が強
くなるため、転送効率を著しく向上できることにもな
る。
【００１３】なお、上記実施例では、２相駆動の水平Ｃ
ＣＤに適用した場合について説明したが、図３に示すよ
うに、２層ポリシリコン構造の各ゲート電極４，５が各
々独立に４相駆動される垂直ＣＣＤへの適用も可能であ
り、上記実施例の場合と同様の作用効果を奏する。
ＣＤに適用した場合について説明したが、図３に示すよ
うに、２層ポリシリコン構造の各ゲート電極４，５が各
々独立に４相駆動される垂直ＣＣＤへの適用も可能であ
り、上記実施例の場合と同様の作用効果を奏する。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
２層構造のゲート電極の配列からなる電荷転送レジスタ
において、１層目のゲート電極の下方領域のうち、２層
目のゲート電極の下方領域に隣接する転送方向における
一部領域に、２層目のゲート電極の下方の不純物領域と
は逆導電型の不純物領域を形成したことにより、１層目
のゲート電極の下方のポテンシャル井戸の底部が広がる
ため、取扱い電荷量を増加でき、また１層目のゲート電
極下の電界が強くなるため、転送効率を著しく向上でき
る効果がある。
２層構造のゲート電極の配列からなる電荷転送レジスタ
において、１層目のゲート電極の下方領域のうち、２層
目のゲート電極の下方領域に隣接する転送方向における
一部領域に、２層目のゲート電極の下方の不純物領域と
は逆導電型の不純物領域を形成したことにより、１層目
のゲート電極の下方のポテンシャル井戸の底部が広がる
ため、取扱い電荷量を増加でき、また１層目のゲート電
極下の電界が強くなるため、転送効率を著しく向上でき
る効果がある。
【図１】本発明による電荷転送レジスタの一実施例を示
す断面図である。
す断面図である。
【図２】本発明に係るポテンシャルプロファイルであ
る。
る。
【図３】本発明による電荷転送レジスタの他の実施例を
示す断面図である。
示す断面図である。
【図４】インターライン転送方式ＣＣＤ固体撮像素子の
一例の構成図である。
一例の構成図である。
【図５】電荷転送レジスタの従来例を示す断面図であ
る。
る。
【図６】従来例のポテンシャルプロファイルである。
１ Ｎ型シリコン基板 ４ 第１ポリシリコンゲート電極 ５ 第２ポリシリコンゲート電極 ６，７ Ｐ型不純物領域 ８ Ｎ型不純物領域 ４１ フォトセンサ ４３ 垂直ＣＣＤ ４５ 水平ＣＣＤ ４６ 電荷検出部
Claims (2)
- 【請求項１】 ２層構造の各ゲート電極が交互に配列さ
れかつ２層目のゲート電極の下方領域には第１の不純物
領域が形成され、１層目及び２層目の各ゲート電極が対
となって２相駆動される電荷転送レジスタであって、 １層目のゲート電極の下方領域のうち、２層目のゲート
電極の下方領域に隣接する転送方向における一部領域に
前記第１の不純物領域とは逆導電型の第２の不純物領域
が形成されたことを特徴とする電荷転送レジスタ。 - 【請求項２】 ２層構造の各ゲート電極が交互に配列さ
れかつ２層目のゲート電極の下方領域には第１の不純物
領域が形成され、１層目及び２層目の各ゲート電極が各
々独立に４相駆動される電荷転送レジスタであって、 １層目のゲート電極の下方領域のうち、２層目のゲート
電極の下方領域に隣接する転送方向における一部領域に
前記第１の不純物領域とは逆導電型の第２の不純物領域
が形成されたことを特徴とする電荷転送レジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32820791A JP3153920B2 (ja) | 1991-11-15 | 1991-11-15 | 電荷転送レジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32820791A JP3153920B2 (ja) | 1991-11-15 | 1991-11-15 | 電荷転送レジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145057A JPH05145057A (ja) | 1993-06-11 |
| JP3153920B2 true JP3153920B2 (ja) | 2001-04-09 |
Family
ID=18207649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32820791A Expired - Fee Related JP3153920B2 (ja) | 1991-11-15 | 1991-11-15 | 電荷転送レジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153920B2 (ja) |
-
1991
- 1991-11-15 JP JP32820791A patent/JP3153920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145057A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62265759A (ja) | 固体撮像素子 | |
| JP3143979B2 (ja) | Ｃｃｄシフトレジスタ | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| JP3070146B2 (ja) | 固体撮像装置 | |
| JP2000340784A (ja) | 固体撮像素子 | |
| JPH08181300A (ja) | 撮像デバイス | |
| JPS6141468B2 (ja) | ||
| JPH07161970A (ja) | 固体撮像装置 | |
| JP3153920B2 (ja) | 電荷転送レジスタ | |
| EP0499275B1 (en) | Solid state imager | |
| JP2877047B2 (ja) | 固体撮像装置 | |
| JP2572181B2 (ja) | Ｃｃｄ映像素子 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JP3301176B2 (ja) | 電荷転送装置 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| US5747788A (en) | Solid state image sensor with reinforced fringe electric field at its charge transfer section | |
| JP2006294781A (ja) | 固体撮像素子 | |
| JPH02159063A (ja) | 固体撮像装置 | |
| JPH08293592A (ja) | 固体撮像装置 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| US5910013A (en) | Process for manufacturing a solid-state pick-up device | |
| JPH05190828A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |