JP2006294781A

JP2006294781A - 固体撮像素子

Info

Publication number: JP2006294781A
Application number: JP2005111762A
Authority: JP
Inventors: Keita Suzuki; 啓太鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-04-08
Filing date: 2005-04-08
Publication date: 2006-10-26

Abstract

【課題】マイクロレンズからセンサ部表面までの距離と画素サイズとのアスペクト比を低下させて集光効率を改善する。
【解決手段】隣接する画素の境界領域に溝部を形成し、その溝部内に転送電極や配線、遮光膜を埋め込み構造で配置するようにした。そのため、上層に配置される保護膜の下地が平坦な構造もしくは画素間の境界部分が少し深い構造となっており、保護膜を容易に薄膜化することが可能である。その結果、マイクロレンズからセンサ受光面までの高さが低減できる。また、画素間の垂直転送電極配線数を１本とし、画素の境界領域の幅を小さくすることが可能となり、センサ部の開口領域を広く形成できる。
【選択図】図１

Description

本発明は、複数の画素及び信号電荷転送部を設けた半導体基板上に信号電荷の転送電極や遮光膜を配置した固体撮像素子に関する。

図４は従来のＣＣＤイメージセンサの概要を示す平面図である（例えば非特許文献１参照）。
図示のように、半導体チップ１０上には、複数の画素１１Ａを２次元状に配列した画素アレイ部１１が設けられており、この画素アレイ部１１の各画素列に沿って信号電荷を転送する垂直転送部（ＣＣＤレジスタ）１２が形成されている。そして、各垂直転送部１２の終端部には水平転送部（ＣＣＤレジスタ）１３が設けられており、この水平転送部１３の終端部には、転送される信号電荷に対応した電圧信号または電流信号を出力する出力アンプ部１４が設けられている。
画素アレイ部１１の各画素１１Ａで生成された信号電荷は、垂直転送部１２に読み出されて垂直方向に転送され、１画素行毎に水平転送部１３に読み出されて水平方向に転送され、出力アンプ部１４によって１画素毎に電圧信号または電流信号に変換されて出力される。

図５及び図６は画素アレイ部の構造を示しており、図５は図４のＡ‐Ａ線（垂直方向）断面を示し、図６は図４のＢ‐Ｂ線（水平方向）断面を示している。
このイメージセンサでは、Ｎ＋型半導体基板４０８の上層に形成されたＰ型半導体領域４０７中に各画素の光電変換部（センサ部）を設けたものである。各センサ部はＮ＋型半導体領域４０６の表面にＰ＋型半導体領域４０５を設けたものであり、隣接するセンサ部の間はＰ型半導体領域４０７による素子分離部が形成され、その上部には信号電荷の垂直転送部となるＮ＋型半導体領域５０２が形成されている。さらに、センサ部とＮ＋型半導体領域５０２との間には、両者を水平方向に分離してセンサ部からＮ＋型半導体領域５０２への信号電荷の読み出し動作を制御するためのＰ＋型半導体領域５０３が形成されている。

また、半導体基板４０８の上面には、絶縁膜４０４を介してポリシリコン膜等による垂直転送電極５０１及び電極配線４０１、４０２が配置されている。垂直転送電極５０１はＮ＋型半導体領域５０２の上部領域に配置され、電極配線４０１、４０２は一部重複する構造で画素間領域に配置されている。この電極配線４０１、４０２を通して垂直転送電極５０１に所定の駆動パルスを印加することにより、センサ部にて生成された信号電荷をＰ＋型半導体領域５０３を介してＮ＋型半導体領域（垂直転送部）５０２に読み出し、次いで垂直方向に順次転送するように制御する。

また、垂直転送電極５０１及び電極配線４０１、４０２の上層には、絶縁膜４０４を介して遮光膜４０３が形成されている。この遮光膜４０３は例えばＡｌ膜等よりなり、各センサ部の受光領域に対応する開口部を有している。
さらに、この遮光膜４０３の上層には保護膜４０９が積層され、その上にカラーフィルタ４１０やマイクロレンズ４１１が配置されている。
米本和也著ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」

ところで、近年のイメージセンサにおいては、画素サイズの微細化に伴い、受光領域の縮小に対して素子分離部の領域占有率が大きくなる傾向にある。しかし、素子分離部自体は感度や垂直転送の取り扱い電荷量には寄与しないため、撮像特性を劣化させずに画素サイズを微細化するためには、素子分離部を可能な限り狭くすることが望ましい。
また、画素サイズが小さくなると半導体基板表面に形成されている配線の段差の割合が大きくなり、その結果として画素上に形成されるマイクロレンズから半導体基板（センサ部）表面までの距離と画素サイズのアスペクト比が大きくなってしまうため、画素の開口部に対する集光が難しくなる。

そこで本発明は、マイクロレンズからセンサ部表面までの距離と画素サイズとのアスペクト比を低下させて集光効率を改善することができ、さらに画素間の境界領域（素子分離部）を縮小して開口率を向上できる固体撮像素子を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子は、半導体基板に形成された複数の画素列と、前記半導体基板の各画素列に沿って形成される信号電荷転送部と、前記半導体基板上に配置され、前記信号電荷転送部を駆動する転送電極及び配線と、前記半導体基板上の転送電極及び配線の上層に配置され、各画素に対応する開口部を備えた遮光膜とを有し、前記半導体基板の互いに隣接する画素の境界領域に溝部を設け、前記転送電極及び配線と遮光膜を前記溝部内に配置したことを特徴とする。

本発明の固体撮像素子によれば、半導体基板の画素の境界領域に溝部を設け、前記転送電極及び配線と遮光膜を前記溝部内に配置したことから、転送電極や遮光膜が基板上に突出した構造で配置されることがなくなり、その上の積層膜を薄型化でき、センサ部の受光面とマイクロレンズの距離を短縮して集光効率の改善を図ることが可能となる。
また、溝部が素子分離部の上部領域に素子分離部より広い幅で形成され、あるいは、信号電荷転送部の上部領域に信号電荷転送部より広い幅で形成されていることにより、遮光膜の開口部をセンサ部の受光面に対応して配置できる。
また、遮光膜の上面の位置が画素の上面の位置に等しい、あるいは、画素の上面の位置より低いことにより、半導体基板上における転送電極や遮光膜による突出構造を完全になくすことができ、基板上の積層膜の平坦化が容易となる。

また、画素列方向に隣接する画素の境界領域には１本の転送電極膜が配置されることにより、画素間の境界領域の幅を縮小できる。したがって、画素サイズを微細化した時でも、センサ部の開口部のサイズを大きくすることができ、感度等の特性劣化を抑制できる。
また、信号電荷転送部を、画素列方向に隣接する画素の境界領域に１画素おきに交互に配置される２つの転送電極と、画素列と直交方向に隣接する画素の境界領域に１画素おきに交互に配置される２つの転送電極とを用いた４相パルス駆動方式とし、４相パルスのうちの２相のパルスを２つの転送電極の両端部から供給し、残りの２相のパルスを残りの２つの転送電極の上層に配置した電極配線より供給することにより、信号電荷の適正な転送動作を得ることができる。

本発明の実施の形態では、隣接する画素の境界領域に溝部を形成し、その溝部内に転送電極や配線、遮光膜を埋め込み構造で配置するようにした。そのため、上層に配置される保護膜の下地が平坦な構造もしくは画素間の境界部分が少し深い構造となっており、保護膜を容易に薄膜化することが可能である。その結果、マイクロレンズからセンサ受光面までの高さが低減できる。また、画素間の垂直転送電極配線数を１本とし、画素の境界領域の幅を小さくすることが可能となり、センサ部の開口領域を広く形成できる。

図１及び図２は本発明の実施例による固体撮像素子を示す断面図であり、図１は垂直方向断面（図４のＡ‐Ａ線断面に対応する）を示し、図２は水平方向断面（図４のＢ‐Ｂ線断面に対応する）を示している。なお、図中の矢印Ｙが電荷転送方向（垂直方向）を示している。
図示のように、本実施例のイメージセンサは、上述した従来例と同様に、Ｎ＋型半導体基板１０７の上層にＰ型半導体領域１０６を形成し、その中に各画素の光電変換部（センサ部）を設けたものであり、各センサ部にはＮ＋型半導体領域１０５の表面にＰ＋型半導体領域１０４が設けられている。
なお、Ｐ型半導体領域１０６とＮ型半導体基板１０７とで縦型オーバーフロードレイン構造となっており、センサ部の飽和以上の信号量が入射された場合は、Ｎ＋型半導体領域１０５よりＮ型半導体基板１０７に捨てることが可能である。
また、隣接するセンサ部の間はＰ型半導体領域１０６による素子分離部１０６Ａが形成され、その上部には信号電荷の垂直転送部となるＮ＋型半導体領域２０５が形成されている。さらに、センサ部とＮ＋型半導体領域２０５との間には、両者を水平方向に分離してセンサ部からＮ＋型半導体領域２０５への信号電荷の読み出し動作を制御するためのＰ＋型半導体領域２０６が形成されている。

また、半導体基板１０７の上面には、各画素の境界領域に溝部１００Ａ、１００Ｂが形成され、各溝部１００Ａ、１００Ｂには絶縁膜１０３を介して金属膜やポリシリコン膜等による垂直転送電極１０１、２０１、電極配線２０２、２０３、及び電極コンタクト２０４と、遮光膜２０７が埋め込み構造で配置されている。なお、図示のように、溝部１００Ａは、素子分離部１０６Ａの上部領域に素子分離部より広い幅で形成されている。また、溝部１００Ｂは、素子分離部１０６Ａや垂直転送部（Ｎ＋型半導体領域）２０５の上部領域に素子分離部１０６Ａや垂直転送部２０５より広い幅で形成されている。
そして、各溝部１００Ａ、１００Ｂの底面には、センサ部のＰ＋型半導体領域１０４が延長され、素子分離部１０６ＡのＰ型半導体領域１０６と繋がっている。

また、本実施例において、図１に示す画素間の垂直方向の境界領域には垂直転送電極１０１が配置され、図２に示す画素間の水平方向の境界領域には垂直転送電極２０１が配置され、この垂直転送電極２０１用の電極配線２０２、２０３、及び電極コンタクト２０４が配置されている。すなわち、本例では、画素間の垂直方向の境界領域には１本の垂直転送電極１０１が配置される構造となっている。
そして、このような溝部１００Ａ、１００Ｂによる転送電極や遮光膜の埋め込み構造により、遮光膜の上面の位置は、半導体基板１０７の受光表面（Ｐ＋型半導体領域１０４）の上面の位置と等しいか、やや低い位置に配置されている。
また、このように転送電極等を埋め込んだ半導体基板１０７の上部には、絶縁膜１０３や遮光膜２０７を介して保護膜１０８が積層され、その上にカラーフィルタ１０９やマイクロレンズ１１０が配置されている。

次に、図３は本実施例のイメージセンサにおける垂直転送部の配線構造を示す平面図である。本例は、４相の垂直転送クロックを用いる構造となっている。
まず、上層に配置される遮光膜２０７は、各画素の受光領域に対応する開口部２０７Ａを有している。
そして、各画素の水平方向の境界領域（溝部１００Ｂ）には、遮光膜２０７の下に上述した２本の電極配線２０２、２０３が配置され、その下に垂直転送電極２０１Ａ、２０１Ｂが配置されている。そして、垂直転送電極２０１Ａ、２０１Ｂと電極配線２０２、２０３は所定位置で電極コンタクト２０４によって接続されている。なお、これらの垂直転送電極２０１Ａ、２０１Ｂは、センサ部からの読み出し電極も兼ねている。

また、各画素の垂直方向の境界領域（溝部１００Ａ）には、遮光膜２０７の下に上述した垂直転送電極１０１Ａ、１０１Ｂが配置されている。
すなわち、本実施例では、４つの垂直転送電極１０１Ａ、１０１Ｂ、２０１Ａ、２０１Ｂに、それぞれ異なる駆動パルス（垂直転送クロック）が印加される。
なお、垂直転送電極１０１Ａ、１０１Ｂは、転送効率改善の観点から各垂直転送電極の転送長比率を近くするために、垂直転送部２０５上で各画素の垂直方向の境界領域幅よりも太くなるように形成しても構わないが、垂直転送電極２０１Ａ、２０１Ｂの下部の転送電界が十分な場合には、各画素の垂直方向の境界領域幅と同じ太さで形成しても良い。
また、素子作成時には、各垂直転送電極間にある絶縁膜下のポテンシャルは垂直転送電極下より高くなるため、Ｐ型不純物を打ち返すことでポテンシャルの段差を低減する。

このような電極構成において、垂直転送電極１０１Ａ、１０１Ｂには画素列方向（垂直方向）に１画素おきに異なる相のパルスを供給し、垂直転送電極２０１Ａ、２０１Ｂには画素列と直交方向（水平方向）に１画素おきに異なる相のパルスを供給する４相駆動方式によって信号電荷の転送動作を実現する。
具体的には、垂直転送電極１０１Ａ、１０１Ｂにはその両端部から２相の駆動パルスを供給し、垂直転送電極２０１Ａ、２０１Ｂには上層の電極配線２０２、２０３及び電極コンタクト２０４によって２相のパルスを供給する。

次に、本実施例の作用効果を上述した従来例と対比して説明する。
本実施例では、画素の境界領域に溝部を形成し、その内部に転送電極や遮光膜を配置する構造としたことから、保護膜１０８の下地を半導体基板１０７の上面に沿って平坦化でき、保護膜１０８を薄膜化することが可能である。この結果、マイクロレンズ１１０からセンサ部の受光面までの距離を短縮でき、シェーディングの抑制や集光効率の向上を図ることが可能となる。
また、各画素の電荷転送方向の境界領域に配置される転送電極数が１本となっているため、画素の境界領域の幅を細くすることが可能となり、センサ部の開口領域を広く形成できる。

これに対して、図５に示す従来例の構造では、基板上に突出した状態で２層の電極配線４０１、４０２が形成され、その上に遮光膜４０３が配置されており、保護膜４０９の薄膜化が困難なため、結果としてマイクロレンズ４１１からセンサ部の受光面までの距離を短縮することができず、画素サイズを微細化した時の集光が難しい。また、最近は、電極配線を２層構造にせず、２つの電極配線を同じ高さに平行に配置するものもあるが、その場合は２層に形成する場合より高さを低減することは可能であるが、本実施例の構造に比べると高くなってしまう。
また、画素間の電極配線を２層構造にするため、下段の電極配線４０１を太くする必要があり、画素間の幅を縮小しにくいため、センサ部の開口部を広くし難い構造になっている。これは、電極配線を１層構造にして、平行に２本配置する場合も同じことで、２本分の配線幅が必要となるため、開口部を広く形成することは難しく、この点で本実施例の構成が有利となる。
また、図６に示す従来例の構造においても、基板上に突出した状態で転送電極５０１及び遮光膜４０５が配置され、転送電極５０１と遮光膜４０５の段差により、保護膜４０９を薄膜化し難く、本実施例の構成が有利となる。

本発明の実施例による固体撮像素子の画素周辺の構造を示す断面図である。図１に示す固体撮像素子の画素周辺の構造を示す断面図である。図１に示す固体撮像素子の画素周辺の配線構造を示す平面図である。一般的な固体撮像素子の概要を示す平面図である。図４に示す固体撮像素子の画素周辺の構造を示す断面図である。図４に示す固体撮像素子の画素周辺の構造を示す断面図である。

符号の説明

１００Ａ、１００Ｂ……溝部、１０１、２０１……垂直転送電極、１０３……絶縁膜、１０４……Ｐ＋型半導体領域、１０５……Ｎ＋型半導体領域、１０６……Ｐ型半導体領域、１０６Ａ……素子分離部、１０７……Ｎ型半導体基板、１０８……保護膜、２０２、２０３……電極配線、２０４……電極コンタクト。

Claims

半導体基板に形成された複数の画素列と、
前記半導体基板の各画素列に沿って形成される信号電荷転送部と、
前記半導体基板上に配置され、前記信号電荷転送部を駆動する転送電極及び配線と、
前記半導体基板上の転送電極及び配線の上層に配置され、各画素に対応する開口部を備えた遮光膜とを有し、
前記半導体基板の互いに隣接する画素の境界領域に溝部を設け、前記転送電極及び配線と遮光膜を前記溝部内に配置した、
ことを特徴とする固体撮像素子。
前記半導体基板の各画素間に形成された素子分離部を有し、前記溝部が素子分離部の上部領域に素子分離部より広い幅で形成されていることを特徴とする請求項１記載の固体撮像素子。
前記溝部が信号電荷転送部の上部領域に信号電荷転送部より広い幅で形成されていることを特徴とする請求項１記載の固体撮像素子。
前記遮光膜の上面の位置が前記画素の上面の位置に等しいことを特徴とする請求項１記載の固体撮像素子。
前記遮光膜の上面の位置が前記画素の上面の位置より低いことを特徴とする請求項１記載の固体撮像素子。
前記画素列方向に隣接する画素の境界領域には１本の転送電極が配置されることを特徴とする請求項１記載の固体撮像素子。
前記信号電荷転送部は、画素列方向に隣接する画素の境界領域に１画素おきに交互に配置される２つの転送電極と、画素列と直交方向に隣接する画素の境界領域に１画素おきに交互に配置される２つの転送電極とを用いた４相パルス駆動方式であり、４相パルスのうちの２相のパルスを２つの転送電極の両端部から供給し、残りの２相のパルスを残りの２つの転送電極の上層に配置した電極配線より供給することを特徴とする請求項１記載の固体撮像素子。