JP2002164527A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像素子全体を縮小するとともに、所謂シェ
ーディングの発生を防止し、また、単板式で解像度の向
上を図ることができるＭＯＳ型イメージセンサを提供す
る。 【解決手段】 光照射により光発生電荷を発生させる受
光ダイオード１１１と、受光ダイオード１１１に隣接す
る、光発生電荷をゲート電極５９下方のチャネル領域下
に蓄積し、蓄積された光発生電荷により閾値電圧を変調
させて光信号を検出する光信号検出用絶縁ゲート型電界
効果トランジスタ１１２とを備えた画素１０１が行と列
に配列されてなり、受光ダイオード１１１はゲート電極
５９によってその周辺部を囲まれ、ゲート電極５９は受
光ダイオード１１１によってその周辺部を囲まれてな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
し、より詳しくは、ビデオカメラ、電子カメラ、画像入
力カメラ、スキャナ又はファクシミリ等に用いられる閾
値電圧変調方式のＭＯＳ型イメージセンサを用いた固体
撮像装置に関する。

【０００２】

【従来の技術】ＣＣＤ型イメージセンサやＭＯＳ型イメ
ージセンサなどの半導体イメージセンサは量産性に優れ
ているため、パターンの微細化技術の進展に伴い、ほと
んどの画像入力デバイス装置に適用されている。特に、
近年、ＣＣＤ型イメージセンサと比べて、消費電力が小
さく、かつセンサ素子と周辺回路素子とを同じＣＭＯＳ
技術によって作成できるという利点を生かして、ＭＯＳ
型イメージセンサが見直されている。

【０００３】このような世の中の動向に鑑み、本願出願
人はＭＯＳ型イメージセンサの改良を行い、光信号検出
用ＭＯＳトランジスタのチャネル領域下にキャリアポケ
ット（高濃度埋込層）２５を有するセンサ素子に関する
特許出願（特願平１０−１８６４５３号）を行って特許
（登録番号２９３５４９２号）を得ている。このＭＯＳ
型イメージセンサにおいて、この出願の図１３及び図１
４に示すように、単位画素１０１は受光ダイオード１１
１と受光ダイオード１１１に隣接する光信号検出用電界
効果トランジスタ１１２とから構成される。

【０００４】ＭＯＳ型イメージセンサは、この単位画素
１０１が行と列に配列されてなる。隣接する単位画素１
０１は素子分離領域によって分離されている。素子分離
領域は、ＬＯＣＯＳ（LOCcal Oxidation of Silicon）
法により基板表面に形成された絶縁分離領域１４と、そ
の下の半導体基板に形成されたｐ型の拡散分離領域１３
とから構成されている。

【０００５】このＭＯＳ型イメージセンサを用いて、初
期化期間に各電極に高い逆電圧を印加して空乏化させ、
ホールポケット２５に残る光発生正孔を放出させる。蓄
積期間に受光ダイオード１１１部にマイクロレンズによ
り集光された光を照射して光発生正孔を生じさせ、移動
させてホールポケット２５に蓄積させ、読出期間に光発
生正孔の蓄積量に比例して変調された光信号検出用電界
効果トランジスタ１１２の閾値電圧を検出することによ
り光信号を検出する。

【０００６】

【発明が解決しようとする課題】ところで、画素配列を
さらに高密度化すべく、画素ピッチを小さくしようとす
る場合、受光ダイオード１１１部分に比べてゲート電極
１９の周辺部の構造は複雑なので、ゲート電極１９の縮
小率は受光ダイオード１１１部分の縮小率に比べて制限
される。従って、現状又は近い将来においては、ゲート
電極１９の幅は画素ピッチに対して１／２以上、或いは
画素がさらに微細化されると画素ピッチに対して２／３
以上になると考えられる。

【０００７】このような状況を基に画素ピッチを小さく
しようとする場合、図９に示すように、受光ダイオード
１１１の受光部が細長い長方形状になってくる。このた
め、マイクロレンズにより集光された光に焦点ボケなど
があり、光スポット径が多少広がった場合、図１０
（ｃ）に示すように、照射された光が受光部の短辺方向
で受光部からはみ出てしまうことがある。この場合、短
辺方向の両端部で入射光量が不足し、このため、均一パ
ターンを撮影したときでもイメージセンサからの出力が
不均一になるという、所謂シェーディングが生じる。

【０００８】また、ＣＣＤ素子を用いた撮像装置では３
つのＣＣＤ素子により受光する３板式等の方式により解
像度を向上させるようにしているが、ＭＯＳ型イメージ
センサでは低消費電力、かつ小型という特徴を生かせる
ように、１つの撮像素子により受光する単板式で解像度
を向上させることが望まれている。さらに、ＬＯＣＯＳ
による素子分離をやめて、撮像素子全体をさらに小型化
したいという要求もある。

【０００９】本発明は、上記従来技術の問題点に鑑みて
創作されたものであり、撮像素子全体を小型化するとと
もに、所謂シェーディングの発生を防止し、また、単板
式で解像度の向上を図ることができる固体撮像装置を提
供するものである。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、この発明は固体撮像装置に係り、その固体撮像装置
の基本構成として、図２及び図４に示すように、光照射
により光発生電荷を発生させる受光ダイオード１１１
と、受光ダイオード１１１に隣接する、光発生電荷をゲ
ート電極５９下方のチャネル領域５４ｃ下に蓄積し、蓄
積された光発生電荷により閾値電圧を変調させて光信号
を検出する光信号検出用絶縁ゲート型電界効果トランジ
スタ１１２とを備えた画素１０１が行と列に配列されて
なり、図１、図３、図５乃至図８に示すように、受光ダ
イオード１１１は絶縁ゲート型電界効果トランジスタ１
１２のゲート電極５９によってその周辺部を囲まれ、絶
縁ゲート型電界効果トランジスタ１１２のゲート電極５
９は受光ダイオード１１１によってその周辺部を囲まれ
ていることを特徴としている。また、同一の行内にある
絶縁ゲート型電界効果トランジスタ１１２のゲート電極
５９が相互に接続され、かつ同一の列内にある絶縁ゲー
ト型電界効果トランジスタ１１２のソース領域５６が相
互に接続されていることを特徴としている。

【００１１】また、絶縁ゲート型電界効果トランジスタ
１１２のゲート電極５９はリング状を有し、ゲート電極
５９の内周部の内側にソース領域５６が設けられ、ゲー
ト電極５９の外周部の外側にドレイン領域５７ａが設け
られ、かつ受光ダイオード１１１及び絶縁ゲート型電界
効果トランジスタ１１２はドレイン領域５７ａと同じ導
電型を有する拡散分離領域５３が一連なりとなっている
素子分離領域によって囲まれている。この場合、拡散分
離領域５３は、ドレイン領域５７ａと同じ導電型を有す
るウエル領域５４ａ，５４ｂよりも深い導電型不純物領
域がドレイン領域５７ａと接続して形成されてなること
を特徴としている。また、ゲート電極５９の外周部の平
面形状は四辺以上の辺を有する多角形状又は円形状であ
ることを特徴としている。この場合、受光ダイオード１
１１はゲート電極５９の多角形の少なくとも一辺に、又
は円形状の円周の一部分に隣接して設けられていること
を特徴としている。そして、画素におけるゲート電極５
９から受光ダイオード１１１に至る方向は、行方向及び
列方向に対して斜め方向、又は並行方向に一致している
ことを特徴としている。

【００１２】さらに、固体撮像装置内の画素１０１の平
面配置においては、特に、図５乃至図８に示すように、
行方向に沿って及び列方向に沿って受光ダイオード１１
１とゲート電極５９とが交互に並んでいることを特徴と
している。この場合、特に、図５に示すように、同一の
行内の画素１０１の並びは行方向に沿って直線状になっ
ており、かつ受光ダイオード１１１の並びは行方向に沿
ってジグザクとなっている また、特に、図６乃至図８に示すように、受光ダイオー
ド１１１の並び以外に、同一の行内の画素１０１の並び
が、行方向に沿ってジグザクとなっていることを特徴と
している。

【００１３】以下に、上記構成により奏される作用・効
果を説明する。本発明の固体撮像装置では、光信号検出
用絶縁ゲート型電界効果トランジスタ１１２とを備えた
画素１０１が行と列に配列されてなり、受光ダイオード
１１１は絶縁ゲート型電界効果トランジスタ１１２のゲ
ート電極５９によってその周辺部を囲まれ、絶縁ゲート
型電界効果トランジスタ１１２のゲート電極５９は受光
ダイオード１１１によってその周辺部を囲まれている。
即ち、図１、図３、図５乃至図８に示すような画素配置
となる。この場合、一つの画素１０１において、外周部
の平面形状が四辺以上の辺を有する多角形状又は円形状
であるようなリング状のゲート電極５９が設けられ、受
光ダイオード１１１がゲート電極５９の多角形の少なく
とも一辺に、又は円形状の円周の一部分に隣接して設け
られている。

【００１４】図１及び図３では、ゲート電極５９から受
光ダイオード１１１に至る方向が、行方向及び列方向に
対して斜め方向に一致するように、画素１０１内を配置
しているので、ゲート電極５９の幅を画素ピッチに対し
て１／２以上、或いは２／３以上に保持しつつ、例えば
四角形状の受光部の短辺と長辺との比が１に近くなると
いう、所謂等方的な広がりを有する受光部を備えた受光
ダイオード１１１を形成することが容易になる。

【００１５】また、図５では、ゲート電極５９から受光
ダイオード１１１に至る方向が、行方向及び列方向に対
して並行方向に一致するように、画素１０１内を配置し
ている。かつ、受光ダイオード１１１の並びは行方向に
沿ってジグザクとなっている。従って、特に行方向にお
いて、ゲート電極５９の幅を画素ピッチに対して１／２
以上、或いは２／３以上に保持しつつ、所謂等方的な広
がりを有する受光部を備えた受光ダイオード１１１を形
成することが容易になる。

【００１６】また、図６乃至図８では、ゲート電極５９
から受光ダイオード１１１に至る方向が、行方向及び列
方向に対して並行方向に一致するように、画素１０１内
を配置している。かつ、受光ダイオード１１１の並び、
及び同一の行内の画素１０１の並びが、行方向に沿って
ジグザクとなっている。即ち、行及び列方向について実
質的に画素ピッチが約１／２ピッチ縮小されることにな
るため、ゲート電極５９の幅を画素ピッチに対して１／
２以上、或いは２／３以上に保持しつつ、所謂等方的な
広がりを有する受光部を備えた受光ダイオード１１１を
形成することが容易になる。ところで、何も工夫しない
で画素を配置した図９のような場合、図１０（ｃ）のよ
うに、照射光スポットが受光部からはみ出てしまうこと
により、画素からの光電気信号の出力が低下する。一
方、この発明のような画素配列では、より等方的な広が
りを有する受光部を備えた受光ダイオード１１１を得る
ことができるため、図１０（ａ）、（ｂ）に示すよう
に、照射光スポットが受光部からはみ出てしまうことに
より、画素からの光電気信号の出力が低下するという、
所謂シェーディングの発生を防止することができる。

【００１７】また、固体撮像装置内の画素１０１の平面
配置においては、図５乃至図８に示すように、行方向に
沿って及び列方向に沿って受光ダイオード１１１とゲー
ト電極５９とが交互に並んでいる。この場合、特に、図
５に示すように、同一の行内の画素１０１の並びは行方
向に沿って直線状になっており、かつ受光ダイオード１
１１の並びは行方向に沿ってジグザクとなっている。ま
た、特に、図６乃至図８に示すように、受光ダイオード
１１１の並び以外に、同一の行内の画素１０１の並び
が、行方向に沿ってジグザクとなっている。

【００１８】図５乃至図８のような配列、即ち受光ダイ
オード１１１の中心の並びがジグザクしているような配
列は、ＣＣＤ素子を用いた３板式の固体撮像装置におけ
る所謂画素ずらしと同じ効果を有する。即ち、特定の行
の受光部の並びをその上又は下の行の受光部の並びに対
して１／２ピッチずらすことにより、実質的に受光部の
間にさらに受光部が存在することになり、画素ずらしを
行なわない場合の映像に比して、受光部間の映像信号も
取り込まれる。従って、単板式で解像度を向上させるこ
とができる。なお、単板式の画素ずらしは、ＣＣＤの場
合、逐次出力方式を用いているので、相当難しいと考え
られるが、この発明のようなＭＯＳ型素子の場合、任意
の行の画素から映像信号を出力できるため、単板式の画
素ずらしによる解像度の向上は容易である。

【００１９】また、リング状のゲート電極５９が設けら
れ、ゲート電極５９の内側がソース領域５６となり、そ
の外側がドレイン領域５７ａとなっている。従って、ド
レイン領域５７ａと同じ導電型で、かつドレイン領域５
７ａと接続する拡散分離領域５３により素子分離領域を
形成することで、ＬＯＣＯＳ法による素子分離を用いて
なくてもよいので、撮像素子全体の微細化が可能とな
る。

【００２０】なお、ウエル領域５４ａ，５４ｂ等が上記
と逆の導電型の場合、即ち高濃度埋込層２５がｎ型の場
合、高濃度埋込層２５はエレクトロンポケット（キャリ
アポケット）となり、光発生電子を蓄積することにな
る。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態に係るＭＯＳ型イメージセンサを構成する画素のレイ
アウトについて示す平面図である。

【００２２】図１に示すように、受光ダイオード１１１
と、受光ダイオード１１１に隣接する光信号検出用絶縁
ゲート型電界効果トランジスタ（以下、単にＭＯＳトラ
ンジスタと称する場合もある。）１１２とを備えた画素
１０１が行と列に配列されている。ＭＯＳトランジスタ
１１２としてｎチャネルＭＯＳ（ｎＭＯＳ）を用いてい
る。画素１０１は拡散分離領域５３が一連なりとなって
いる素子分離領域によって囲まれている。また、ＭＯＳ
トランジスタ１１２の部分のゲート電極５９は周縁部が
八角形状を有し、帯状、かつリング状を有している。

【００２３】行方向に沿って並ぶＭＯＳトランジスタ１
１２のゲート電極５９は垂直走査信号（ＶＳＣＡＮ）供
給線５９ａ，５９ｂ，・・・によって相互に接続され、
かつ列方向に沿って並ぶＭＯＳトランジスタ１１２のソ
ース領域５６は垂直出力線（又はソース電極）６０ａ，
６０ｂ，・・・によって相互に接続されている。垂直走
査信号（ＶＳＣＡＮ）供給線５９ａ，５９ｂ，・・・と
垂直出力線（又はソース電極）６０ａ，６０ｂ，・・・
とは相互に交差する方向に延びている。ドレイン領域５
７ａと接続された拡散分離領域５３はドレイン電圧（Ｖ
ＤＤ）供給線（又はドレイン電極）６１ａ，６１ｂ，・
・・を兼ねている。

【００２４】第１の実施の形態では、特に、以下のよう
な特徴を有している。即ち、画素１０１内では、ＭＯＳ
トランジスタ１１２のゲート電極５９から受光ダイオー
ド１１１に至る方向が行方向及び列方向に対して斜め方
向に向いている。受光ダイオード１１１は、当該画素内
のＭＯＳトランジスタ１１２のゲート電極５９、及び隣
接する画素のＭＯＳトランジスタ１１２のゲート電極５
９によってその周辺部を囲まれている。逆に、ＭＯＳト
ランジスタ１１２のゲート電極５９は、当該画素内の受
光ダイオード１１１、及び隣接する画素の受光ダイオー
ド１１１によってその周辺部を囲まれている。

【００２５】また、同じ垂直走査信号（ＶＳＣＡＮ）供
給線５９ａ，５９ｂ，・・・によって相互に接続された
ＭＯＳトランジスタ１１２のゲート電極５９は行方向に
沿って一直線状に並び、垂直出力線（又はソース電極）
６０ａ，６０ｂ，・・・によってソース領域５６が相互
に接続されたＭＯＳトランジスタ１１２のゲート電極５
９は列方向に沿って一直線状に並んでいる。

【００２６】次に、図２を参照して本発明の実施の形態
に係るＭＯＳ型イメージセンサの一つの画素１０１の断
面構造について説明する。図２は、図１のII−II線に沿
う断面図である。図２に示すように、受光ダイオード１
１１とＭＯＳトランジスタ１１２は、それぞれ異なるｐ
型のウエル領域、即ち第１のウエル領域５４ａと第２の
ウエル領域５４ｂに形成され、それらのウエル領域５４
ａ、５４ｂは互いに接続されている。受光ダイオード１
１１の部分の第１のウエル領域５４ａは光照射による電
荷の発生領域の一部を構成している。ＭＯＳトランジス
タ１１２の部分の第２のウエル領域５４ｂはこの領域５
４ｂに付与するポテンシャルによってチャネルの閾値電
圧を変化させることができるゲート領域を構成してい
る。

【００２７】ＭＯＳトランジスタ１１２の部分の帯状、
かつリング状を有するゲート電極５９の内周部の内側に
ｎ型のソース領域５６が設けられ、同じゲート電極５９
の外周部の外側にｎ型のドレイン領域５７ａが設けられ
ている。ソース領域５６とドレイン領域５７ａとの間の
領域であって、ゲート電極５９の下の第２のウエル領域
５４ｂの表層がチャネル領域となっている。ゲート電極
５９はゲート絶縁膜５８を介してチャネル領域５４ｃ上
に形成されている。通常の動作電圧において、そのチャ
ネル領域を電子の蓄積状態或いはデプレーション状態に
保つため、チャネル領域に適当な濃度のｎ型不純物を導
入し、チャネルドープ層５４ｃを形成している。

【００２８】さらに、ドレイン領域５７ａが延在して受
光ダイオード１１１の不純物領域５７が形成されてい
る。即ち、不純物領域５７とドレイン領域５７ａとは互
いに接続した第１及び第２のウエル領域５４ａ，５４ｂ
の表層に大部分の領域がかかるように一体的に形成され
ている。さらに、不純物領域５７及びドレイン領域５７
ａは画素１０１の周辺部まで延び、画素１０１を囲む拡
散分離領域５３と接続されている。

【００２９】さらに、このＭＯＳ型イメージセンサの特
徴であるキャリアポケット（高濃度埋込層）５５は、ド
レイン領域５７ａからソース領域５６に至るチャネル長
方向の一部領域であって、ソース領域５６側に形成さ
れ、かつチャネル幅方向全域にわたって形成されてい
る。また、上記の構成要素はシリコン酸化膜等の絶縁膜
６４によって被覆されており、受光ダイオード１１１の
受光窓６３以外の領域は、その絶縁膜６４上に形成され
た金属層（遮光膜）６２により遮光されている。

【００３０】次に、図１１を参照して上記の構造の単位
画素を用いたＭＯＳ型イメージセンサの全体の構成につ
いて説明する。図１１は、この実施の形態におけるＭＯ
Ｓ型イメージセンサの回路構成図を示す。図１１に示す
ように、このＭＯＳ型イメージセンサは、２次元アレー
センサの構成を採っており、上記した構造の画素１０１
が列方向及び行方向にマトリクス状に配列されている。

【００３１】また、垂直走査信号（ＶＳＣＡＮ）の駆動
走査回路１０２及びドレイン電圧（ＶＤＤ）の駆動走査
回路１０３が画素領域を挟んでその左右に配置されてい
る。垂直走査信号供給線（ＶＳＣＡＮ供給線）５９ａ，
５９ｂ，・・・は垂直走査信号の駆動走査回路１０２か
ら行毎に一つずつでている。各垂直走査信号供給線５９
ａ，５９ｂ，・・・は、行方向に並ぶ全ての単位画素１
０１内のＭＯＳトランジスタ１１２のゲート電極５９に
接続されている。

【００３２】また、ドレイン電圧供給線（ＶＤＤ供給
線）６１ａ，６１ｂ，・・・はドレイン電圧（ＶＤＤ）
の駆動走査回路１０３から行毎に一つずつでている。各
ドレイン電圧供給線６１ａ，６１ｂ，・・・は、行方向
に並ぶ全ての単位画素１０１内の光信号検出用ＭＯＳト
ランジスタ１１２のドレイン領域５７ａに接続されてい
る。

【００３３】また、垂直出力線６０ａ，６０ｂ，・・・
が列毎に一つずつ出ており、各垂直出力線６０ａ，６０
ｂ，・・・は列方向に並ぶ全ての単位画素１０１内のＭ
ＯＳトランジスタ１１２のソース領域５６にそれぞれ接
続されている。さらに、ＭＯＳトランジスタ１１２のソ
ース領域５６は列毎に垂直出力線６０ａ，６０ｂ，・・
・を通して信号出力回路１０５と接続している。そし
て、図１０に示すように、ソース領域５６は上記の信号
出力回路１０５内の図示しないキャパシタからなるライ
ンメモリと直結している。

【００３４】垂直走査信号（ＶＳＣＡＮ）及び水平走査
信号（ＨＳＣＡＮ）により、遂次、各単位画素１０１の
ＭＯＳトランジスタ１１２を駆動して光の入射量に比例
した、残留電荷によるノイズ成分を含まない映像信号
（Ｖout ）が信号出力回路１０５から読み出される。次
に、上記のＭＯＳ型イメージセンサにおける光信号検出
のための素子動作について図１２を参照して説明する。
図１２は光信号検出のための素子動作を示すタイミング
チャートである。

【００３５】光信号検出のための素子動作においては、
蓄積期間−読出期間−初期化期間（掃出期間）−蓄積期
間−・・というように、蓄積期間−読出期間−初期化期
間（掃出期間）という一連の過程が繰り返される。な
お、この実施の形態では、蓄積期間−読出期間の間にホ
ールポケットリセット期間を設け、初期化期間−蓄積期
間の間にブランキング期間を設けている。

【００３６】図１２に示す蓄積期間では、光照射により
キャリアを発生させ、キャリアのうち正孔（ホール）を
第１及び第２のウエル領域５４ａ，５４ｂ内を移動させ
てキャリアポケット５５に蓄積する。この場合、ドレイ
ン領域５７ａに凡そ＋１．６Ｖの正の電圧を印加すると
ともに、ソース領域５６を高インピーダンス状態に保持
する。ゲート電極５９にＭＯＳトランジスタ１１２のチ
ャネル領域に十分な電子が蓄積されるような凡そ＋２Ｖ
の正の電圧を印加する。結果的にソース領域５６もドレ
イン領域５７ａと同じ凡そ＋１．６Ｖの正の電圧が印加
されることになる。この蓄積期間は、第１及び第２のラ
インメモリにそれぞれ記憶させた光信号により変調した
第１のソース電位と光信号がはいる前の第２のソース電
位との差の電圧を出力させる期間でもある。

【００３７】同じく読出期間では、キャリアポケット５
５に蓄積された光発生電荷によるＭＯＳトランジスタ１
１２の閾値電圧の変化をソース電位の変化として読み取
り、第１のラインメモリに記憶させる。ＭＯＳトランジ
スタ１１２が飽和状態で動作するように、ドレイン領域
５７ａに凡そ＋２〜３Ｖの正の電圧を印加するととも
に、ゲート電極５９に凡そ＋２〜３Ｖの正の電圧を印加
する。

【００３８】同じく初期化期間では、光発生電荷（光発
生キャリア）を蓄積する前に、読み出しが終わって残留
する光発生電荷や、アクセプタやドナー等を中性化し、
或いは表面準位に捕獲されている正孔や電子等、光信号
の読み出し前の残留電荷を半導体内から排出して、キャ
リアポケット５５を空にする。ソース領域５６やドレイ
ン領域５７ａやゲート電極５９に約＋５Ｖ以上の正の高
電圧を印加する。

【００３９】ブランキング期間では、初期化期間と蓄積
期間の間に水平走査の折返しに必要な期間であり、この
期間を利用してキャリアポケット５５から光発生電荷を
掃き出した状態での第２のソース電位を第２のラインメ
モリに記憶させる。この期間も、受光ダイオード１１１
やＭＯＳトランジスタ１１２には上記読出期間と同様な
電圧が印加される。

【００４０】次に、図１及び図２に示す構成と異なる他
の構成について図３及び図４を参照して説明する。図３
は、図１に示す構造と異なる他の構造を示す平面図であ
り、図４は図３のIII−III線に沿う断面図である。図１
に示す構造に対して、ＶＳＣＡＮ供給線５９ａ，５９
ｂ，・・・と並行して延びるＶＤＤ供給線６１ａ，６１
ｂ，・・・をドレイン領域５７ａ上方に新たに設け、各
画素１０１のドレイン領域５７ａと接続していることを
特徴としている。なお、図３、４中、図１、２に示す符
号と同じものは図１、２と同じものを示す。

【００４１】図３、４に示すような構造とすることで、
画素１０１間のドレイン電圧の電位差を最小にして、固
体撮像装置の動作を均一にすることができる。以上のよ
うに、この発明の第１の実施の形態によれば、一つの画
素１０１において、周縁部の平面形状が八角形状である
ようなゲート電極５９を用い、受光ダイオード１１１が
ゲート電極５９の八角形の少なくとも一辺に隣接して設
けられ、上記画素１０１が行と列に配列されてなる。ま
た、ゲート電極５９から受光ダイオード１１１に至る方
向が、行方向及び列方向に対して斜め方向に一致するよ
うに、画素１０１内を配置している。かつ、受光ダイオ
ード１１１は絶縁ゲート型電界効果トランジスタ１１２
のゲート電極５９によってその周辺部を囲まれ、絶縁ゲ
ート型電界効果トランジスタ１１２のゲート電極５９は
受光ダイオード１１１によってその周辺部を囲まれるよ
うに配列している。これにより、例えば四角形状の受光
部の短辺と長辺との比が１に近くなるという、所謂等方
的な広がりを有する受光部を備えた受光ダイオード１１
１を形成することが容易になる。ところで、ゲート電極
５９の幅を画素１０１のピッチの１／２以上或いは２／
３以上とした場合、図９のように何も工夫しないで画素
を配置すると、受光部が細長い長方形状となるため、図
１０（ｃ）のように、照射光スポットが受光部からはみ
出てしまうことにより、画素からの光電気信号の出力が
低下する。一方、この発明のような画素配列では、より
等方的な広がりを有する受光部を備えた受光ダイオード
１１１を得ることができるため、図１０（ａ）に示すよ
うに、照射光スポットが受光部からはみ出てしまうこと
により、画素からの光電気信号の出力が低下するとい
う、所謂シェーディングの発生を防止することができ
る。

【００４２】（第２の実施の形態）図５は、本発明の第
２の実施の形態に係るＭＯＳ型イメージセンサ内におけ
る画素の配列について示す平面図である。この発明の第
２の実施の形態において、同一の行内の画素１０１の並
びは行方向に沿って一直線状になっている点は第１の実
施の形態と同じである。また、受光ダイオード１１１
が、当該画素１０１内のＭＯＳトランジスタ１１２のゲ
ート電極５９、及び隣接する画素のＭＯＳトランジスタ
１１２のゲート電極５９によってその周辺部を囲まれ、
逆にＭＯＳトランジスタ１１２のゲート電極５９は、当
該画素内の受光ダイオード１１１、及び隣接する画素の
受光ダイオード１１１によってその周辺部を囲まれてい
るている点も第１の実施の形態と同じである。

【００４３】一方、第１の実施の形態と異なるところ
は、画素１０１内では、ＭＯＳトランジスタ１１２のゲ
ート電極５９から受光ダイオード１１１に至る方向が行
方向に直交し、列方向に向いている点である。また、Ｍ
ＯＳトランジスタ１１２のゲート電極５９の並びは行方
向に沿ってジグザクとなっている点である。また、一行
内ではドレイン領域５７ａと同じ導電型を有する拡散分
離領域５３が一連なりとなっており、第１及び第２のウ
エル領域５４ａ，５４ｂより深く形成された素子分離領
域５３によって画素１０１が囲まれている点は第１の実
施の形態と同じであるが、行間を分離する行間分離帯６
２ａが設けられている点が第１の実施の形態と異なる。
行間分離帯６２ａは、例えば、ＬＯＣＯＳ（Local Oxid
e of Silicon）によるフィールド酸化膜と、フィールド
酸化膜下の半導体基板の表面から基板に達するｐ型層と
から構成される。

【００４４】他の構成は、図５において、図１及び図２
中の符号と同じ符号で示すものは図１及び図２と同じも
のを示すため、その説明を省略する。さらに、画素１０
１の断面構造も、上記行間分離帯６２ａを除いて図２に
示す画素の断面構造と同じなので、説明を省略する。こ
の発明の第２の実施の形態の構成によっても、第１の実
施の形態と同様な効果を有する。

【００４５】さらに、第２の実施の形態では、第１の実
施の形態の構成と異なる以下のような構成を有する。即
ち、固体撮像装置内の画素１０１の平面配置において
は、図５に示すように、行方向に沿って及び列方向に沿
って受光ダイオード１１１とゲート電極５９とが交互に
並んでいる。この場合、特に、同一の行内の画素１０１
の並びは行方向に沿って直線状になっており、かつ受光
ダイオード１１１の並びは行方向に沿ってジグザクとな
っている。

【００４６】図５のような配列、即ち受光ダイオード１
１１の中心の並びがジグザクしているような配列は、Ｃ
ＣＤ素子を用いた３板式の固体撮像装置における所謂画
素ずらしと同じ効果を有する。即ち、特定の行の受光部
の並びをその上又は下の行の受光部の並びに対して１／
２ピッチずらすことにより、実質的に受光部の間にさら
に受光部が存在することになり、画素ずらしを行なわな
い場合の映像に比して、受光部間の映像信号も取り込ま
れる。従って、単板式で解像度を向上させることができ
る。

【００４７】なお、単板式の画素ずらしは、ＣＣＤイメ
ージセンサの場合、逐次出力方式を用いているので、相
当難しいと考えられるが、この発明のようなＭＯＳ型イ
メージセンサの場合、任意の行の画素から映像信号を出
力できるため、単板式の画素ずらしによる解像度の向上
は容易である。 （第３の実施の形態）図６は、本発明の第３の実施の形
態に係るＭＯＳ型イメージセンサ内における画素の配列
について示す平面図である。

【００４８】この第３の実施の形態において、受光ダイ
オード１１１の並び、及びＭＯＳトランジスタ１１２の
ゲート電極５９の並びがともに行方向に沿ってジグザク
となっている点は第２の実施の形態と同様である。ま
た、受光ダイオード１１１が、当該画素１０１内のＭＯ
Ｓトランジスタ１１２のゲート電極５９、及び隣接する
画素のＭＯＳトランジスタ１１２のゲート電極５９によ
ってその周辺部を囲まれ、逆にＭＯＳトランジスタ１１
２のゲート電極５９は、当該画素内の受光ダイオード１
１１、及び隣接する画素の受光ダイオード１１１によっ
てその周辺部を囲まれているている点も第２の実施の形
態と同じである。

【００４９】一方、第２の実施の形態と異なるところ
は、画素１０１内では、ＭＯＳトランジスタ１１２のゲ
ート電極５９から受光ダイオード１１１に至る方向が行
方向に向いている点である。また、一行内ではドレイン
領域５７ａと同じ導電型を有する拡散分離領域５３が一
連なりとなっており、第１及び第２のウエル領域５４
ａ，５４ｂより深く形成された素子分離領域５３によっ
て画素１０１が囲まれている点は第１及び第２の実施の
形態と同じであるが、行間を分離する行間分離帯６２ａ
が設けられていない点が第２の実施の形態と異なる。

【００５０】さらに、ゲート電極５９同士を接続するゲ
ート相互接続部５９ｘをゲート電極５９と同じ材料で形
成している点が第２の実施の形態と異なる。接続部５９
ｘは、例えばパターニングによりゲート電極５９を形成
する際にゲート電極５９と同じ材料をパターニングして
同時に形成する。なお、図１、図３及び図５中、点線で
示した第２のウエル領域５４ｂ、不純物領域５７、及び
ドレイン領域５７ａは、上記図６においても、図１、図
３及び図５と同様に、ゲート電極５９の周囲に存在して
いるが、図６においては省略している。

【００５１】また、他の構成は、図６において、図１及
び図２中の符号と同じ符号で示すものは図１及び図２と
同じものを示す。説明を省略する。また、画素１０１の
断面構造は図２に示す画素の断面構造と同じなので、説
明を省略する。次に、図６に示す構成と異なる他の構成
について図７を参照して説明する。図７は、図６に示す
構造と異なる他の構造を示す平面図である。

【００５２】図６に示す構造に対して、接続部５９ｘに
よりゲート電極５９を相互に接続する代わりに、ＶＳＣ
ＡＮ供給線５９ａ，５９ｂ，・・・によりゲート電極５
９を相互に接続していることを特徴としている。なお、
図７中、図６に示す符号と同じものは図６と同じものを
示す。以上のように、この発明の第３の実施の形態は、
第２の実施の形態とほぼ同様な構成を有するので、第２
の実施の形態と同様な効果を有する。

【００５３】（第４の実施の形態）図８は、本発明の第
４の実施の形態に係るＭＯＳ型イメージセンサ内におけ
る画素の配列について示す平面図である。この第３の実
施の形態において、受光ダイオード１１１の並び、及び
ＭＯＳトランジスタ１１２のゲート電極５９の並びが行
方向に沿ってジグザクとなっている点は第２及び第３の
実施の形態と同様である。また、受光ダイオード１１１
が、当該画素１０１内のＭＯＳトランジスタ１１２のゲ
ート電極５９、及び隣接する画素のＭＯＳトランジスタ
１１２のゲート電極５９によってその周辺部を囲まれ、
逆にＭＯＳトランジスタ１１２のゲート電極５９は、当
該画素内の受光ダイオード１１１、及び隣接する画素の
受光ダイオード１１１によってその周辺部を囲まれてい
るている点も第２及び第３の実施の形態と同じである。

【００５４】一方、第３の実施の形態と異なるところ
は、画素１０１内では、ＭＯＳトランジスタ１１２のゲ
ート電極５９から受光ダイオード１１１に至る方向が列
方向に向いている点である。また、一行内ではドレイン
領域５７ａと同じ導電型を有する拡散分離領域５３が一
連なりとなっており、第１及び第２のウエル領域５４
ａ，５４ｂより深く形成された素子分離領域５３によっ
て画素１０１が囲まれている点は第１乃至第３の実施の
形態と同じであるが、行間を分離する行間分離帯６２ａ
が設けられていない点が第２の実施の形態と異なる。

【００５５】さらに、ゲート電極５９同士を接続するゲ
ート相互接続部５９ｘをゲート電極５９と同じ材料で形
成している点が第３の実施の形態と同じである。第３の
実施の形態と同様に、接続部５９ｘは、例えばパターニ
ングによりゲート電極５９を形成する際にゲート電極５
９と同じ材料をパターニングして同時に形成する。な
お、図１、図３及び図５中、点線で示した第２のウエル
領域５４ｂ、不純物領域５７、及びドレイン領域５７ａ
は、上記図８においても、図１、図３及び図５と同様
に、ゲート電極５９の周囲に存在しているが、図８にお
いては省略している。

【００５６】また、他の構成は、図８において、図６及
び図７中の符号と同じ符号で示すものは図６及び図７と
同じものを示す。説明を省略する。画素１０１の断面構
造も、図２に示す画素の断面構造と同じなので、説明を
省略する。以上のように、この発明の第４の実施の形態
は、第２及び第３の実施の形態とほぼ同様な構成を有す
るので、第２及び第３の実施の形態と同様な効果を有す
る。

【００５７】（比較例）図９は、上記実施の形態に係る
ＭＯＳ型イメージセンサに対する比較例のＭＯＳ型イメ
ージセンサにおける画素の配列について示す平面図であ
る。画素１０１内の受光ダイオード１１１とＭＯＳトラ
ンジスタ１１２の並びが行方向と同じ方向に向くように
して画素１０１を行と列に配列している。

【００５８】この場合、上記実施の形態と異なり、受光
ダイオード１１１、及びゲート電極５９が列方向にそれ
ぞれ一直線状に並んでいる。一つの画素の微細化を行な
って、画素１０１内のゲート電極５９の幅を画素１０１
のピッチの１／２以上、或いはさらに微細化がなされて
２／３以上とする場合、受光部は、図９のように、受光
部が細長い長方形状となる。このため、図１０（ｃ）の
ように、照射光スポットが受光部からはみ出てしまうた
め、画素からの光電気信号の出力が低下する。一方、上
記第１乃至第４の実施の形態のような画素配列では、よ
り等方的な広がりを有する受光部を備えた受光ダイオー
ド１１１を得ることができるため、図１０（ａ）、
（ｂ）に示す第１及び第２の実施の形態の画素で代表す
るように、照射光スポットが受光部に収まるようにな
る。このため、照射光スポットが受光部からはみ出して
しまうことにより画素１０１からの光電気信号の出力が
低下するという、所謂シェーディングの発生を防止する
ことができる。

【００５９】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、上記の実施の形態では、ゲート
電極５９の周縁部の平面形状が八角形状であるが、八角
形状以外に、四辺以上の辺を有する多角形状又は円形状
であるようなものを用いることができる。

【００６０】さらに、この発明が適用される画素１０１
の構造として種々の変形例が考えられるが、受光ダイオ
ード１１１と光信号検出用のＭＯＳトランジスタ１１２
とが隣接して一つの画素１０１を構成し、受光ダイオー
ド１１１は絶縁ゲート型電界効果トランジスタ１１２の
ゲート電極５９によってその周辺部を囲まれ、絶縁ゲー
ト型電界効果トランジスタ１１２のゲート電極５９は受
光ダイオード１１１によってその周辺部を囲まれていれ
ばよい。

【００６１】また、一つの行において、受光ダイオード
１１１の並びがジクザクになるように配列され、行方向
及び列方向に対して受光ダイオード１１１の並びが実質
的に凡そ１／２ピッチとなるように配置されていればよ
い。また、ｐ型の基板５１上のｎ型層５２ａ，５２ｂ内
に第１及び第２のウエル領域５４ａ、５４ｂを形成して
いるが、ｎ型層５２ａ，５２ｂの代わりに、ｐ型のエピ
タキシャル層にｎ型不純物を導入してｎ型層を形成し、
このｎ型層内に第１及び第２のウエル領域５４ａ、５４
ｂを形成してもよい。

【００６２】さらに、ｐ型の基板５１を用いているが、
代わりにｎ型の基板を用いてもよい。この場合、上記実
施の形態と同様な効果を得るためには、上記実施の形態
等で説明した各層及び各領域の導電型をすべて逆転させ
ればよい。この場合、キャリアポケット５５に蓄積すべ
きキャリアは電子及び正孔のうち電子である。

【００６３】

【発明の効果】以上のように、本発明によれば、光信号
検出用絶縁ゲート型電界効果トランジスタとを備えた画
素が行と列に配列されてなり、受光ダイオードは絶縁ゲ
ート型電界効果トランジスタのゲート電極によってその
周辺部を囲まれ、絶縁ゲート型電界効果トランジスタの
ゲート電極は受光ダイオードによってその周辺部を囲ま
れている。これにより、例えば四角形状の受光部の短辺
と長辺との比が１に近くなるという、所謂等方的な広が
りを有する受光部を備えた受光ダイオードを形成するこ
とが容易になる。このため、照射光スポットが受光部か
らはみ出てしまうことにより、画素からの光電気信号の
出力が低下するという、所謂シェーディングの発生を防
止することができる。

【００６４】また、固体撮像装置内の画素の平面配置に
おいては、行方向に沿って及び列方向に沿って受光ダイ
オードとゲート電極とが交互に並んでいる。この場合、
特に、同一の行内の画素の並びは行方向に沿って直線状
になっており、かつ絶縁ゲート型電界効果トランジスタ
のゲート電極の並びは行方向に沿ってジグザクとなって
いる。また、特に、絶縁ゲート型電界効果トランジスタ
のゲート電極の並び以外に、同一の行内の画素の並び
が、行方向に沿ってジグザクとなっている。

【００６５】受光ダイオードの中心の並びがジグザクし
ているような配列により、実質的に受光部の間にさらに
受光部が存在することになり、単板式で解像度を向上さ
せることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係る固体撮像装
置に用いられる固体撮像素子の画素内の素子レイアウト
を示す平面図である。

【図２】同じく、図１のII−II線に沿う断面図である。

【図３】この発明の第１の実施の形態に係る他の固体撮
像装置に用いられる固体撮像素子の画素内の素子レイア
ウトを示す平面図である。

【図４】同じく、図３のIII−III線に沿う断面図であ
る。

【図５】この発明の第２の実施の形態に係る固体撮像装
置に用いられる固体撮像素子の画素内の素子レイアウト
を示す平面図である。

【図６】この発明の第３の実施の形態に係る固体撮像装
置に用いられる固体撮像素子の画素内の素子レイアウト
を示す平面図である。

【図７】この発明の第３の実施の形態に係る他の固体撮
像装置に用いられる固体撮像素子の画素内の素子レイア
ウトを示す平面図である。

【図８】この発明の第４の実施の形態に係る固体撮像装
置に用いられる固体撮像素子の画素内の素子レイアウト
を示す平面図である。

【図９】比較例に係る固体撮像装置に用いられる固体撮
像素子の画素内の素子レイアウトを示す平面図である。

【図１０】（ａ）乃至（ｃ）は、比較例との比較におい
て、この発明の効果を説明する平面図である。

【図１１】この発明の固体撮像素子を有する固体撮像装
置の全体の回路構成を示す図である。

【図１２】この発明の実施の形態に係る固体撮像装置の
駆動方法について示すタイミングチャートである。

【図１３】従来例に係る固体撮像装置に用いられる固体
撮像素子の単位画素内の素子レイアウトを示す平面図で
ある。

【図１４】同じく、図１３のＩ−Ｉ線に沿う断面図であ
る。

【符号の説明】

５３ 拡散分離領域（素子分離領域） ５４ａ 第１のウエル領域 ５４ｂ 第２のウエル領域 ５４ｃ チャネルドープ層 ５５ キャリアポケット（高濃度埋込層） ５６ ソース領域 ５７ 不純物領域 ５７ａ ドレイン領域 ５８ ゲート絶縁膜 ５９ ゲート電極 ５９ａ、５９ｂ，５９ｃ ＶＳＣＡＮ供給線 ５９ｘ ゲート相互接続部 ６０ａ、６０ｂ，６０ｃ，６０ｄ 垂直出力線 ６１ａ、６１ｂ ＶＤＤ供給線 ７１ 水平出力線 ７２ａ、７２ｂ ＨＳＣＡＮ供給線 ７３ａ、７３ｂ 昇圧電圧供給線 １０１ 単位画素 １０２ ＶＳＣＡＮ駆動走査回路 １０３ ＶＤＤ駆動走査回路 １０４ ＨＳＣＡＮ入力走査回路 １０５ 信号出力回路 １０７ 映像信号出力端子 １０８ 昇圧走査回路 １１１ 受光ダイオード １１２ 光信号検出用絶縁ゲート型電界効果トランジス
タ（光信号検出用ＭＯＳトランジスタ）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AA10 AB01 AB10 BA14 CA03 DB11 FA01 FA06 FA26 FA33 FA50 GB11 5C024 CX35 GX03 GY31 5F049 MA03 NA20 NB03 NB05 QA11 RA03 RA08 UA14

Claims (15)

【特許請求の範囲】
1. 【請求項１】 光照射により光発生電荷を発生させる受
   光ダイオードと、該受光ダイオードに隣接する、前記光
   発生電荷をゲート電極下方のチャネル領域下に蓄積し、
   該蓄積された光発生電荷により閾値電圧を変調させて光
   信号を検出する光信号検出用絶縁ゲート型電界効果トラ
   ンジスタとを備えた画素が行と列に配列されてなり、 前記受光ダイオードは前記絶縁ゲート型電界効果トラン
   ジスタのゲート電極によってその周辺部を囲まれ、前記
   絶縁ゲート型電界効果トランジスタのゲート電極は前記
   受光ダイオードによってその周辺部を囲まれていること
   を特徴とする固体撮像装置。
2. 【請求項２】 前記受光ダイオードと前記絶縁ゲート型
   電界効果トランジスタのゲート電極とが前記行方向及び
   前記列方向に交互に並んでいることを特徴とする請求項
   １記載の固体撮像装置。
3. 【請求項３】 前記受光ダイオードと前記絶縁ゲート型
   電界効果トランジスタはウエル領域に形成され、 前記絶縁ゲート型電界効果トランジスタのゲート電極は
   リング状を有し、該ゲート電極の内周部の内側のウエル
   領域にソース領域が設けられ、前記ゲート電極の外周部
   の外側のウエル領域にドレイン領域が設けられており、 前記ソース領域の近傍であって前記チャネル領域下のウ
   エル領域内に、前記光発生電荷を蓄積する高濃度埋込層
   が設けられていることを特徴とする請求項１又は２記載
   の固体撮像装置。
4. 【請求項４】 前記高濃度埋込層は前記ドレイン領域か
   ら前記ソース領域に至るチャネル長方向の一部領域であ
   って、チャネル幅方向全域にわたって形成されているこ
   とを特徴とする請求項３記載の固体撮像素子。
5. 【請求項５】 前記画素は前記ドレイン領域と同じ導電
   型を有する拡散分離領域が一連なりとなっている素子分
   離領域によって囲まれていることを特徴とする請求項３
   又は４記載の固体撮像装置。
6. 【請求項６】 前記拡散分離領域は前記ドレイン領域と
   接続し、かつ前記ウエル領域よりも深く形成されてなる
   ことを特徴とする請求項５記載の固体撮像装置。
7. 【請求項７】 前記画素は、同じ前記行内では前記ドレ
   イン領域によって繋がっており、かつ前記行毎に絶縁膜
   により分離され、又は拡散領域により分離されているこ
   とを特徴とする請求項３乃至６の何れか一に記載の固体
   撮像装置。
8. 【請求項８】 前記絶縁ゲート型電界効果トランジスタ
   のゲート電極及びその周辺は遮光されていることを特徴
   とする請求項１乃至７の何れか一に記載の固体撮像装
   置。
9. 【請求項９】 同一の前記行内にある前記絶縁ゲート型
   電界効果トランジスタのゲート電極が相互に接続され、
   かつ同一の前記列内にある前記絶縁ゲート型電界効果ト
   ランジスタのソース領域が相互に接続されていることを
   特徴とする請求項１乃至８の何れか一に記載の固体撮像
   装置。
10. 【請求項１０】 前記ゲート電極の外周部の平面形状は
    四辺以上の辺を有する多角形状又は円形状であることを
    特徴とする請求項１乃至９の何れか一に記載の固体撮像
    装置。
11. 【請求項１１】 前記受光ダイオードは前記ゲート電極
    の多角形の少なくとも一辺に、又は円形状の円周の一部
    分に隣接して設けられていることを特徴とする請求項１
    ０記載の固体撮像装置。
12. 【請求項１２】 前記画素における前記ゲート電極から
    前記受光ダイオードに至る方向は、前記行方向及び前記
    列方向に対して斜め方向、又は並行方向に一致している
    ことを特徴とする請求項１乃至１１の何れか一に記載の
    固体撮像装置。
13. 【請求項１３】 前記同一の行内の画素の並び、及び前
    記受光ダイオードの並びは、前記行方向に沿ってジグザ
    クとなっていることを特徴とする請求項１乃至１２の何
    れか一に記載の固体撮像装置。
14. 【請求項１４】 前記同一の行内の画素の並びは前記行
    方向に沿って一直線状になっており、かつ前記受光ダイ
    オードの並びは前記行方向に沿ってジグザクとなってい
    ることを特徴とする請求項１乃至１２の何れか一に記載
    の固体撮像装置。
15. 【請求項１５】 前記固体撮像装置は、前記光信号検出
    用絶縁ゲート型電界効果トランジスタのゲート電極に走
    査信号を供給する垂直走査信号駆動走査回路と、 前記絶縁ゲート型電界効果トランジスタのドレイン領域
    にドレイン電圧を供給するドレイン電圧駆動走査回路
    と、 前記ソース領域の電圧を記憶し、さらに前記ソース領域
    の電圧に対応した光信号を出力する信号出力回路と、 前記光信号を読み出すタイミングを制御する走査信号を
    供給する水平走査信号入力走査回路とを有することを特
    徴とする請求項１乃至１４の何れか一に記載の固体撮像
    装置。