JPH02302079A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、インターライン型もしくは、フレームインタ
ーライン型ＣＣＤ固体撮像素子で、フォトダイオード間
の分離、特にシリコン溝を有する分離構造に関するもの
である。

（従来の技術） インターライン型もしくはフレームインターライン型Ｃ
ＣＤ固体撮像素子では、フォトダイオードの電荷を読み
だし転送する縦ＣＣＤ（ＶＣＣＤ）に使用されるゲート
電極をフォトダイオードの分離領域の上に配線する必要
がある。通常のＣＣＤ固体撮像素子では２層以上のゲー
ト電極が用いられるから、アルミ遮光膜を加えると３層
以上の配線膜がフォトダイオードの分離間に重なる。こ
のため、フォトダイオード分離領域にシリコン溝を形成
して厚さを緩和しようとしている。

（発明が解決しようとする課題） 通常シリコン溝を形成した上に多層ゲート配線する場合
、第２図に示すように、第１層目（ゲート電極１５）シ
リコン溝１０の全面を覆い、第２層目（ゲート電極１６
）以降は、１層目よりも狭く形成する。その場合、溝１
０を形成していない部分は、多層膜の厚さが溝を形成し
ない場合と同じになり、シリコン溝１０を形成すること
による利点が失われる。第３図に示すように、第２層目
（ゲート電極［６）をシリコン溝１０内に形成する構造
にすると、シリコン溝１０の幅を大きくする必要があり
、素子面積が拡大してしまう。

（課題を解決するための手段） 本発明は、上記課題を解決するために、第１層目のゲー
ト電極をシリコン溝内に形成し、第２層目以降を平坦化
された分離領域上に形成することにある。

（作　用） 第１層目のゲート電極を、シリコン溝内に形成すること
により、シリコン溝内の幅は、ゲート電極の幅に対して
、絶縁膜を容易に埋め込むだけの幅の余裕すなわち、溝
深さの２倍以上の大きさをもたせるだけでよく、第３図
の従来例に示すように第１層目ゲート電極の厚さまでシ
リコン溝幅に加える必要はない。

（実施例） 第１図に、本発明の一実施例を示す。シリコン溝１０の
深さを０．２μｍから００８μｍの深さで形成する。

この深さをｄとして、第１層目ゲート電極■５の幅をＱ
として、シリコン溝の帽をｌｌ＋４ｄ以上にする。この
幅に設定することにより、ＣＶＤで形成した絶縁膜Ｉ７
はスリットを生じることなく埋め込まれる。絶縁膜■７
を形成した後の分離部３の段差は、シリコン溝１０の深
さと第１層目ゲート電極■５の厚さの差だけであり、第
２図の従来例に比べて第１層目ゲート電極■５の厚さだ
け低くなる。従って、第１層目ゲート電極■６、アルミ
遮光膜９に対しても下地段差は低くなる。

（発明の効果） 本発明により、シリコン溝の幅を大きくすることなく、
段差の低い多層ゲート電極、アルミ遮光膜をフォトダイ
オード間分離上に形成できるため、ゲート電極のエッチ
残りやアルミ遮光膜のエッチ残りが大幅に低減する。

【図面の簡単な説明】

第１図は、本発明による一実施例であるＣＣＤ固体撮像
素子のフォトダイオード間分離部の断面構造図、第２図
および第３図は従来例であるＣＣＤ固体撮像素子のフォ
トダイオード間分離部の断面ｖｌ造図である。 １・・・フォトダイオード■、　　２・・フォ１−ダイ
オード■、　３・・・分離部、　４・・シリコン酸化膜
、　５・・・ゲート電極■、　６・・・ゲート電極■、
　７・・・絶縁膜Ｉ、　８・・・絶縁膜■、　９・・・
アルミ遮光膜、　１０・・・シリコン溝。 特許呂願人　松下電子工業株式会社 １ｒど・−二７、 代　理　人　　　星　　野　　恒　　司　　；）・−一
、、−〆 第１図 ９アルミｔシυ喚 第２図 第３図

Claims (1)

【特許請求の範囲】
1. インターライン型もしくは、フレームインターライン型
   ＣＣＤ固体撮像素子で、フォトダイオード間の分離領域
   において、シリコン溝を形成し、第１層目のゲート電極
   を前記シリコン溝の幅より短い長さで内側に形成し、第
   ２層目のゲート電極の幅をシリコン溝幅よりも大きく形
   成することを特徴とする半導体装置。