JP3143979B2 - Ｃｃｄシフトレジスタ - Google Patents
ＣｃｄシフトレジスタInfo
- Publication number
- JP3143979B2 JP3143979B2 JP03237217A JP23721791A JP3143979B2 JP 3143979 B2 JP3143979 B2 JP 3143979B2 JP 03237217 A JP03237217 A JP 03237217A JP 23721791 A JP23721791 A JP 23721791A JP 3143979 B2 JP3143979 B2 JP 3143979B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- charge transfer
- potential
- section
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
- H01L29/76875—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤシフトレジスタ
に関し、特にＣＣＤ固体撮像素子の水平転送部として用
いて好適な２相駆動のＣＣＤシフトレジスタの構造に関
する。
に関し、特にＣＣＤ固体撮像素子の水平転送部として用
いて好適な２相駆動のＣＣＤシフトレジスタの構造に関
する。
【０００２】
【従来の技術】図５に、例えばインターライン転送方式
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ５１と、これらフ
ォトセンサ５１の垂直列毎に配されかつ読出しゲート５
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）５３とによって撮像領域５４が構成されている。
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ５１と、これらフ
ォトセンサ５１の垂直列毎に配されかつ読出しゲート５
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）５３とによって撮像領域５４が構成されている。
【０００３】垂直ＣＣＤ５３に読み出された信号電荷
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）５５へ転送される。水平
ＣＣＤ５５は、水平転送クロックφ１，φ２によって２
相駆動され、垂直ＣＣＤ５３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ５５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部５６が配されている。この電荷検出
部５６は水平ＣＣＤ５５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）５５へ転送される。水平
ＣＣＤ５５は、水平転送クロックφ１，φ２によって２
相駆動され、垂直ＣＣＤ５３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ５５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部５６が配されている。この電荷検出
部５６は水平ＣＣＤ５５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
【０００４】水平ＣＣＤ５５である２相ＣＣＤシフトレ
ジスタにおいては、図６に示すように、ｐ型不純物（例
えば、ボロン）を拡散させてポテンシャル調整用不純物
領域６１を形成し、複数段配列された２層構造の一対の
ゲート電極（第１，第２ポリシリコンゲート電極１３，
１４）列からなる電荷転送部１５の全体のポテンシャル
を浅くすることにより、電荷転送部１５のポテンシャル
が深くなり過ぎないようにしている。その後、ｎ型不純
物（例えば、リン）を一部領域、即ち電荷転送部１５の
蓄積段の下方領域に拡散させることにより、図７に示す
如き所望のポテンシャル分布を得ている。
ジスタにおいては、図６に示すように、ｐ型不純物（例
えば、ボロン）を拡散させてポテンシャル調整用不純物
領域６１を形成し、複数段配列された２層構造の一対の
ゲート電極（第１，第２ポリシリコンゲート電極１３，
１４）列からなる電荷転送部１５の全体のポテンシャル
を浅くすることにより、電荷転送部１５のポテンシャル
が深くなり過ぎないようにしている。その後、ｎ型不純
物（例えば、リン）を一部領域、即ち電荷転送部１５の
蓄積段の下方領域に拡散させることにより、図７に示す
如き所望のポテンシャル分布を得ている。
【０００５】図７に示すポテンシャル分布では、電荷転
送部１５からＦＤ領域２１への信号電荷の転送を考える
と、電荷転送部１５の最終段の駆動バイアスは、“Ｌ”
レベルよりもさらに浅くなければならない。一方、出力
ゲート（ＯＧ）部１６のポテンシャルはＦＤ領域２１の
ダイナミックレンジが確保できる程度に浅ければ充分で
あり、自由に調整できる方が便利である。
送部１５からＦＤ領域２１への信号電荷の転送を考える
と、電荷転送部１５の最終段の駆動バイアスは、“Ｌ”
レベルよりもさらに浅くなければならない。一方、出力
ゲート（ＯＧ）部１６のポテンシャルはＦＤ領域２１の
ダイナミックレンジが確保できる程度に浅ければ充分で
あり、自由に調整できる方が便利である。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た構造の従来のＣＣＤシフトレジスタでは、出力ゲート
部１６のポテンシャルを不純物濃度により調整しようと
した場合、マスクずれの検討が必要となり、現在の技術
では実施することはかなり困難であり、従って、この出
力ゲート部１６のポテンシャルは外部から与えるバイア
ス電圧ＶOGによって調整せざるを得なかった。
た構造の従来のＣＣＤシフトレジスタでは、出力ゲート
部１６のポテンシャルを不純物濃度により調整しようと
した場合、マスクずれの検討が必要となり、現在の技術
では実施することはかなり困難であり、従って、この出
力ゲート部１６のポテンシャルは外部から与えるバイア
ス電圧ＶOGによって調整せざるを得なかった。
【０００７】本発明は、上述した点に鑑みてなされたも
のであって、出力ゲート部のポテンシャルを自由に調整
することを可能としたＣＣＤシフトレジスタを提供する
ことを目的とする。
のであって、出力ゲート部のポテンシャルを自由に調整
することを可能としたＣＣＤシフトレジスタを提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明によるＣＣＤシフ
トレジスタは、複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、この
電荷転送部の最終段に転送されてきた信号電荷を電荷検
出部に出力する出力ゲート部とを具備し、電荷転送部の
最終段を前記第１のゲート電極のみで構成するととも
に、出力ゲート部を前記第２のゲート電極で構成し、電
荷転送部下にポテンシャルを調整するための第１の不純
物領域を形成するとともに、出力ゲート部下に第１の不
純物領域と同導電型のポテンシャルを調整するための第
２の不純物領域を第１の不純物領域とは分離して形成し
た構成となっている。
トレジスタは、複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、この
電荷転送部の最終段に転送されてきた信号電荷を電荷検
出部に出力する出力ゲート部とを具備し、電荷転送部の
最終段を前記第１のゲート電極のみで構成するととも
に、出力ゲート部を前記第２のゲート電極で構成し、電
荷転送部下にポテンシャルを調整するための第１の不純
物領域を形成するとともに、出力ゲート部下に第１の不
純物領域と同導電型のポテンシャルを調整するための第
２の不純物領域を第１の不純物領域とは分離して形成し
た構成となっている。
【０００９】
【作用】本発明によるＣＣＤシフトレジスタにおいて、
電荷転送部の最終段を第１のゲート電極のみで構成する
とともに、出力ゲート部を第２のゲート電極で構成した
ことで、出力ゲート部分にセルフアラインで不純物を注
入することが可能となる。その結果、出力ゲート部の不
純物濃度を独立に設定可能となるため、その濃度の選定
によって出力ゲート部のポテンシャルを他の部分への影
響を考慮することなく自由に調整できる。
電荷転送部の最終段を第１のゲート電極のみで構成する
とともに、出力ゲート部を第２のゲート電極で構成した
ことで、出力ゲート部分にセルフアラインで不純物を注
入することが可能となる。その結果、出力ゲート部の不
純物濃度を独立に設定可能となるため、その濃度の選定
によって出力ゲート部のポテンシャルを他の部分への影
響を考慮することなく自由に調整できる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明によるＣＣＤシフトレジス
タの一実施例を示す最終段周辺の断面構造図である。図
において、例えばｎ型半導体基板１１の基板表面上に
は、絶縁層１２を介して２層構造の一対のゲート電極、
即ち１層目の第１ポリシリコンゲート電極（転送段）１
３及び２層目の第２ポリシリコンゲート電極（蓄積段）
１４が複数段配列されて電荷転送部１５を構成してい
る。この電荷転送部１５において、その最終段１５Ｌは
１層目の第１ポリシリコンゲート電極１３のみによって
構成されている。これに対し、出力ゲート部１６は２層
目の第２ポリシリコンゲート電極１４によって構成され
ている。
に説明する。図１は、本発明によるＣＣＤシフトレジス
タの一実施例を示す最終段周辺の断面構造図である。図
において、例えばｎ型半導体基板１１の基板表面上に
は、絶縁層１２を介して２層構造の一対のゲート電極、
即ち１層目の第１ポリシリコンゲート電極（転送段）１
３及び２層目の第２ポリシリコンゲート電極（蓄積段）
１４が複数段配列されて電荷転送部１５を構成してい
る。この電荷転送部１５において、その最終段１５Ｌは
１層目の第１ポリシリコンゲート電極１３のみによって
構成されている。これに対し、出力ゲート部１６は２層
目の第２ポリシリコンゲート電極１４によって構成され
ている。
【００１１】電荷転送部１５の下方には、電荷転送部１
５のポテンシャルが深くなり過ぎないようにそのポテン
シャルを調整するための不純物領域１７，１８が２層構
造にて形成されている。そして、電荷転送部１５の最終
段１５Ｌの部分で、２層のポテンシャル調整用不純物領
域１７，１８に信号電荷の転送方向においてその長さに
差を持たせることにより、最終段１５Ｌのゲート電極下
の転送電界を強くしている。
５のポテンシャルが深くなり過ぎないようにそのポテン
シャルを調整するための不純物領域１７，１８が２層構
造にて形成されている。そして、電荷転送部１５の最終
段１５Ｌの部分で、２層のポテンシャル調整用不純物領
域１７，１８に信号電荷の転送方向においてその長さに
差を持たせることにより、最終段１５Ｌのゲート電極下
の転送電界を強くしている。
【００１２】先述したように、出力ゲート部１６が２層
目のゲート電極１４によって構成されることから、この
部分にセルフアラインでｐ型不純物（例えば、ボロン）
を注入することによって、ｐ型不純物領域１９を形成す
ることができる。このｐ型不純物領域１９に隣接してｎ
+ 型不純物領域２０が形成され、このｎ+ 型不純物領域
２０によってＦＤ領域２１が構成されている。また、電
荷転送部１５の蓄積段（２層目のポリシリコンゲート電
極１４）の下方には、２層構造のｎ型不純物領域２２，
２３が段差を持って形成されている。
目のゲート電極１４によって構成されることから、この
部分にセルフアラインでｐ型不純物（例えば、ボロン）
を注入することによって、ｐ型不純物領域１９を形成す
ることができる。このｐ型不純物領域１９に隣接してｎ
+ 型不純物領域２０が形成され、このｎ+ 型不純物領域
２０によってＦＤ領域２１が構成されている。また、電
荷転送部１５の蓄積段（２層目のポリシリコンゲート電
極１４）の下方には、２層構造のｎ型不純物領域２２，
２３が段差を持って形成されている。
【００１３】次に、本発明によるＣＣＤシフトレジスタ
の作製について、図２及び図３の工程図に基づいて説明
する。先ず、図２の工程図（その１）において、ドナー
とアクセプタのイオン注入によって造られたｎｐｎ構造
の半導体基板１１に対し、その表面側からｐ型不純物
（例えば、ボロン）を注入することによって１層目のポ
テンシャル調整用不純物領域１７を形成し（Ａ）、続い
て２度目のイオン注入によって２層目のポテンシャル調
整用不純物領域１８を形成する（Ｂ）。次に、絶縁層１
２上に１層目の第１ポリシリコンゲート電極１３をパタ
ーニングし、そのゲート電極１３をマスクとしてｎ型不
純物（例えば、リン）を注入することにより、１層目の
ｎ型不純物領域２２を形成する（Ｃ）。
の作製について、図２及び図３の工程図に基づいて説明
する。先ず、図２の工程図（その１）において、ドナー
とアクセプタのイオン注入によって造られたｎｐｎ構造
の半導体基板１１に対し、その表面側からｐ型不純物
（例えば、ボロン）を注入することによって１層目のポ
テンシャル調整用不純物領域１７を形成し（Ａ）、続い
て２度目のイオン注入によって２層目のポテンシャル調
整用不純物領域１８を形成する（Ｂ）。次に、絶縁層１
２上に１層目の第１ポリシリコンゲート電極１３をパタ
ーニングし、そのゲート電極１３をマスクとしてｎ型不
純物（例えば、リン）を注入することにより、１層目の
ｎ型不純物領域２２を形成する（Ｃ）。
【００１４】次に、図３の工程図（その２）において、
ｎ型不純物の２度目のイオン注入によって２層目のｎ型
不純物領域２３を形成する（Ａ）。続いて、電荷転送部
１５の最終段１５Ｌを形成するゲート電極１３に対し、
セルフアラインでｐ型不純物を注入することにより、ｐ
型不純物領域１９を形成する（Ｂ）。そして、２層目の
第２ポリシリコンゲート電極１４をパターニングし、出
力ゲート部１６及び電荷転送部１５の蓄積段を形成する
（Ｃ）。このようにして形成された本発明によるＣＣＤ
シフトレジスタのポテンシャルは、図４に示すような分
布となる。
ｎ型不純物の２度目のイオン注入によって２層目のｎ型
不純物領域２３を形成する（Ａ）。続いて、電荷転送部
１５の最終段１５Ｌを形成するゲート電極１３に対し、
セルフアラインでｐ型不純物を注入することにより、ｐ
型不純物領域１９を形成する（Ｂ）。そして、２層目の
第２ポリシリコンゲート電極１４をパターニングし、出
力ゲート部１６及び電荷転送部１５の蓄積段を形成する
（Ｃ）。このようにして形成された本発明によるＣＣＤ
シフトレジスタのポテンシャルは、図４に示すような分
布となる。
【００１５】上述したように、電荷転送部１５の最終段
１５Ｌを１層目のポリシリコンゲート電極１３のみで構
成するとともに、出力ゲート部１６を２層目のポリシリ
コンゲート電極１４で構成したことにより、出力ゲート
部１６の部分にセルフアラインで不純物を注入すること
が可能となり、その不純物濃度を独立に設定できるた
め、その濃度の選定によって出力ゲート部１６のポテン
シャルを他の部分、例えばポテンシャル調整用不純物領
域１７等の不純物濃度により決まる電荷転送部１５のポ
テンシャルへの影響を考慮することなく自由に調整でき
ることになる。
１５Ｌを１層目のポリシリコンゲート電極１３のみで構
成するとともに、出力ゲート部１６を２層目のポリシリ
コンゲート電極１４で構成したことにより、出力ゲート
部１６の部分にセルフアラインで不純物を注入すること
が可能となり、その不純物濃度を独立に設定できるた
め、その濃度の選定によって出力ゲート部１６のポテン
シャルを他の部分、例えばポテンシャル調整用不純物領
域１７等の不純物濃度により決まる電荷転送部１５のポ
テンシャルへの影響を考慮することなく自由に調整でき
ることになる。
【００１６】また、電荷転送部１５の蓄積段下方に２層
構造のｎ型不純物領域２２，２３を形成したことによ
り、この蓄積段下方において図４に示す如きポテンシャ
ル分布が得られるため、取扱電荷量の減少を抑えつつ転
送効率の改善が図れることにもなる。
構造のｎ型不純物領域２２，２３を形成したことによ
り、この蓄積段下方において図４に示す如きポテンシャ
ル分布が得られるため、取扱電荷量の減少を抑えつつ転
送効率の改善が図れることにもなる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
電荷転送部の最終段を第１のゲート電極のみで構成する
とともに、出力ゲート部を第２のゲート電極で構成した
ので、出力ゲート部分にセルフアラインで不純物を注入
可能となり、その不純物濃度を独立に設定できるため、
その濃度の選定によって出力ゲート部のポテンシャルを
自由に調整できる効果がある。
電荷転送部の最終段を第１のゲート電極のみで構成する
とともに、出力ゲート部を第２のゲート電極で構成した
ので、出力ゲート部分にセルフアラインで不純物を注入
可能となり、その不純物濃度を独立に設定できるため、
その濃度の選定によって出力ゲート部のポテンシャルを
自由に調整できる効果がある。
【図１】本発明によるＣＣＤシフトレジスタの一実施例
を示す電荷転送部の最終段周辺の断面構造図である。
を示す電荷転送部の最終段周辺の断面構造図である。
【図２】本発明によるＣＣＤシフトレジスタの製作の工
程図（その１）である。
程図（その１）である。
【図３】本発明によるＣＣＤシフトレジスタの製作の工
程図（その２）である。
程図（その２）である。
【図４】本発明によるＣＣＤシフトレジスタにおけるポ
テンシャル分布図である。
テンシャル分布図である。
【図５】インターライン転送方式ＣＣＤ固体撮像素子の
一例を示す構成図である。
一例を示す構成図である。
【図６】ＣＣＤシフトレジスタの従来例を示す電荷転送
部の最終段周辺の断面構造図である。
部の最終段周辺の断面構造図である。
【図７】従来のＣＣＤシフトレジスタにおけるポテンシ
ャル分布図である。
ャル分布図である。
１１ ｎ型半導体基板 １３ 第１ポリシリコンゲート電極（転送段） １４ 第２ポリシリコンゲート電極（蓄積段） １５ 電荷転送部 １６ 出力ゲート部 １７ ポテンシャル調整用不純物領域（１層目） １８ ポテンシャル調整用不純物領域（２層目） ２１ ＦＤ領域
Claims (1)
- 【請求項１】 複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、 前記電荷転送部の最終段に転送されてきた信号電荷を電
荷検出部に出力する出力ゲート部とを具備し、 前記電荷転送部の最終段を前記第１のゲート電極のみで
構成するとともに、前記出力ゲート部を前記第２のゲー
ト電極で構成し、 前記電荷転送部下にポテンシャルを調整するための第１
の不純物領域を形成するとともに、前記出力ゲート部下
に前記第１の不純物領域と同導電型のポテンシャルを調
整するための第２の不純物領域を前記第１の不純物領域
とは分離して形成したことを特徴とするＣＣＤシフトレ
ジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03237217A JP3143979B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
| US07/926,328 US5220185A (en) | 1991-08-22 | 1992-08-10 | Ccd shift register |
| EP92113767A EP0529417B1 (en) | 1991-08-22 | 1992-08-12 | CCD shift register |
| DE69214570T DE69214570T2 (de) | 1991-08-22 | 1992-08-12 | CCD-Schieberegister |
| KR1019920014609A KR100225558B1 (ko) | 1991-08-22 | 1992-08-13 | 씨씨디(ccd) 시프트레지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03237217A JP3143979B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555539A JPH0555539A (ja) | 1993-03-05 |
| JP3143979B2 true JP3143979B2 (ja) | 2001-03-07 |
Family
ID=17012120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03237217A Expired - Fee Related JP3143979B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5220185A (ja) |
| EP (1) | EP0529417B1 (ja) |
| JP (1) | JP3143979B2 (ja) |
| KR (1) | KR100225558B1 (ja) |
| DE (1) | DE69214570T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9493615B2 (en) | 2010-01-06 | 2016-11-15 | Dow Corning Corporation | Organopolysiloxanes containing an unsaturated group |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
| US5900654A (en) * | 1995-07-17 | 1999-05-04 | Spratt; James P. | Radiation hardened charge coupled device |
| KR970042822A (ko) * | 1995-12-30 | 1997-07-26 | 김준용 | 폴리부틸렌테레프탈레이트 수지조성물 |
| JP2874668B2 (ja) * | 1996-10-30 | 1999-03-24 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| KR100364231B1 (ko) * | 1997-12-15 | 2003-02-19 | 제일모직주식회사 | 저온 충격강도가 우수한 열가소성 수지 조성물 |
| JP2001308313A (ja) | 2000-04-21 | 2001-11-02 | Nec Corp | 電荷転送装置及びそれを用いた固体撮像装置 |
| JP2003283086A (ja) | 2002-01-21 | 2003-10-03 | Hitachi Cable Ltd | 配線基板、配線基板の製造方法及び配線基板を用いた電子部品 |
| EP1341377B1 (en) * | 2002-02-27 | 2018-04-11 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
| US6818483B2 (en) * | 2002-07-16 | 2004-11-16 | Fairchild Imaging | Large area, fast frame rate charge coupled device |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP4353459B2 (ja) * | 2003-04-15 | 2009-10-28 | 富士フイルム株式会社 | 信号電荷転送路 |
| US8004724B2 (en) * | 2005-12-05 | 2011-08-23 | Canon Kabushiki Kaisha | Method and apparatus for image reading with synchronized readout and lighting control |
| US20070258002A1 (en) * | 2006-05-04 | 2007-11-08 | Kevin Nay | Imaging subsystem employing a bidirectional shift register |
| US20070258003A1 (en) * | 2006-05-04 | 2007-11-08 | Kevin Nay | Imaging subsystem employing dual shift registers |
| US20080007622A1 (en) * | 2006-06-08 | 2008-01-10 | Eastman Kodak Company | Method of improving solid-state image sensor sensitivity |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010675A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 電荷結合素子 |
| FR2549273B1 (fr) * | 1983-07-12 | 1989-02-10 | Thomson Csf | Procede pour diminuer le bruit de precharge d'une capacite mos |
| JPS60123063A (ja) * | 1983-12-07 | 1985-07-01 | Toshiba Corp | 電荷転送装置 |
| JPS62188371A (ja) * | 1986-02-14 | 1987-08-17 | Pioneer Electronic Corp | 電荷転送装置の入力バイアス回路 |
| JP2642927B2 (ja) * | 1986-06-12 | 1997-08-20 | ソニー株式会社 | 電荷転送装置 |
| JP2508668B2 (ja) * | 1986-11-10 | 1996-06-19 | ソニー株式会社 | 電荷転送装置 |
-
1991
- 1991-08-22 JP JP03237217A patent/JP3143979B2/ja not_active Expired - Fee Related
-
1992
- 1992-08-10 US US07/926,328 patent/US5220185A/en not_active Expired - Lifetime
- 1992-08-12 DE DE69214570T patent/DE69214570T2/de not_active Expired - Fee Related
- 1992-08-12 EP EP92113767A patent/EP0529417B1/en not_active Expired - Lifetime
- 1992-08-13 KR KR1019920014609A patent/KR100225558B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9493615B2 (en) | 2010-01-06 | 2016-11-15 | Dow Corning Corporation | Organopolysiloxanes containing an unsaturated group |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69214570T2 (de) | 1997-05-15 |
| EP0529417B1 (en) | 1996-10-16 |
| KR100225558B1 (ko) | 1999-10-15 |
| JPH0555539A (ja) | 1993-03-05 |
| KR940004860A (ko) | 1994-03-16 |
| EP0529417A1 (en) | 1993-03-03 |
| US5220185A (en) | 1993-06-15 |
| DE69214570D1 (de) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143979B2 (ja) | Ｃｃｄシフトレジスタ | |
| US7410823B2 (en) | Image sensors for reducing dark current and methods of manufacturing the same | |
| JP2005093866A (ja) | 固体撮像素子の製造方法 | |
| JP2504504B2 (ja) | 光電変換装置 | |
| JP3070146B2 (ja) | 固体撮像装置 | |
| US20020003611A1 (en) | Method of manufacturing solid-state image pickup device | |
| US5776795A (en) | Method of making a contactless capacitor-coupled bipolar active pixel sensor with intergrated electronic shutter | |
| JP3536832B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2001060680A (ja) | 固体撮像素子およびその製造方法 | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| JP2000022121A (ja) | 固体撮像素子 | |
| JP3143980B2 (ja) | Ｃｃｄシフトレジスタ | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0425714B2 (ja) | ||
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JPH04280680A (ja) | 固体撮像装置 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP3154204B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JP2841061B2 (ja) | Ｃｃｄ映像素子 | |
| JPH09307091A (ja) | 増幅型固体撮像素子 | |
| US20050083423A1 (en) | Charge transfer device and solid-state image pickup device | |
| US6686963B1 (en) | Method for driving solid-state image device | |
| KR100269636B1 (ko) | 고체촬상소자 | |
| JP3153920B2 (ja) | 電荷転送レジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |