JP3143980B2 - Ｃｃｄシフトレジスタ - Google Patents
ＣｃｄシフトレジスタInfo
- Publication number
- JP3143980B2 JP3143980B2 JP03237218A JP23721891A JP3143980B2 JP 3143980 B2 JP3143980 B2 JP 3143980B2 JP 03237218 A JP03237218 A JP 03237218A JP 23721891 A JP23721891 A JP 23721891A JP 3143980 B2 JP3143980 B2 JP 3143980B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- charge transfer
- stage
- impurity region
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＣＤシフトレジスタ
に関し、特にＣＣＤ固体撮像素子の水平転送部として用
いて好適な２相駆動のＣＣＤシフトレジスタの構造に関
する。
に関し、特にＣＣＤ固体撮像素子の水平転送部として用
いて好適な２相駆動のＣＣＤシフトレジスタの構造に関
する。
【０００２】
【従来の技術】図３に、例えばインターライン転送方式
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ３１と、これらフ
ォトセンサ３１の垂直列毎に配されかつ読出しゲート３
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）３３とによって撮像領域３４が構成されている。
ＣＣＤ固体撮像素子の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する二
次元配列された複数個のフォトセンサ３１と、これらフ
ォトセンサ３１の垂直列毎に配されかつ読出しゲート３
２を介して読み出された信号電荷を垂直方向に転送する
垂直ＣＣＤシフトレジスタ（以下、単に垂直ＣＣＤと称
する）３３とによって撮像領域３４が構成されている。
【０００３】垂直ＣＣＤ３３に読み出された信号電荷
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）３５へ転送される。水平
ＣＣＤ３５は、水平転送クロックφ１，φ２によって２
相駆動され、垂直ＣＣＤ３３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ３５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部３６が配されている。この電荷検出
部３６は水平ＣＣＤ３５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
は、１走査線毎に順に水平ＣＣＤシフトレジスタ（以
下、単に水平ＣＣＤと称する）３５へ転送される。水平
ＣＣＤ３５は、水平転送クロックφ１，φ２によって２
相駆動され、垂直ＣＣＤ３３から転送された１走査線分
の信号電荷を水平方向に転送する。水平ＣＣＤ３５の出
力端には、例えばＦＤＡ(Floating Diffusion Amplifie
r)構成の電荷検出部３６が配されている。この電荷検出
部３６は水平ＣＣＤ３５によって転送されてきた信号電
荷を検出して電圧信号に変換する。
【０００４】水平ＣＣＤ３５である２相ＣＣＤシフトレ
ジスタにおいては、図４に示すように、ｐ型不純物（例
えば、ボロン）を拡散させてポテンシャル調整用不純物
領域４１を形成し、複数段配列された２層構造の一対の
ゲート電極（第１，第２ポリシリコンゲート電極１３，
１４）列からなる電荷転送部１５の全体のポテンシャル
を浅くすることにより、電荷転送部１５のポテンシャル
が深くなり過ぎないようにしている。その後、ｎ型不純
物（例えば、リン）を一部領域、即ち電荷転送部１５の
蓄積段の下方領域に拡散させることにより、図５に示す
如き所望のポテンシャル分布を得ている。
ジスタにおいては、図４に示すように、ｐ型不純物（例
えば、ボロン）を拡散させてポテンシャル調整用不純物
領域４１を形成し、複数段配列された２層構造の一対の
ゲート電極（第１，第２ポリシリコンゲート電極１３，
１４）列からなる電荷転送部１５の全体のポテンシャル
を浅くすることにより、電荷転送部１５のポテンシャル
が深くなり過ぎないようにしている。その後、ｎ型不純
物（例えば、リン）を一部領域、即ち電荷転送部１５の
蓄積段の下方領域に拡散させることにより、図５に示す
如き所望のポテンシャル分布を得ている。
【０００５】図５に示すポテンシャル分布では、電荷転
送部１５からＦＤ領域２１への信号電荷の転送を考える
と、電荷転送部１５の最終段の駆動バイアスは、“Ｌ”
レベルよりもさらに浅くなければならない。一方、出力
ゲート（ＯＧ）部１６のポテンシャルはＦＤ領域２１の
ダイナミックレンジが確保できる程度に浅ければ充分で
あり、自由に調整できる方が便利である。
送部１５からＦＤ領域２１への信号電荷の転送を考える
と、電荷転送部１５の最終段の駆動バイアスは、“Ｌ”
レベルよりもさらに浅くなければならない。一方、出力
ゲート（ＯＧ）部１６のポテンシャルはＦＤ領域２１の
ダイナミックレンジが確保できる程度に浅ければ充分で
あり、自由に調整できる方が便利である。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た構造の従来のＣＣＤシフトレジスタでは、出力ゲート
部１６のポテンシャルを不純物濃度により調整しようと
した場合、マスクずれの検討が必要となり、現在の技術
では実施することはかなり困難であり、従って、この出
力ゲート部１６のポテンシャルは外部から与えるバイア
ス電圧ＶOGによって調整せざるを得なかった。
た構造の従来のＣＣＤシフトレジスタでは、出力ゲート
部１６のポテンシャルを不純物濃度により調整しようと
した場合、マスクずれの検討が必要となり、現在の技術
では実施することはかなり困難であり、従って、この出
力ゲート部１６のポテンシャルは外部から与えるバイア
ス電圧ＶOGによって調整せざるを得なかった。
【０００７】本発明は、上述した点に鑑みてなされたも
のであって、出力ゲート部のポテンシャルをある範囲に
おいて自由に調整することを可能としたＣＣＤシフトレ
ジスタを提供することを目的とする。
のであって、出力ゲート部のポテンシャルをある範囲に
おいて自由に調整することを可能としたＣＣＤシフトレ
ジスタを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるＣＣＤシフ
トレジスタは、複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、この
電荷転送部の最終段に転送されてきた信号電荷を電荷検
出部に出力する出力ゲート部と、電荷転送部及び出力ゲ
ート部のポテンシャルを調整するための不純物領域とを
具備し、この不純物領域が、電荷転送部から出力ゲート
部下に亘って形成された１層目の不純物領域と、電荷転
送部の最終段の前記第１のゲート電極の途中まで形成さ
れた２層目の不純物領域とからなる構成となっている。
トレジスタは、複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、この
電荷転送部の最終段に転送されてきた信号電荷を電荷検
出部に出力する出力ゲート部と、電荷転送部及び出力ゲ
ート部のポテンシャルを調整するための不純物領域とを
具備し、この不純物領域が、電荷転送部から出力ゲート
部下に亘って形成された１層目の不純物領域と、電荷転
送部の最終段の前記第１のゲート電極の途中まで形成さ
れた２層目の不純物領域とからなる構成となっている。
【０００９】
【作用】本発明によるＣＣＤシフトレジスタにおいて、
電荷転送部及び出力ゲート部のポテンシャルを調整する
ための不純物領域を２層構造とし、そのイオン注入工程
をいわゆる２度打ちとすることで、１層目の不純物濃度
の選定によって出力ゲート部下のポテンシャルをある範
囲において自由に調整可能となる。その結果、出力ゲー
ト部のポテンシャルを、出力ゲート電極をアース（ＧＮ
Ｄ）に接続したまま、電荷検出部のＦＤ領域のダイナミ
ックレンジを確保しつつ、電荷転送部の最終段から出力
ゲート部を介してのＦＤ領域への信号電荷の転送も問題
なく行えるポテンシャルに設定することが可能となる。
電荷転送部及び出力ゲート部のポテンシャルを調整する
ための不純物領域を２層構造とし、そのイオン注入工程
をいわゆる２度打ちとすることで、１層目の不純物濃度
の選定によって出力ゲート部下のポテンシャルをある範
囲において自由に調整可能となる。その結果、出力ゲー
ト部のポテンシャルを、出力ゲート電極をアース（ＧＮ
Ｄ）に接続したまま、電荷検出部のＦＤ領域のダイナミ
ックレンジを確保しつつ、電荷転送部の最終段から出力
ゲート部を介してのＦＤ領域への信号電荷の転送も問題
なく行えるポテンシャルに設定することが可能となる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明によるＣＣＤシフトレジス
タの一実施例を示す最終段周辺の断面構造図である。図
において、例えばｎ型半導体基板１１に、ドナーとアク
セプタをイオン注入することによってｎｐｎ構造が造ら
れている。そして、基板表面上に、絶縁層１２を介して
複数段配列される２層構造の一対のゲート電極列、即ち
第１ポリシリコンゲート電極（転送段）１３及び第２ポ
リシリコンゲート電極（蓄積段）１４の列からなる電荷
転送部１５のポテンシャルが深くなり過ぎないように、
基板表面側からｐ型不純物（例えば、ボロン）をイオン
注入してポテンシャルを調整するための不純物領域を形
成する。
に説明する。図１は、本発明によるＣＣＤシフトレジス
タの一実施例を示す最終段周辺の断面構造図である。図
において、例えばｎ型半導体基板１１に、ドナーとアク
セプタをイオン注入することによってｎｐｎ構造が造ら
れている。そして、基板表面上に、絶縁層１２を介して
複数段配列される２層構造の一対のゲート電極列、即ち
第１ポリシリコンゲート電極（転送段）１３及び第２ポ
リシリコンゲート電極（蓄積段）１４の列からなる電荷
転送部１５のポテンシャルが深くなり過ぎないように、
基板表面側からｐ型不純物（例えば、ボロン）をイオン
注入してポテンシャルを調整するための不純物領域を形
成する。
【００１１】このポテンシャル調整用不純物領域を形成
するためのイオン注入工程は、いわゆる２度打ちによっ
て行われる。すなわち、１度目のイオン注入によって先
ず、電荷転送部１５から出力ゲート部１６下に亘って１
層目の不純物領域１７を形成し、続いて２度目のイオン
注入によって、電荷転送部１５の最終段の転送段（１層
目のポリシリコンゲート電極１３）の途中まで２層目の
不純物領域１８を形成する。
するためのイオン注入工程は、いわゆる２度打ちによっ
て行われる。すなわち、１度目のイオン注入によって先
ず、電荷転送部１５から出力ゲート部１６下に亘って１
層目の不純物領域１７を形成し、続いて２度目のイオン
注入によって、電荷転送部１５の最終段の転送段（１層
目のポリシリコンゲート電極１３）の途中まで２層目の
不純物領域１８を形成する。
【００１２】ここで、電荷転送部１５のポテンシャル設
定に必要な不純物濃度をＰＡ、１層目の不純物領域１７
の不純物濃度を１ＰＡ、２層目の不純物領域１８の不純
物濃度を２ＰＡとすると、１層目の不純物領域１７の不
純物濃度１ＰＡは、ＰＡ＝１ＰＡ＋２ＰＡなる関係を満
たす範囲において自由に設定可能であり、出力ゲート部
１６のポテンシャルに対応して選定される。
定に必要な不純物濃度をＰＡ、１層目の不純物領域１７
の不純物濃度を１ＰＡ、２層目の不純物領域１８の不純
物濃度を２ＰＡとすると、１層目の不純物領域１７の不
純物濃度１ＰＡは、ＰＡ＝１ＰＡ＋２ＰＡなる関係を満
たす範囲において自由に設定可能であり、出力ゲート部
１６のポテンシャルに対応して選定される。
【００１３】その後、電荷転送部１５の蓄積段（２層目
のポリシリコンゲート電極１４）の下方に、ｎ型不純物
（例えば、リン）を２工程にて拡散させ、ｎ型不純物領
域１９，２０を形成することにより、図２に示す如きポ
テンシャル分布を得る。この蓄積段下方のポテンシャル
分布によれば、取扱電荷量の減少を抑えつつ転送効率が
図れることになる。なお、電荷転送部１５の最終段の蓄
積段には、２層目の不純物領域１８が存在しないことか
ら、その分だけｎ型の不純物濃度を薄くする必要がある
ため、最終段の蓄積段の下方には、１工程分のｎ型不純
物濃度１９のみが存在する。
のポリシリコンゲート電極１４）の下方に、ｎ型不純物
（例えば、リン）を２工程にて拡散させ、ｎ型不純物領
域１９，２０を形成することにより、図２に示す如きポ
テンシャル分布を得る。この蓄積段下方のポテンシャル
分布によれば、取扱電荷量の減少を抑えつつ転送効率が
図れることになる。なお、電荷転送部１５の最終段の蓄
積段には、２層目の不純物領域１８が存在しないことか
ら、その分だけｎ型の不純物濃度を薄くする必要がある
ため、最終段の蓄積段の下方には、１工程分のｎ型不純
物濃度１９のみが存在する。
【００１４】上述したように、ポテンシャル調整用イオ
ン注入工程を２度打ちとし、１層目の不純物濃度の選定
によって出力ゲート部１６下のポテンシャルをある範囲
において自由に調整できるようにしたことにより、出力
ゲート部１６下のポテンシャルを、出力ゲート電極をア
ース（ＧＮＤ）に接続したまま、ＦＤ領域２１のダイナ
ミックレンジを確保しつつ、図２から明らかなように、
電荷転送部１５の最終段から出力ゲート部１６を介して
のＦＤ領域２１への信号電荷の転送も問題なく行えるポ
テンシャルに設定できることになる。
ン注入工程を２度打ちとし、１層目の不純物濃度の選定
によって出力ゲート部１６下のポテンシャルをある範囲
において自由に調整できるようにしたことにより、出力
ゲート部１６下のポテンシャルを、出力ゲート電極をア
ース（ＧＮＤ）に接続したまま、ＦＤ領域２１のダイナ
ミックレンジを確保しつつ、図２から明らかなように、
電荷転送部１５の最終段から出力ゲート部１６を介して
のＦＤ領域２１への信号電荷の転送も問題なく行えるポ
テンシャルに設定できることになる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
電荷転送部及び出力ゲート部のポテンシャルを調整する
ための不純物領域を、電荷転送部から出力ゲート部下に
亘って形成された１層目の不純物領域と、電荷転送部の
最終段の第１のゲート電極の途中まで形成された２層目
の不純物領域とからなる２層構造とし、そのイオン注入
工程を２度打ちとしたので、１層目の不純物濃度の選定
によって出力ゲート部下のポテンシャルをある範囲にお
いて自由に調整できることになる。
電荷転送部及び出力ゲート部のポテンシャルを調整する
ための不純物領域を、電荷転送部から出力ゲート部下に
亘って形成された１層目の不純物領域と、電荷転送部の
最終段の第１のゲート電極の途中まで形成された２層目
の不純物領域とからなる２層構造とし、そのイオン注入
工程を２度打ちとしたので、１層目の不純物濃度の選定
によって出力ゲート部下のポテンシャルをある範囲にお
いて自由に調整できることになる。
【００１６】これにより、出力ゲート部のポテンシャル
を、出力ゲート電極をアース（ＧＮＤ）に接続したま
ま、電荷検出部のＦＤ領域のダイナミックレンジを確保
しつつ電荷転送部の最終段から出力ゲート部を介しての
ＦＤ領域への信号電荷の転送も問題なく行えるポテンシ
ャルに設定することが可能となる効果がある。
を、出力ゲート電極をアース（ＧＮＤ）に接続したま
ま、電荷検出部のＦＤ領域のダイナミックレンジを確保
しつつ電荷転送部の最終段から出力ゲート部を介しての
ＦＤ領域への信号電荷の転送も問題なく行えるポテンシ
ャルに設定することが可能となる効果がある。
【図１】本発明によるＣＣＤシフトレジスタの一実施例
を示す電荷転送部の最終段周辺の断面構造図である。
を示す電荷転送部の最終段周辺の断面構造図である。
【図２】本発明によるＣＣＤシフトレジスタにおけるポ
テンシャル分布図である。
テンシャル分布図である。
【図３】インターライン転送方式ＣＣＤ固体撮像素子の
一例を示す構成図である。
一例を示す構成図である。
【図４】ＣＣＤシフトレジスタの従来例を示す電荷転送
部の最終段周辺の断面構造図である。
部の最終段周辺の断面構造図である。
【図５】従来のＣＣＤシフトレジスタにおけるポテンシ
ャル分布図である。
ャル分布図である。
１１ ｎ型半導体基板 １３ 第１ポリシリコンゲート電極（転送段） １４ 第２ポリシリコンゲート電極（蓄積段） １５ 電荷転送部 １６ 出力ゲート部 １７ ポテンシャル調整用不純物領域（１層目） １８ ポテンシャル調整用不純物領域（２層目） ２１ ＦＤ領域
Claims (1)
- 【請求項１】 複数段配列され、転送段となる第１のゲ
ート電極及び蓄積段となる第２のゲート電極により構成
される一対のゲート電極列からなる電荷転送部と、 前記電荷転送部の最終段に転送されてきた信号電荷を電
荷検出部に出力する出力ゲート部と、 前記電荷転送部及び前記出力ゲート部のポテンシャルを
調整するためのポテンシャル調整用不純物領域とを具備
し、 前記ポテンシャル調整用不純物領域は、前記電荷転送部
から前記出力ゲート部下に亘って形成された１層目の不
純物領域と、前記電荷転送部の最終段の前記第１のゲー
ト電極の途中まで形成された２層目の不純物領域とから
なることを特徴とするＣＣＤシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03237218A JP3143980B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03237218A JP3143980B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555540A JPH0555540A (ja) | 1993-03-05 |
| JP3143980B2 true JP3143980B2 (ja) | 2001-03-07 |
Family
ID=17012134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03237218A Expired - Fee Related JP3143980B2 (ja) | 1991-08-22 | 1991-08-22 | Ｃｃｄシフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143980B2 (ja) |
-
1991
- 1991-08-22 JP JP03237218A patent/JP3143980B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555540A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240006427A1 (en) | Imaging device and imaging system | |
| US6278142B1 (en) | Semiconductor image intensifier | |
| US7605440B2 (en) | Pixel cell isolation of charge storage and floating diffusion regions using doped wells | |
| US7687832B2 (en) | Method of fabricating a storage gate pixel design | |
| US7446807B2 (en) | Imager pixel with capacitance for boosting reset voltage | |
| JP3143979B2 (ja) | Ｃｃｄシフトレジスタ | |
| JP3667220B2 (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| JP2005093866A (ja) | 固体撮像素子の製造方法 | |
| JP3070146B2 (ja) | 固体撮像装置 | |
| US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
| US20050104989A1 (en) | Dual-type solid state color image pickup apparatus and digital camera | |
| JP2007134639A (ja) | 光電変換装置及びそれを用いた撮像素子 | |
| JP3141940B2 (ja) | カラーリニアイメージセンサ | |
| US6268234B1 (en) | Solid state imaging device | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JP3143980B2 (ja) | Ｃｃｄシフトレジスタ | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| JPH0425714B2 (ja) | ||
| JP3047965B2 (ja) | 固体撮像装置 | |
| US20070058060A1 (en) | Solid state imaging device and adjustment method thereof | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JP3018676B2 (ja) | 電荷転送装置 | |
| JP3154204B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| JP3399000B2 (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |