JP3399000B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JP3399000B2 JP3399000B2 JP02276493A JP2276493A JP3399000B2 JP 3399000 B2 JP3399000 B2 JP 3399000B2 JP 02276493 A JP02276493 A JP 02276493A JP 2276493 A JP2276493 A JP 2276493A JP 3399000 B2 JP3399000 B2 JP 3399000B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer register
- electrode
- horizontal
- region
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】図５はインターライン転送方式のＣＣＤ
固体撮像素子を示す。このＣＣＤ固体撮像素子１は、マ
トリックス状に配列された画素となる複数の受光部２
と、各受光部列の一側に設けられたＣＣＤ構造の垂直転
送レジスタ部３と、各垂直転送レジスタ部３の最終段に
接続するように設けられたＣＣＤ構造の水平転送レジス
タ部４を有して成り、水平転送レジスタ部４の最終段が
固定のゲート電圧（例えば接地電位）ＶHOG が印加され
る水平出力ゲート部５を介してフローティング・ディフ
ージョン領域６に接続され、水平転送レジスタ部４より
の信号電荷がフローティング・ディフージョン領域６に
転送され、電荷−電圧変換されて出力アンプ７を通じて
出力するように構成される。
固体撮像素子を示す。このＣＣＤ固体撮像素子１は、マ
トリックス状に配列された画素となる複数の受光部２
と、各受光部列の一側に設けられたＣＣＤ構造の垂直転
送レジスタ部３と、各垂直転送レジスタ部３の最終段に
接続するように設けられたＣＣＤ構造の水平転送レジス
タ部４を有して成り、水平転送レジスタ部４の最終段が
固定のゲート電圧（例えば接地電位）ＶHOG が印加され
る水平出力ゲート部５を介してフローティング・ディフ
ージョン領域６に接続され、水平転送レジスタ部４より
の信号電荷がフローティング・ディフージョン領域６に
転送され、電荷−電圧変換されて出力アンプ７を通じて
出力するように構成される。
【０００３】水平転送レジスタ部４は、図６に示すよう
に、第１導電形、例えばｐ形の半導体基板１１の一主面
にｎ形の転送チャンネル領域１２が形成され、この転送
チャンネル領域１２上に絶縁膜１６を介して転送電極１
３即ち、ストレージ電極１３Ｓ及びトランスファ電極１
３Ｔを有してなる転送部１４が複数配列され、２相の駆
動クロックパルスφＨ1 及びφＨ2 が印加されるように
なされている。さらに水平転送レジスタ部４の最終段の
転送部１４とフローティング・ディフージョン領域６と
の間に絶縁膜１６を介して固定のゲート電圧ＶHOG が印
加されるゲート電極１３Ｇを有した水平出力ゲート部５
が設けられている。各電極１３Ｓ，１３Ｔ，１３Ｇは多
結晶シリコン層にて形成される。
に、第１導電形、例えばｐ形の半導体基板１１の一主面
にｎ形の転送チャンネル領域１２が形成され、この転送
チャンネル領域１２上に絶縁膜１６を介して転送電極１
３即ち、ストレージ電極１３Ｓ及びトランスファ電極１
３Ｔを有してなる転送部１４が複数配列され、２相の駆
動クロックパルスφＨ1 及びφＨ2 が印加されるように
なされている。さらに水平転送レジスタ部４の最終段の
転送部１４とフローティング・ディフージョン領域６と
の間に絶縁膜１６を介して固定のゲート電圧ＶHOG が印
加されるゲート電極１３Ｇを有した水平出力ゲート部５
が設けられている。各電極１３Ｓ，１３Ｔ，１３Ｇは多
結晶シリコン層にて形成される。
【０００４】水平転送レジスタ部４では、トランスファ
部とストレージ部にポテンシャル差をもたせるために、
ｎ形の転送チャンネル領域１２に例えばｐ形不純物をイ
オン注入してストレージ電極１３Ｓ下をｎ- 領域に、ま
たトランスファ電極１３Ｔ下をｎ--領域１８にしてい
る。
部とストレージ部にポテンシャル差をもたせるために、
ｎ形の転送チャンネル領域１２に例えばｐ形不純物をイ
オン注入してストレージ電極１３Ｓ下をｎ- 領域に、ま
たトランスファ電極１３Ｔ下をｎ--領域１８にしてい
る。
【０００５】垂直転送レジスタ部３は、２相、３相又は
４相等の駆動方式が採られている。図示の例では４相駆
動方式である。この垂直転送レジスタ部３は、図７に示
すように、転送チャンネル領域１２上に絶縁膜１６を介
して多結晶シリコン層からなる転送電極１９を有する転
送部が複数配列され、４層の駆動クロックパルスφ
Ｖ 1 ，φＶ2 ，φＶ3 及びφＶ4 が印加され、最終段の
電極１９が水平転送レジスタ部４に接続するように形成
されて成る。
４相等の駆動方式が採られている。図示の例では４相駆
動方式である。この垂直転送レジスタ部３は、図７に示
すように、転送チャンネル領域１２上に絶縁膜１６を介
して多結晶シリコン層からなる転送電極１９を有する転
送部が複数配列され、４層の駆動クロックパルスφ
Ｖ 1 ，φＶ2 ，φＶ3 及びφＶ4 が印加され、最終段の
電極１９が水平転送レジスタ部４に接続するように形成
されて成る。
【０００６】最終段の電極１９は、垂直転送レジスタ部
３の転送部の終段が水平転送レジスタ部４に接続される
構成の場合には、その最終転送電極であり、転送部の最
終に独立のクロックパルスφＶＯＧが印加される垂直出
力ゲート部が設けられている場合には、その垂直出力ゲ
ート部のゲート電極となる。
３の転送部の終段が水平転送レジスタ部４に接続される
構成の場合には、その最終転送電極であり、転送部の最
終に独立のクロックパルスφＶＯＧが印加される垂直出
力ゲート部が設けられている場合には、その垂直出力ゲ
ート部のゲート電極となる。
【０００７】図８及び図９は、上述のＣＣＤ固体撮像素
子１の従来の製造方法、特に水平転送レジスタ部及び垂
直転送レジスタ部の不純物プロファイルの形成法を示
す。同図は、図５のＡ−Ａ線上（即ち、水平出力ゲート
部５を含む水平転送レジスタ部４の終段部分）及びＢ−
Ｂ線上（即ち垂直転送レジスタ部３と水平転送レジスタ
部４の接続部分）の断面を示す。
子１の従来の製造方法、特に水平転送レジスタ部及び垂
直転送レジスタ部の不純物プロファイルの形成法を示
す。同図は、図５のＡ−Ａ線上（即ち、水平出力ゲート
部５を含む水平転送レジスタ部４の終段部分）及びＢ−
Ｂ線上（即ち垂直転送レジスタ部３と水平転送レジスタ
部４の接続部分）の断面を示す。
【０００８】先ず、図８Ａに示すように、ｐ形の半導体
基板１１の一主面に垂直転送レジスタ部３及び水平転送
レジスタ部４に共通のｎ形不純物をイオン注入してｎ形
の転送チャンネル領域１２を形成する。
基板１１の一主面に垂直転送レジスタ部３及び水平転送
レジスタ部４に共通のｎ形不純物をイオン注入してｎ形
の転送チャンネル領域１２を形成する。
【０００９】次に、図８Ｂに示すように、フォトレジス
ト層２１をマスクとして水平出力ゲート部５を含む水平
転送レジスタ部４に対応する転送チャンネル領域１２に
ポテンシャル調整用の不純物例えばボロン２２をイオン
注入し、ｎ- 領域１７を形成する。
ト層２１をマスクとして水平出力ゲート部５を含む水平
転送レジスタ部４に対応する転送チャンネル領域１２に
ポテンシャル調整用の不純物例えばボロン２２をイオン
注入し、ｎ- 領域１７を形成する。
【００１０】次に、図８Ｃに示すように、ＳｉＯ2 等の
絶縁膜１６を介して第１層目の多結晶シリコンにより垂
直転送レジスタ部３の最終段電極１８及び水平転送レジ
スタ部４のストレージ電極１３Ｓを選択的に形成する。
このとき、電極パターンマスクのｎ- 領域１７との合せ
ずれによって、特に垂直転送レジスタ部の最終段電極１
９とｎ- 領域１７との位置ずれｘ1 が生じ易い。
絶縁膜１６を介して第１層目の多結晶シリコンにより垂
直転送レジスタ部３の最終段電極１８及び水平転送レジ
スタ部４のストレージ電極１３Ｓを選択的に形成する。
このとき、電極パターンマスクのｎ- 領域１７との合せ
ずれによって、特に垂直転送レジスタ部の最終段電極１
９とｎ- 領域１７との位置ずれｘ1 が生じ易い。
【００１１】次に、図９Ｄに示すように、選択的に形成
したフォトレジスト層２４と共に第１層目多結晶シリコ
ンによるストレージ電極１３Ｓをマスクとして水平出力
ゲート部５に例えばリン（Ｐ）２５をイオン注入して、
即ち不純物を打ち返して、ｎ領域２６を形成する。
したフォトレジスト層２４と共に第１層目多結晶シリコ
ンによるストレージ電極１３Ｓをマスクとして水平出力
ゲート部５に例えばリン（Ｐ）２５をイオン注入して、
即ち不純物を打ち返して、ｎ領域２６を形成する。
【００１２】次に、図９Ｅに示すように、選択的に形成
したフォトレジスト層２７と共に垂直転送レジスタ部３
の第１層目多結晶シリコンによる最終段電極１９及び水
平転送レジスタ部４のストレージ電極１３Ｓをマスクに
して水平転送レジスタ部４のトランスファ部に対応する
部分に再度例えばボロン２８をイオン注入し、ｎ--領域
１８を形成する。
したフォトレジスト層２７と共に垂直転送レジスタ部３
の第１層目多結晶シリコンによる最終段電極１９及び水
平転送レジスタ部４のストレージ電極１３Ｓをマスクに
して水平転送レジスタ部４のトランスファ部に対応する
部分に再度例えばボロン２８をイオン注入し、ｎ--領域
１８を形成する。
【００１３】しかる後、図９Ｆに示すように、絶縁膜１
６を介して第２層目多結晶シリコンにより水平転送レジ
スタ部４のトランスファ電極１３Ｔ及び水平出力ゲート
電極１３Ｇを形成する。なお、図示せざるも、垂直転送
レジスタ部３の各転送電極は第１層目及び第２層目の多
結晶シリコンにて形成される。
６を介して第２層目多結晶シリコンにより水平転送レジ
スタ部４のトランスファ電極１３Ｔ及び水平出力ゲート
電極１３Ｇを形成する。なお、図示せざるも、垂直転送
レジスタ部３の各転送電極は第１層目及び第２層目の多
結晶シリコンにて形成される。
【００１４】
【発明が解決しようとする課題】上述したように、ＣＣ
Ｄ固体撮像素子１において、垂直転送レジスタ部３と水
平転送レジスタ部４の転送チャンネル領域１２を形成す
る際に、同じｎ形不純物のイオン注入を用いている。垂
直転送レジスタ部３と水平転送レジスタ部４の転送チャ
ンネル領域を別々の工程で形成した場合には、垂直転送
レジスタ部３と水平転送レジスタ部４の接続部において
ポテンシャル障壁（バリア）が形成されるが、垂直転送
レジスタ部３と水平転送レジスタ部４の転送チャンネル
領域１２を共通に形成することにより、このポテンシャ
ル障壁の形成が免れる。
Ｄ固体撮像素子１において、垂直転送レジスタ部３と水
平転送レジスタ部４の転送チャンネル領域１２を形成す
る際に、同じｎ形不純物のイオン注入を用いている。垂
直転送レジスタ部３と水平転送レジスタ部４の転送チャ
ンネル領域を別々の工程で形成した場合には、垂直転送
レジスタ部３と水平転送レジスタ部４の接続部において
ポテンシャル障壁（バリア）が形成されるが、垂直転送
レジスタ部３と水平転送レジスタ部４の転送チャンネル
領域１２を共通に形成することにより、このポテンシャ
ル障壁の形成が免れる。
【００１５】ところで、水平転送レジスタ部４と垂直転
送レジスタ部３においては、駆動バイアスが異なり、最
適な駆動バイアスとするためには、垂直転送レジスタ部
３と水平転送レジスタ部４の転送チャンネル領域１２の
不純物プロファイルを変える必要がある。
送レジスタ部３においては、駆動バイアスが異なり、最
適な駆動バイアスとするためには、垂直転送レジスタ部
３と水平転送レジスタ部４の転送チャンネル領域１２の
不純物プロファイルを変える必要がある。
【００１６】従来技術では第１層目多結晶シリコンによ
る電極１９及び１３Ｓを形成する工程（図８Ｃ）の前
に、図８Ｂに示すように、水平転送シフトレジスタ部４
にボロン等のｐ形不純物２２を注入している。
る電極１９及び１３Ｓを形成する工程（図８Ｃ）の前
に、図８Ｂに示すように、水平転送シフトレジスタ部４
にボロン等のｐ形不純物２２を注入している。
【００１７】しかし、第１層目多結晶シリコンによる電
極１９、１３Ｓの形成時に、そのパターンマスクのｎ-
領域１７に対する合せずれにより、図８Ｃに示すよう
に、垂直転送レジスタ部３と水平転送レジスタ部４の接
続部において、ｎ- 領域１７と垂直転送レジスタ部３の
最終段電極１９との相対的な位置ずれｘ1 が多々生じ
る。
極１９、１３Ｓの形成時に、そのパターンマスクのｎ-
領域１７に対する合せずれにより、図８Ｃに示すよう
に、垂直転送レジスタ部３と水平転送レジスタ部４の接
続部において、ｎ- 領域１７と垂直転送レジスタ部３の
最終段電極１９との相対的な位置ずれｘ1 が多々生じ
る。
【００１８】この結果、垂直転送レジスタ部３と水平転
送レジスタ部４の接続部において、ポテンシャルのバリ
ア又はディップが形成され、垂直転送レジスタ部３から
水平転送レジスタ部４へ電荷が転送される際、転送効率
の低下を招くことになる（第１の問題点）。
送レジスタ部４の接続部において、ポテンシャルのバリ
ア又はディップが形成され、垂直転送レジスタ部３から
水平転送レジスタ部４へ電荷が転送される際、転送効率
の低下を招くことになる（第１の問題点）。
【００１９】また、水平転送レジスタ部の水平出力ゲー
ト部５に於ての同様なずれを避けるために、そのゲート
電極１３Ｇ下には図８Ｂに示すように、ポテンシャル調
整用の不純物打ち込み２２を行ってｎ- 領域１７を形成
している。
ト部５に於ての同様なずれを避けるために、そのゲート
電極１３Ｇ下には図８Ｂに示すように、ポテンシャル調
整用の不純物打ち込み２２を行ってｎ- 領域１７を形成
している。
【００２０】このため、水平出力ゲート部５のポテンシ
ャルが最適とはいえなくなるので、第１層目多結晶シリ
コンの電極１９，１３Ｓの形成後に図９Ｄに示すよう
に、水平転送レジスタ部４の最終段のストレージ電極１
３Ｓをマスクとしてゲート電極１３Ｇを形成する位置に
ｎ形不純物（図ではリン２８としている）を注入しｎ領
域２６を形成している。即ち、水平出力ゲート部５の最
適なポテンシャルは垂直転送レジスタ部３の最適なポテ
ンシャルと同じになることが多く、リン２８のイオン注
入が必要とならざるを得ず、イオン注入の工程が増える
（第２の問題点）。
ャルが最適とはいえなくなるので、第１層目多結晶シリ
コンの電極１９，１３Ｓの形成後に図９Ｄに示すよう
に、水平転送レジスタ部４の最終段のストレージ電極１
３Ｓをマスクとしてゲート電極１３Ｇを形成する位置に
ｎ形不純物（図ではリン２８としている）を注入しｎ領
域２６を形成している。即ち、水平出力ゲート部５の最
適なポテンシャルは垂直転送レジスタ部３の最適なポテ
ンシャルと同じになることが多く、リン２８のイオン注
入が必要とならざるを得ず、イオン注入の工程が増える
（第２の問題点）。
【００２１】本発明は、上述の点に鑑み、合せずれが発
生せず且つ製造工程の簡略化を可能にし、転送効率の向
上を図るようにした固体撮像素子の製造方法を提供する
ものである。
生せず且つ製造工程の簡略化を可能にし、転送効率の向
上を図るようにした固体撮像素子の製造方法を提供する
ものである。
【００２２】
【００２３】
【００２４】
【課題を解決するための手段】本発明に係る固体撮像素
子の製造方法は、第１導電形の半導体領域１２上の水平
出力ゲート部５及び垂直転送レジスタ部４の最終段に対
応する部分に第１層電極１３Ｇ，１９を形成する工程
と、第１層電極１３Ｇ，１９をマスクに水平転送レジス
タ部４に第１のイオン注入を行って上記第１層電極下の
半導体領域１２より不純物濃度が低い領域１７（又は１
８）を形成する工程と、水平転送レジスタ部４のストレ
ージ部又はトランスファ部に対応する部分上に第２層電
極１３Ｓ（又は１３Ｔ）を形成する工程と、第２層電極
１３Ｓ（又は１３Ｔ）をマスクに第２のイオン注入を行
って上記第２層電極１３Ｓ（又は１３Ｔ）下よりポテン
シャルが浅いトランスファ領域１８又は上記第２層電極
下よりポテンシャルが深いストレージ領域１７を形成す
る工程を有してなる。
子の製造方法は、第１導電形の半導体領域１２上の水平
出力ゲート部５及び垂直転送レジスタ部４の最終段に対
応する部分に第１層電極１３Ｇ，１９を形成する工程
と、第１層電極１３Ｇ，１９をマスクに水平転送レジス
タ部４に第１のイオン注入を行って上記第１層電極下の
半導体領域１２より不純物濃度が低い領域１７（又は１
８）を形成する工程と、水平転送レジスタ部４のストレ
ージ部又はトランスファ部に対応する部分上に第２層電
極１３Ｓ（又は１３Ｔ）を形成する工程と、第２層電極
１３Ｓ（又は１３Ｔ）をマスクに第２のイオン注入を行
って上記第２層電極１３Ｓ（又は１３Ｔ）下よりポテン
シャルが浅いトランスファ領域１８又は上記第２層電極
下よりポテンシャルが深いストレージ領域１７を形成す
る工程を有してなる。
【００２５】本発明は、さらに上記工程の後に第２のイ
オン注入領域上に第３層電極１３Ｔ（又は１３Ｇ）を形
成する工程を有することができる。
オン注入領域上に第３層電極１３Ｔ（又は１３Ｇ）を形
成する工程を有することができる。
【００２６】
【００２７】
【００２８】
【作用】本発明に係る固体撮像素子の製造方法によれ
ば、垂直転送レジスタ部３の最終段に対応する部分に第
１層電極（即ち最終段電極）１９を形成した後に、この
第１層電極１９をマスクに第１のイオン注入を行って自
己整合的に半導体領域１２より不純物濃度が低い領域１
７（又は１８）を形成しているので、最終段電極１９と
イオン注入領域１７（又は１８）との間に合せずれが生
じない。
ば、垂直転送レジスタ部３の最終段に対応する部分に第
１層電極（即ち最終段電極）１９を形成した後に、この
第１層電極１９をマスクに第１のイオン注入を行って自
己整合的に半導体領域１２より不純物濃度が低い領域１
７（又は１８）を形成しているので、最終段電極１９と
イオン注入領域１７（又は１８）との間に合せずれが生
じない。
【００２９】また、水平出力ゲート部５に対応する部分
に形成した第１層電極１３Ｇをマスクとして第１のイオ
ン注入が行われるので、水平出力ゲート部５の領域に従
来のような不純物の打ち返しが不要となり、イオン注入
工程が１工程削減される。同時に水平出力ゲート部５の
電極１３Ｇと水平転送レジスタ部４の終段のポテンシャ
ル調整されたストレージ領域との合せずれも生じない。
に形成した第１層電極１３Ｇをマスクとして第１のイオ
ン注入が行われるので、水平出力ゲート部５の領域に従
来のような不純物の打ち返しが不要となり、イオン注入
工程が１工程削減される。同時に水平出力ゲート部５の
電極１３Ｇと水平転送レジスタ部４の終段のポテンシャ
ル調整されたストレージ領域との合せずれも生じない。
【００３０】また、水平転送レジスタ部４のストレージ
部又はトランスファ部に対応する部分上に形成した第２
層電極１３Ｓ又は１３Ｔをマスクに第２のイオン注入を
行ってトランスファ領域、即ちトランスファ部の浅いポ
テンシャル領域１８又はストレージ領域、即ちストレー
ジ部の深いポテンシャル領域１７を形成するので、スト
レージ電極１３Ｓ又はトランスファ電極１３Ｔとトラン
スファ領域１８又はストレージ領域１７との合せずれが
なくなる。
部又はトランスファ部に対応する部分上に形成した第２
層電極１３Ｓ又は１３Ｔをマスクに第２のイオン注入を
行ってトランスファ領域、即ちトランスファ部の浅いポ
テンシャル領域１８又はストレージ領域、即ちストレー
ジ部の深いポテンシャル領域１７を形成するので、スト
レージ電極１３Ｓ又はトランスファ電極１３Ｔとトラン
スファ領域１８又はストレージ領域１７との合せずれが
なくなる。
【００３１】更に第２のイオン注入領域１８又は１７上
に第３層電極１３Ｔ又は１３Ｓを形成することにより、
水平転送レジスタ部４の転送電極が第２層ないし第３層
電極で形成されることになり、良好な水平転送レジスタ
部４を形成することができる。
に第３層電極１３Ｔ又は１３Ｓを形成することにより、
水平転送レジスタ部４の転送電極が第２層ないし第３層
電極で形成されることになり、良好な水平転送レジスタ
部４を形成することができる。
【００３２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００３３】図１は本実施例に係るインターライン転送
方式のＣＣＤ固体撮像素子３１を示す構成図である。Ｃ
ＣＤ固体撮像素子３１は、前述の図５と同様に、マトリ
ックス状に配列された画素となる複数の受光部２と、各
受光部列の一側に設けられたＣＣＤ構造の垂直転送レジ
スタ部３と、各垂直転送レジスタ部３の最終段に接続す
るように設けられたＣＣＤ構造の水平転送レジスタ部４
を有して成り、水平転送レジスタ部４の最終段の転送部
が固定のゲート電圧（例えば接地電位）ＶHOGが印加さ
れる水平出力ゲート部５を介してフローティング・ディ
フージョン領域６に接続され、水平転送レジスタ部４よ
りの信号電荷がフローティング・ディフージョン領域６
に転送され、電荷−電圧変換されて出力アンプ７を通じ
て出力するように構成される。
方式のＣＣＤ固体撮像素子３１を示す構成図である。Ｃ
ＣＤ固体撮像素子３１は、前述の図５と同様に、マトリ
ックス状に配列された画素となる複数の受光部２と、各
受光部列の一側に設けられたＣＣＤ構造の垂直転送レジ
スタ部３と、各垂直転送レジスタ部３の最終段に接続す
るように設けられたＣＣＤ構造の水平転送レジスタ部４
を有して成り、水平転送レジスタ部４の最終段の転送部
が固定のゲート電圧（例えば接地電位）ＶHOGが印加さ
れる水平出力ゲート部５を介してフローティング・ディ
フージョン領域６に接続され、水平転送レジスタ部４よ
りの信号電荷がフローティング・ディフージョン領域６
に転送され、電荷−電圧変換されて出力アンプ７を通じ
て出力するように構成される。
【００３４】水平転送レジスタ部４は図６で示したと同
時の構成をなし、２相の駆動クロックパルスφＨ1 及び
φＨ2 で駆動される。また、垂直転送レジスタ３は図７
で説明したと同様の構成をなし、２相、３相又は４相の
駆動クロックパルス、図示の例では４相の駆動クロック
パルスφＶ1 ，φＶ2 ，φＶ3 ，φＶ4 で駆動される。
時の構成をなし、２相の駆動クロックパルスφＨ1 及び
φＨ2 で駆動される。また、垂直転送レジスタ３は図７
で説明したと同様の構成をなし、２相、３相又は４相の
駆動クロックパルス、図示の例では４相の駆動クロック
パルスφＶ1 ，φＶ2 ，φＶ3 ，φＶ4 で駆動される。
【００３５】次に、図２及び図３を用いて本実施例に係
るＣＣＤ固体撮像をその製法と共に説明する。以下では
ＣＣＤの転送電荷として電子を転送する場合を説明する
（なお、転送電荷としてホールを転送する場合も適用可
能である）。同図は、図１のＣ−Ｃ線上（即ち水平出力
ゲート部５を含む水平転送レジスタ部４の終段部分）及
びＤ−Ｄ線上（即ち垂直転送レジスタ部３と水平転送レ
ジスタ部４の接続部分）の断面を示す。なお、同図にお
いて、図８及び図９と対応する部分には同一符号を付
す。
るＣＣＤ固体撮像をその製法と共に説明する。以下では
ＣＣＤの転送電荷として電子を転送する場合を説明する
（なお、転送電荷としてホールを転送する場合も適用可
能である）。同図は、図１のＣ−Ｃ線上（即ち水平出力
ゲート部５を含む水平転送レジスタ部４の終段部分）及
びＤ−Ｄ線上（即ち垂直転送レジスタ部３と水平転送レ
ジスタ部４の接続部分）の断面を示す。なお、同図にお
いて、図８及び図９と対応する部分には同一符号を付
す。
【００３６】先ず、図２Ａに示すように、第１導電形例
えばｐ形の半導体基板１１（或はｎ形半導体基板にｐ形
不純物を注入してｐ形ウエル領域を形成した基板を用い
てもよい）の一主面の垂直転送レジスタ部３、水平転送
レジスタ部４及び水平出力ゲート部５に対応する領域に
共通してｎ形不純物をイオン注入してｎ形の転送チャン
ネル領域１２を形成する。
えばｐ形の半導体基板１１（或はｎ形半導体基板にｐ形
不純物を注入してｐ形ウエル領域を形成した基板を用い
てもよい）の一主面の垂直転送レジスタ部３、水平転送
レジスタ部４及び水平出力ゲート部５に対応する領域に
共通してｎ形不純物をイオン注入してｎ形の転送チャン
ネル領域１２を形成する。
【００３７】次に、図２Ｂに示すように、転送チャンネ
ル領域１２上に絶縁膜１６を介して第１層目の多結晶シ
リコンにより垂直転送レジスタ部３の最終段電極１９及
び水平出力ゲート部５のゲート電極１３Ｇを選択的に形
成する。
ル領域１２上に絶縁膜１６を介して第１層目の多結晶シ
リコンにより垂直転送レジスタ部３の最終段電極１９及
び水平出力ゲート部５のゲート電極１３Ｇを選択的に形
成する。
【００３８】垂直転送レジスタ部３の最終段電極１９
は、前述と同様に転送領域の最終転送電極、又は垂直転
送レジスタ部３の終段に垂直出力ゲート部が設けられて
いるときは、そのゲート電極となる。
は、前述と同様に転送領域の最終転送電極、又は垂直転
送レジスタ部３の終段に垂直出力ゲート部が設けられて
いるときは、そのゲート電極となる。
【００３９】次に、図２Ｃに示すように、フォトレジス
ト層２１を選択的に形成し、このフォトレジスト層２１
と共に第１層目多結晶シリコンによる垂直転送レジスタ
部の最終段電極１９及び水平出力ゲート電極１３Ｇをマ
スクとして、水平転送レジスタ部４に対応する転送チャ
ンネル領域１２にポテンシャル調整用のｐ形不純物、例
えばボロン２２をイオン注入し、ｎ- 領域１７を形成す
る。
ト層２１を選択的に形成し、このフォトレジスト層２１
と共に第１層目多結晶シリコンによる垂直転送レジスタ
部の最終段電極１９及び水平出力ゲート電極１３Ｇをマ
スクとして、水平転送レジスタ部４に対応する転送チャ
ンネル領域１２にポテンシャル調整用のｐ形不純物、例
えばボロン２２をイオン注入し、ｎ- 領域１７を形成す
る。
【００４０】イオン注入時の打ち込みエネルギーを注入
されるｐ形不純物２２が第１層目多結晶シリコンの電極
１３Ｇ，１９を透過しない程度にしておけば、ｐ形不純
物２２の注入領域、即ちｎ- 領域１７は電極１３Ｇ，１
９下に形成されず、丁度電極１３Ｇ及び１９と接する範
囲のみとなる。即ち、ｎ- 領域１７は電極１３Ｇ及び１
９によって自己整合的に形成される。
されるｐ形不純物２２が第１層目多結晶シリコンの電極
１３Ｇ，１９を透過しない程度にしておけば、ｐ形不純
物２２の注入領域、即ちｎ- 領域１７は電極１３Ｇ，１
９下に形成されず、丁度電極１３Ｇ及び１９と接する範
囲のみとなる。即ち、ｎ- 領域１７は電極１３Ｇ及び１
９によって自己整合的に形成される。
【００４１】次に、図３Ｄに示すように、ｎ- 領域１７
上に絶縁膜１６を介して第２層目の多結晶シリコンによ
り、水平転送レジスタ部４におけるストレージ電極１３
Ｓを選択的に形成する。
上に絶縁膜１６を介して第２層目の多結晶シリコンによ
り、水平転送レジスタ部４におけるストレージ電極１３
Ｓを選択的に形成する。
【００４２】次に、図３Ｅに示すように、フォトレジス
ト層２７を選択的に形成し、このフォトレジスト層２７
と共に第２層目多結晶シリコンによるストレージ電極１
３Ｓ及び垂直転送レジスタ部の最終段電極１９をマスク
として水平転送レジスタ部４のトランスファ部に対応す
る転送チャンネル領域即ちｎ- 領域１７にｐ形不純物例
えばボロン２８をイオン注入し、ｎ--領域（いわゆるト
ランスファ領域）１８を形成する。ストレージ電極１３
Ｓ直下のｎ - 領域１７がストレージ領域となる。
ト層２７を選択的に形成し、このフォトレジスト層２７
と共に第２層目多結晶シリコンによるストレージ電極１
３Ｓ及び垂直転送レジスタ部の最終段電極１９をマスク
として水平転送レジスタ部４のトランスファ部に対応す
る転送チャンネル領域即ちｎ- 領域１７にｐ形不純物例
えばボロン２８をイオン注入し、ｎ--領域（いわゆるト
ランスファ領域）１８を形成する。ストレージ電極１３
Ｓ直下のｎ - 領域１７がストレージ領域となる。
【００４３】この工程で垂直転送レジスタ部３と水平転
送レジスタ部４の境界、即ち電極１９とｎ--領域１８と
の境界は、最終段電極１９により自己整合される。
送レジスタ部４の境界、即ち電極１９とｎ--領域１８と
の境界は、最終段電極１９により自己整合される。
【００４４】次に、図３Ｆに示すように、ｎ--領域１８
上に第３層目の多結晶シリコンによりトランスファ電極
１３Ｔを選択的に形成し、目的のＣＣＤ固体撮像素子３
１を得る。
上に第３層目の多結晶シリコンによりトランスファ電極
１３Ｔを選択的に形成し、目的のＣＣＤ固体撮像素子３
１を得る。
【００４５】本実施例のＣＣＤ固体撮像素子３１によれ
ば、水平出力ゲート部５のゲート電極１３Ｇと垂直転送
レジスタ部３の最終段電極１９が第１層目の多結晶シリ
コンにより形成され、このゲート電極１３Ｇ及び最終段
電極１９により水平出力ゲート部５と水平転送レジスタ
部４との境界、及び垂直転送レジスタ部３と水平転送レ
ジスタ部４との境界が自己整合的に形成された構成であ
るので、境界でのポテンシャルのバリア又はディップの
発生がなくなり、垂直転送レジスタ部３から水平転送レ
ジスタ部４へ電荷が転送される際の転送効率を向上する
ことができ、また水平転送レジスタ部４から水平出力ゲ
ート部５への電荷の転送効率を向上することができる。
ば、水平出力ゲート部５のゲート電極１３Ｇと垂直転送
レジスタ部３の最終段電極１９が第１層目の多結晶シリ
コンにより形成され、このゲート電極１３Ｇ及び最終段
電極１９により水平出力ゲート部５と水平転送レジスタ
部４との境界、及び垂直転送レジスタ部３と水平転送レ
ジスタ部４との境界が自己整合的に形成された構成であ
るので、境界でのポテンシャルのバリア又はディップの
発生がなくなり、垂直転送レジスタ部３から水平転送レ
ジスタ部４へ電荷が転送される際の転送効率を向上する
ことができ、また水平転送レジスタ部４から水平出力ゲ
ート部５への電荷の転送効率を向上することができる。
【００４６】また、本実施例の製法によれば、転送チャ
ンネル領域１２を形成し、この上に第１層目多結晶シリ
コンによる垂直転送レジスタ部３の最終段電極１９及び
水平出力ゲート電極１３Ｇを形成した後、電極をマスク
に水平転送レジスタ部４に対応する領域にポテンシャル
調整用のｐ形不純物２２をイオン注入してｎ- 領域１７
を形成し、さらに、最終段電極１９をマスクにｐ形不純
物２８をイオン注入してｎ--領域１８を形成することに
より、水平出力ゲート電極１３Ｇと水平転送レジスタ部
４の終段のｎ- 領域１７との間の合せずれが生ぜず、ま
た垂直転送レジスタ部３の最終段電極１９と水平転送レ
ジスタ部４のポテンシャル調整された転送チャンネル領
域、即ちｎ--領域１８、ｎ- 領域１７との間の合せずれ
が生じない。
ンネル領域１２を形成し、この上に第１層目多結晶シリ
コンによる垂直転送レジスタ部３の最終段電極１９及び
水平出力ゲート電極１３Ｇを形成した後、電極をマスク
に水平転送レジスタ部４に対応する領域にポテンシャル
調整用のｐ形不純物２２をイオン注入してｎ- 領域１７
を形成し、さらに、最終段電極１９をマスクにｐ形不純
物２８をイオン注入してｎ--領域１８を形成することに
より、水平出力ゲート電極１３Ｇと水平転送レジスタ部
４の終段のｎ- 領域１７との間の合せずれが生ぜず、ま
た垂直転送レジスタ部３の最終段電極１９と水平転送レ
ジスタ部４のポテンシャル調整された転送チャンネル領
域、即ちｎ--領域１８、ｎ- 領域１７との間の合せずれ
が生じない。
【００４７】その結果、上記各境界部分でポテンシャル
のバリア又はディップの発生がなくなり、垂直転送レジ
スタ部３から水平転送レジスタ部４への電荷転送時及び
水平転送レジスタ部４から水平出力ゲート部５への電荷
転送時の転送不良が起きなくなる。
のバリア又はディップの発生がなくなり、垂直転送レジ
スタ部３から水平転送レジスタ部４への電荷転送時及び
水平転送レジスタ部４から水平出力ゲート部５への電荷
転送時の転送不良が起きなくなる。
【００４８】また、水平出力ゲート部５と垂直転送レジ
スタ部３はｎ形転送チャンネル領域１２で形成されるの
で、水平出力ゲート電極１３Ｇ下のポテンシャルと垂直
転送レジスタ部３のポテンシャルとは等しくなる。従っ
て、従来技術で必要であった水平出力ゲート電極１３Ｇ
下のポテンシャル調整用のイオン注入が不要となり、イ
オン注入工程の削減が図れる。
スタ部３はｎ形転送チャンネル領域１２で形成されるの
で、水平出力ゲート電極１３Ｇ下のポテンシャルと垂直
転送レジスタ部３のポテンシャルとは等しくなる。従っ
て、従来技術で必要であった水平出力ゲート電極１３Ｇ
下のポテンシャル調整用のイオン注入が不要となり、イ
オン注入工程の削減が図れる。
【００４９】尚、上例では第２層目多結晶シリコンによ
りストレージ電極１３Ｓを形成し、第３層目多結晶シリ
コンによりトランスファ電極１３Ｔを形成したが、その
他、第２層目多結晶シリコンによりトランスファ電極１
３Ｔを形成し、第３層目多結晶シリコンによりストレー
ジ電極１３Ｓを形成することもできる。このときには図
２Ｃの工程の電極１３Ｇ及び１９をマスクとするイオン
注入でｎ- 領域１７に代えてｎ--領域１８を形成し、第
２層目多結晶シリコンでトランスファ電極を形成した
後、このトランスファ電極１３Ｔをマスクにイオン注入
してストレージ部となるポテンシャルの深いｎ- 領域
（いわゆるストレージ領域）１７を形成するようにな
し、その後第３層目多結晶シリコンでストレージ電極１
３Ｓを形成するようになす。トランスファ電極１３Ｔ直
下のｎ -- 領域がトランスファ領域となる。
りストレージ電極１３Ｓを形成し、第３層目多結晶シリ
コンによりトランスファ電極１３Ｔを形成したが、その
他、第２層目多結晶シリコンによりトランスファ電極１
３Ｔを形成し、第３層目多結晶シリコンによりストレー
ジ電極１３Ｓを形成することもできる。このときには図
２Ｃの工程の電極１３Ｇ及び１９をマスクとするイオン
注入でｎ- 領域１７に代えてｎ--領域１８を形成し、第
２層目多結晶シリコンでトランスファ電極を形成した
後、このトランスファ電極１３Ｔをマスクにイオン注入
してストレージ部となるポテンシャルの深いｎ- 領域
（いわゆるストレージ領域）１７を形成するようにな
し、その後第３層目多結晶シリコンでストレージ電極１
３Ｓを形成するようになす。トランスファ電極１３Ｔ直
下のｎ -- 領域がトランスファ領域となる。
【００５０】図４は本発明に係るＣＣＤ固体撮像素子の
他の実施例である。本例のＣＣＤ固体撮像素子３２は、
マトリックス状に配列された画素となる複数の受光部２
と、各受光部列の一側に設けられたＣＣＤ構造の垂直転
送レジスタ部３と、各垂直転送レジスタ部３の最終段に
接続するように設けられた互いに平行する２つ以上の複
数、本例では２つのＣＣＤ構造の水平転送レジスタ部、
即ち第１及び第２の水平転送レジスタ部４Ａ及び４Ｂを
有し、第１及び第２の水平転送レジスタ部４Ａ及び４Ｂ
の間に第１の水平転送レジスタ部４Ａから第２の水平転
送レジスタ部４Ｂへ電荷を転送するための転送部３３が
設けられて成る。第１の水平転送レジスタ部４Ａ及び第
２の水平転送レジスタ部４Ｂの終段には夫々第１及び第
２の水平出力ゲート部５Ａ及び５Ｂが設けられ、さら
に、フローティング・ディフージョン領域６Ａ，６Ｂ及
び出力アンプ７Ａ，７Ｂが接続される。
他の実施例である。本例のＣＣＤ固体撮像素子３２は、
マトリックス状に配列された画素となる複数の受光部２
と、各受光部列の一側に設けられたＣＣＤ構造の垂直転
送レジスタ部３と、各垂直転送レジスタ部３の最終段に
接続するように設けられた互いに平行する２つ以上の複
数、本例では２つのＣＣＤ構造の水平転送レジスタ部、
即ち第１及び第２の水平転送レジスタ部４Ａ及び４Ｂを
有し、第１及び第２の水平転送レジスタ部４Ａ及び４Ｂ
の間に第１の水平転送レジスタ部４Ａから第２の水平転
送レジスタ部４Ｂへ電荷を転送するための転送部３３が
設けられて成る。第１の水平転送レジスタ部４Ａ及び第
２の水平転送レジスタ部４Ｂの終段には夫々第１及び第
２の水平出力ゲート部５Ａ及び５Ｂが設けられ、さら
に、フローティング・ディフージョン領域６Ａ，６Ｂ及
び出力アンプ７Ａ，７Ｂが接続される。
【００５１】このＣＣＤ固体撮像素子３２では垂直転送
レジスタ部３を例えば３相の駆動クロックパルスφ
Ｖ1 ，φＶ2 ，φＶ3 により駆動するようになされ、且
つ転送電極は第１層目、第２層目及び第３層目の多結晶
シリコンで形成される。少なくとも、最終段電極１９は
第１層目の多結晶シリコンで形成される。第１及び第２
の水平転送レジスタ部４Ａ及び４Ｂは２相の駆動クロッ
クパルスφＨ1 ，φＨ2 により駆動される。
レジスタ部３を例えば３相の駆動クロックパルスφ
Ｖ1 ，φＶ2 ，φＶ3 により駆動するようになされ、且
つ転送電極は第１層目、第２層目及び第３層目の多結晶
シリコンで形成される。少なくとも、最終段電極１９は
第１層目の多結晶シリコンで形成される。第１及び第２
の水平転送レジスタ部４Ａ及び４Ｂは２相の駆動クロッ
クパルスφＨ1 ，φＨ2 により駆動される。
【００５２】そして、本例においては、前述の図２及び
図３と同様の工程を用いて製造することができる。即
ち、図２Ａの工程で、ｐ形半導体基板１１の一主面の垂
直転送レジスタ部３、水平転送レジスタ部４Ａ，４Ｂ、
水平転送レジスタ部４Ａと４Ｂ間の転送部３３、及び水
平出力ゲート部５Ａ，５Ｂに対応する領域に共通にｎ形
転送チャンネル領域１２を形成する。
図３と同様の工程を用いて製造することができる。即
ち、図２Ａの工程で、ｐ形半導体基板１１の一主面の垂
直転送レジスタ部３、水平転送レジスタ部４Ａ，４Ｂ、
水平転送レジスタ部４Ａと４Ｂ間の転送部３３、及び水
平出力ゲート部５Ａ，５Ｂに対応する領域に共通にｎ形
転送チャンネル領域１２を形成する。
【００５３】次いで、図２Ｂの工程で、転送チャンネル
領域１２上に絶縁膜１６を介して第１層目の多結晶シリ
コンにより垂直転送レジスタ部３の最終段電極１９、水
平出力ゲート部５Ａ及び５Ｂの夫々のゲート電極１３Ｇ
を選択的に形成すると同時に、水平転送レジスタ部４Ａ
及び４Ｂ間の転送部３３の転送用電極（図示せず）をも
第１層目多結晶シリコンにて選択的に形成する。
領域１２上に絶縁膜１６を介して第１層目の多結晶シリ
コンにより垂直転送レジスタ部３の最終段電極１９、水
平出力ゲート部５Ａ及び５Ｂの夫々のゲート電極１３Ｇ
を選択的に形成すると同時に、水平転送レジスタ部４Ａ
及び４Ｂ間の転送部３３の転送用電極（図示せず）をも
第１層目多結晶シリコンにて選択的に形成する。
【００５４】次に、図２Ｃの工程では、フォトレジスト
層２１を選択的に形成し、このフォトレジスト層２１と
共に第１層目多結晶シリコンによる垂直転送レジスタ部
３の最終段電極１９、水平出力ゲート部５Ａ，５Ｂの各
ゲート電極１３Ｇ及び水平転送レジスタ部４Ａと４Ｂ間
の転送用電極（図示せず）をマスクとして水平転送レジ
スタ部４Ａ及び４Ｂに対応する転送チャンネル領域１２
にポテンシャル調整用のｐ形不純物例えばボロン２２を
イオン注入し、ｎ- 領域１７を形成する。
層２１を選択的に形成し、このフォトレジスト層２１と
共に第１層目多結晶シリコンによる垂直転送レジスタ部
３の最終段電極１９、水平出力ゲート部５Ａ，５Ｂの各
ゲート電極１３Ｇ及び水平転送レジスタ部４Ａと４Ｂ間
の転送用電極（図示せず）をマスクとして水平転送レジ
スタ部４Ａ及び４Ｂに対応する転送チャンネル領域１２
にポテンシャル調整用のｐ形不純物例えばボロン２２を
イオン注入し、ｎ- 領域１７を形成する。
【００５５】これ以後の工程は、図３Ｄ〜Ｆと同様であ
る。但し、水平転送レジスタ部４Ａ及び４Ｂの転送電極
１３Ｓ，１３Ｔを第２層目多結晶シリコン及び第３層目
多結晶シリコンにより形成する際に、同時にこの２層
目、３層目の多結晶シリコンにて垂直転送レジスタ部３
における他の転送電極をも形成する。
る。但し、水平転送レジスタ部４Ａ及び４Ｂの転送電極
１３Ｓ，１３Ｔを第２層目多結晶シリコン及び第３層目
多結晶シリコンにより形成する際に、同時にこの２層
目、３層目の多結晶シリコンにて垂直転送レジスタ部３
における他の転送電極をも形成する。
【００５６】かかる複数の水平転送レジスタ部４Ａ及び
４Ｂを有するＣＣＤ固体撮像素子３２によれば、水平転
送レジスタ部４Ａ及び４Ｂ間の転送用電極を第１層目の
多結晶シリコンで形成することにより、垂直転送レジス
タ部３の最終段電極と水平転送レジスタ部４Ａとの接続
部の関係と同じように、転送部３３の転送用電極と接続
される第１及び第２の水平転送レジスタ部４Ａ及び４Ｂ
との間の合せずれがなくなる。従って、転送効率よいこ
の種のＣＣＤ固体撮像素子が得られる。
４Ｂを有するＣＣＤ固体撮像素子３２によれば、水平転
送レジスタ部４Ａ及び４Ｂ間の転送用電極を第１層目の
多結晶シリコンで形成することにより、垂直転送レジス
タ部３の最終段電極と水平転送レジスタ部４Ａとの接続
部の関係と同じように、転送部３３の転送用電極と接続
される第１及び第２の水平転送レジスタ部４Ａ及び４Ｂ
との間の合せずれがなくなる。従って、転送効率よいこ
の種のＣＣＤ固体撮像素子が得られる。
【００５７】また、このＣＣＤ固体撮像素子３２では垂
直転送レジスタ部３の転送電極が第１，第２及び第３層
目の多結晶シリコンを用いた３層電極構造であるため、
水平出力ゲート部５Ａ，５Ｂを含む、水平転送レジスタ
部４Ａ，４Ｂにおいて３層電極構造とする際にも何ら工
程を増すことがない。
直転送レジスタ部３の転送電極が第１，第２及び第３層
目の多結晶シリコンを用いた３層電極構造であるため、
水平出力ゲート部５Ａ，５Ｂを含む、水平転送レジスタ
部４Ａ，４Ｂにおいて３層電極構造とする際にも何ら工
程を増すことがない。
【００５８】上述の２つ以上の水平転送レジスタ部を有
して相互の水平転送レジスタ間で電荷転送を行なうＣＣ
Ｄ固体撮像素子３２は、高品位用のＣＣＤ固体撮像素
子、全画素読み出し方式の固体撮像素子等に応用して好
適である。
して相互の水平転送レジスタ間で電荷転送を行なうＣＣ
Ｄ固体撮像素子３２は、高品位用のＣＣＤ固体撮像素
子、全画素読み出し方式の固体撮像素子等に応用して好
適である。
【００５９】上例では、本発明をインターライン転送方
式のＣＣＤ固体撮像素子に適用した場合であるか、その
他、例えばマトリックス状に配列した受光部の各列の一
側に垂直転送レジスタを設けてなる撮像部と、上記垂直
転送レジスタに対応した複数の垂直転送レジスタを有す
る蓄積部と、この蓄積部に接続するように配された水平
転送レジスタを備えたフレームインターライン転送方式
のＣＣＤ固体撮像素子等にも適用できる。
式のＣＣＤ固体撮像素子に適用した場合であるか、その
他、例えばマトリックス状に配列した受光部の各列の一
側に垂直転送レジスタを設けてなる撮像部と、上記垂直
転送レジスタに対応した複数の垂直転送レジスタを有す
る蓄積部と、この蓄積部に接続するように配された水平
転送レジスタを備えたフレームインターライン転送方式
のＣＣＤ固体撮像素子等にも適用できる。
【００６０】
【００６１】
【発明の効果】
本発明の製法によれば、垂直転送レジス
タ部の最終段電極と水平転送レジスタ部のポテンシャル
調整された転送チャンネル領域との合せずれをなくすこ
とができる。また、水平転送レジスタ部の転送チャンネ
ル領域の不純物プロファイルを形成する際のイオン注入
工程の回数を削減でき、製造工程を簡略化することがで
きる。
タ部の最終段電極と水平転送レジスタ部のポテンシャル
調整された転送チャンネル領域との合せずれをなくすこ
とができる。また、水平転送レジスタ部の転送チャンネ
ル領域の不純物プロファイルを形成する際のイオン注入
工程の回数を削減でき、製造工程を簡略化することがで
きる。
【図１】本発明に係るＣＣＤ固体撮像素子の一例を示す
構成図である。
構成図である。
【図２】本発明に係るＣＣＤ固体撮像素子の製法を示す
製造工程図（その１）である。
製造工程図（その１）である。
【図３】本発明に係るＣＣＤ固体撮像素子の製法を示す
製造工程図（その２）である。
製造工程図（その２）である。
【図４】本発明に係るＣＣＤ固体撮像素子の他の例を示
す構成図である。
す構成図である。
【図５】従来例の説明に供するＣＣＤ固体撮像素子を示
す構成図である。
す構成図である。
【図６】水平転送レジスタ部を示す断面図である。
【図７】垂直転送レジスタ部と水平転送レジスタ部の接
続部分を示す断面図である。
続部分を示す断面図である。
【図８】従来例のＣＣＤ固体撮像素子の製法を示す製造
工程図（その１）である。
工程図（その１）である。
【図９】従来例のＣＣＤ固体撮像素子の製法を示す製造
工程図（その２）である。
工程図（その２）である。
１，３１，３２ ＣＣＤ固体撮像素子
２ 受光部
３ 垂直転送レジスタ部
４，４Ａ，４Ｂ 水平転送レジスタ部
５，５Ａ，５Ｂ 水平出力ゲート部
６，６Ａ，６Ｂ フローティング・ディフージョン領域
７，７Ａ，７Ｂ 出力アンプ
１１ ｐ形半導体基板
１２ ｎ形転送チャンネル領域
１３Ｇ ゲート電極
１３Ｓ ストレージ電極
１３Ｔ トランスファ電極
１６ 絶縁膜
１７ ｎ- 領域
１８ ｎ--領域
１９ 最終段電極
２２，２８ ボロン
２１，２４，２７ フォトレジスト層
２５ リン
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/148
H04N 5/335
Claims (2)
- 【請求項１】 第１導電形の半導体領域上の水平出力ゲ
ート部及び垂直転送レジスタ部の最終段に対応する部分
に第１層電極を形成する工程と、 上記第１層電極をマスクに水平転送レジスタ部に第１の
イオン注入を行って上記第１層電極下の上記半導体領域
より不純物濃度が低い領域を形成する工程と、上記水平
転送レジスタ部のストレージ部又はトランスファ部に対
応する部分に第２層電極を形成する工程と、 上記第２層電極をマスクに第２のイオン注入を行って上
記第２層電極下よりポテンシャルが浅いトランスファ領
域又は上記第２層電極下よりポテンシャルが深いストレ
ージ領域を形成する工程を有することを特徴とする固体
撮像素子の製造方法。 - 【請求項２】 更に第２のイオン注入領域上に第３層電
極を形成する工程を有することを特徴とする請求項１記
載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02276493A JP3399000B2 (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02276493A JP3399000B2 (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236983A JPH06236983A (ja) | 1994-08-23 |
| JP3399000B2 true JP3399000B2 (ja) | 2003-04-21 |
Family
ID=12091749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02276493A Expired - Fee Related JP3399000B2 (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399000B2 (ja) |
-
1993
- 1993-02-10 JP JP02276493A patent/JP3399000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06236983A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JP3143979B2 (ja) | Ｃｃｄシフトレジスタ | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| JP3536832B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2751817B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3399000B2 (ja) | 固体撮像素子の製造方法 | |
| JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0738077A (ja) | 固体撮像素子の製造方法及び固体撮像装置 | |
| JP2724995B2 (ja) | 固体撮像素子 | |
| JPH04167470A (ja) | 固体撮像素子、固体撮像素子の製造方法及び駆動方法 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3467918B2 (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
| JP2842066B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3280288B2 (ja) | 固体撮像装置、その製造方法、およびその駆動方法 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JP2666684B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JP3143980B2 (ja) | Ｃｃｄシフトレジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |