JP4545387B2 - 読出回路上にハイブリッドされた孤立画素及び蓄積グリッドを有する光検出器アレイ - Google Patents
読出回路上にハイブリッドされた孤立画素及び蓄積グリッドを有する光検出器アレイ Download PDFInfo
- Publication number
- JP4545387B2 JP4545387B2 JP2003106944A JP2003106944A JP4545387B2 JP 4545387 B2 JP4545387 B2 JP 4545387B2 JP 2003106944 A JP2003106944 A JP 2003106944A JP 2003106944 A JP2003106944 A JP 2003106944A JP 4545387 B2 JP4545387 B2 JP 4545387B2
- Authority
- JP
- Japan
- Prior art keywords
- photodetector array
- photodetector
- wafer
- semiconductor material
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000012777 electrically insulating material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009396 hybridization Methods 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 abstract 2
- 238000005192 partition Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Description
【０００１】
【発明の属する技術分野】
本発明は、読出回路上にハイブリッドされた孤立（分離）画素及び蓄積グリッドを有する光検出器アレイに関するものである。
この検出器アレイの目的は画像を再書込するためのものである。それらは、測定器具から光信号出力のために使用してもよい。その工程における光スペクトルは赤外から紫外光まで変化してもよい。この検出器アレイは、受け取った光強度に対応して電気信号を出力する。さらに、情報をより迅速に伝達するため、又は、異なる色フィルタ（すなわち、異なる波長）から信号出力を分離するために、複数の出力信号を平行にする
【０００２】
【従来の技術】
多くの光検出器アレイが存在する。いくつかの構造では感光サイトと隣接並置するサイトによる信号増幅器出力を有する。電荷蓄積グリッド（フォトグリッド）をこれらの構造用に用いてもよい。グリッドの電位を変えることによって、電荷を増幅器へ一緒に注入する。
【０００３】
その他の構造では、光が集められる領域を失うのを避けるために増幅器に面して位置する感光サイトを有する。次いで、光検出器アレイを増幅器を備えた読出回路上にハイブリッドさせる。光電子を単純なフォトダイオードで収集する。蓄積グリッドは用いない。望まない電荷が隣接画素に達するように互いに画素を分離（孤立）することができる（ＣＣＤのような）フォトグリッドは公知ではない。
【０００４】
【発明が解決しようとする課題】
本発明は、集光するために準備された領域を有しかつ電荷の蓄積のための容量性グリッド（フォトグリッドと称する）を用いて検出を実施する光検出器アレイを提供する。このような構造は、フォトグリッドの誘電体壁によって光検出器を電気的に分離する特徴的な構造を有する。光検出器構造は、光検出器アレイを増幅回路におけるグリッド及び共通ベースにハイブリッドすることによって得られる。
【０００５】
【課題を解決するための手段】
従って、本発明は、読出回路上にハイブリッドされ、半導体材料ウェハーから作製されかつ一の検出受光面とハイブリッド面と称する一の反対側の面とを有する光検出器アレイにおいて、ウェハーが画素に分割され、各画素は光検出器を成し、画素はウェハー内において断面方向に形成された分離手段によって互いに分離されかつ光検出器用のフォトグリッドを備え、各光検出器は光検出器アレイを読出回路にハイブリッドするようにハイブリッド面上に接続パッドを有することを特徴とする。
【０００６】
本発明の第１の実施形態では、分離手段は、電気的絶縁スキンの間に挟まれた導電スキンを備えた壁を具備してウェハーにおいて半導体材料を有するＭＯＳ型フォトグリッドを壁に近接して形成し、各光検出器は第１のドープ領域と第２のドープ領域とを備え、第１のドープ領域は光検出器接続パッドとの間の電気的接触を形成し、第２のドープ領域はハイブリッド面上に配置する画素共通ベース電極と称する第１の共通電極との間に電気的接触を形成し、壁の導電スキンはハイブリッド面に配置する第２の共通電極に接続されていることを特徴とする。
【０００７】
第１の共通電極と第２の共通電極とが互いにインターディジテートな櫛状の配置を形成していることが好ましい。
【０００８】
半導体材料はシリコンから成るならば、壁の導電スキンはがドープされたポリシリコンから成り、壁の電気的絶縁スキンは酸化シリコンから成ってもよい。
【０００９】
変形態様では、第１のドープ領域は、ＭＯＳ型フォトグリッドに達するほどの大きさである。
【００１０】
本発明の第２の実施形態では、分離手段が、ウェハーのハイブリッド面に開口する導電スキンを備えかつ電気的絶縁材料層で被覆されたウェハー内において頂部が受光面に達しないように延在して形成された壁を具備し、それによってェハーにおいてウ半導体材料で成るＭＯＳ型フォトグリッドを壁に近接して形成し、各光検出器は第１のドープ領域と第２のドープ領域とを備え、第１のドープ領域は光検出器接続パッドとの間に電気的接触領域を形成し、第２のドープ領域は受光面と壁の頂部との間に配置しかつ受光面上に配置する第１の共通電極との間に電気的接触領域を形成し、ハイブリッド面は壁の導電スキンに電気的に接続する第２の共通電極を支持する。
【００１１】
光検出器アレイは、第１の共通電極をハイブリッド面上に配置する導電性ストリップに接続するように、半導体材料ウェハーを貫通する電気的接続手段を備えているのが好ましい。
【００１２】
第１の共通電極は、導電体なしで受光面の一部へ検出光を反射することができる形状を有する導電体を備えている。この導電体の前記形状は、検出光の方向を向いた尖鋭状である。
【００１３】
第２の共通電極は、半導体材料のウェハーを通過する検出光の一部を半導体材料へ反射するように形成された領域を有する半導体材料のウェハーに面する部分を有するのが好ましい。
【００１４】
半導体材料はシリコンから成るならば、壁の導電スキンはがドープされたポリシリコンから成り、壁の電気的絶縁スキンは酸化シリコンから成ってもよい。
【００１５】
変形態様では、第１のドープ領域はＭＯＳ型フォトグリッドに達するほどに広がっている。
【００１６】
ドープ領域は、異なる深さを有しかつ同一あるいは相補型の多重ドープ領域であってもよい。
【００１７】
他の実施形態では、導電スキンを備えた壁が第１の方向に整列し、絶縁壁が第１の方向に対して直交する第２の方向に整列し、導電スキンが独立のフォトグリッド制御ラインを形成することを特徴とする請求項２から１３のいずれか一項に記載の光検出器アレイ。
【００１８】
【発明の実施の形態】
本発明は、添付図面を参照して、非限定的例として示した以下の記載を読むことによって本発明をさらに理解され、他の利点及び特徴が明らかになるだろう。
【００１９】
図１は、本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【００２０】
光検出器アレイ１０は、ウェハー１１に対して横方向に配置されかつその全厚に延在する壁によって画素あるいは光検出器１２に分割された半導体材料ウェハ１１から成る。壁は、２つの電気的絶縁スキン１４と１５との間に挟まれた導電スキン１３を備える。半導体材料と導電スキンとの間に挟まれた絶縁スキンはＭＯＳキャパシタを形成する。キャパシタのキャパシタンスの値を最大にするために、絶縁体の厚さを可能な限り薄くかつ印加電圧で絶縁破壊を生じない十分な厚さに選択する。
【００２１】
各画素１２は、金属と半導体の間のコンタクトを形成し、電荷を収集するたえめの２つの相補的ドープ領域を備える。ドープ領域１６は光検出器の接続パッド１８に接触する。ドープ領域１７は全光検出器のための共通電極である電極１９に接触する。
【００２２】
導電スキン１３は、ハイブリッドされている面上で、壁の全導電スキン用の共通電極である電極２１に電気的に接続する。
【００２３】
光検出器アレイ１０は、透明電気絶縁層２２によって、検出される光を受光する面上を被覆される。そのハイブリッド面上では、それは、局所的開口を用いて、電気絶縁層２３によって被覆される。ここで、局所的開口を介して、種々の電気的接続を形成することができる。
【００２４】
図１は、光検出器アレイ１０に関連する読出回路３０を示している。読出回路３０はシリコン基板上に形成されている。増幅器及びＣＭＯＳ処理回路３１（又はバイポーラ又はＢｉＣＭＯＳ回路）を公知の方法で基板上に形成する。例えば、Ｐ又はＮドーピング領域３２，３３、ポリシリコングリッド３４、ドレインコンタクト３５，ソースコンタクト３６、及び酸化シリコンのエッチング層３７を認識することができる。
【００２５】
光検出器アレイ１０は、はんだボールを用いて読出回路３０上にハイブリッド（混成）される。光検出器の接続パッド１８は、ボール４１を介して読出回路に接続される。共通電極１９はボール４２を介して読出回路に接続される。共通電極２１はボール４３を介して読出回路に接続される。
【００２６】
図２は、II-II線に沿った図１の平面図である。これは、光検出器アレイのハイブリッド面上に異なる電極と接続パッドとの配置を示している。共通電極２１と共通電極１９とによって互いにかみ合った櫛の形を形成（インターディジタルに配置）している。接続パッド１８は部分を形成する。壁の導電スキン１３は一点鎖線で示した。
【００２７】
図３は、本発明の第１の実施形態による読出回路上の光検出器アレイの変形態様の断面図である。光検出器アレイは、光検出器接続パッドに対応するドープ領域１６を除いて図１に示したものと実質的に同様である。これらのドープ領域１６は、各ドープ領域１６とキャパシタ電荷蓄積領域との間の距離が減少するように形成されている。実際、ドープ領域１６は全て壁に沿って延在している。の従来のＭＯＳトランジスタのように、ＭＯＳキャパシタとドープ領域との間に重なりの領域がある。
【００２８】
図４は、本発明の第２の実施形態による読出回路上にハイブリッド形成された光検出器アレイの断面図である。
【００２９】
光検出器アレイ５０は、ウェハー５１の面方向にウェハーの厚さの途中まで配置する壁によって画素又は光検出器アレイ５２に分割された半導体材料ウェハーから成る。壁は、ウェハー５１のハイブリッド面上に開口しかつ光検出器アレイのハイブリッド面に沿って延在する電気的絶縁材料層５４によって被覆された導電スキン５３を備える。壁の頂部は、ウェハー５１からの光の受光前に半導体材料の一領域を残す。この壁がＭＯＳキャパシタを形成する。
【００３０】
壁の頂部上に配置された絶縁層と検出される光が受光されるウェハー５１の面との間の半導体材料部５７はドーピングされ、第１の共通電極５９の導電体に接触する。実際、参照電位に接続された導電体５９に接触するこのドーピング（ドープ）部５７は、電荷が画素間を移動するのを防止する。
【００３１】
各画素５２は、ドープ領域５７に対して相補的に中央近傍でかつ光検出器アレイのハイブリッド面上に配置するドープ領域５６を備える。ドープ領域５６は対応する接続パッド５８に電気的に接触する。
【００３２】
光検出器アレイ５０は、検出される光を受光する側の電気的絶縁層６２によって被覆され、種々の電気的接続を形成するためにこの層に局所的な開口を有する。このハイブリッド面上において、これは、種々の電気的接続を形成するための局所的開口がある電気的絶縁層５４への延長部によって被覆される。
【００３３】
従って、検出される光を受光する光検出器アレイ面は第１の共通電極５９を支持する。図の左右に配置するこの第１の共通電極の一部は、導電性クロシング７９を介して光検出器アレイのハイブリッド面上に配置された接触ストリップ６９に電気的に接続している。
【００３４】
第１の共通電極５９は、アレイの半導体材料が最大量の光を受光するように狭いグリッドを形成する。この電極の導電体は、受光面の非金属化部へ入射光を反射するために一点へ尖っているのが好ましい。
【００３５】
ハイブリッド面上では、導電スキン５３は、第２の共通電極を形成する電極６１に電気的に接続されている。電極６１は、半導体材料に吸収されない光を反射するために最大の領域を覆う。
【００３６】
図４は、光検出器アレイ５０に関連する読出回路３０を示す。これは図１に類似する。
【００３７】
光検出器アレイ５０は、はんだボール用いて読出回路３０上にハイブリッドされる。光検出器の接続パッド５８は、ボール７１を介して読出回路に接続される。第１の共通電極５９は、導電性クロシング７９と接触ストリップ６９とを介して、ボール７２によって読出回路に接続される。第２の共通電極６１はボール７３を介して読出回路に接続される。
【００３８】
図５は、本発明の第２の実施形態による読出回路上の光検出器アレイの変形態様の断面図である。光検出器アレイは、光検出器接続パッドに対応するドープ領域５６を除いて図４に示したものと実用的に同様である。ドープ領域５６はキャパシタに接触するように延在している。ドープ領域５６と第２の共通電極６１との間の重なりの領域がある。
【００３９】
キャパシタと接続パッドとの間の電気的距離の減少によって、光のチャネルに格納される電荷の移動はさらに改善することが可能である。図４の装置の場合では、キャパシタとドープ領域５６との間に残る半導体材料の領域によって、グリッド電位が変化する時間で画素全体に格納された電荷の再分布が可能となる。図５で示した変形例では、この領域の除去によって、グリッド電位が変化する時間でグリッドから接続パッドへの直接の電荷の移動が可能になる。ドープ領域の延長によって、光によって生成されたキャリアの再結合を容易にし、それによって検出信号を低減する。２つの変形例のうちの一つあるいはその中間の場合は、検出される光信号の種類に依存して好適になる。
【００４０】
他の変形例は、単一ドープ領域１６，１７，５６を異なる深さで同一又は相補的タイプの多ドープ領域で置換することによって可能となる。
【００４１】
図１から図５に図示した構造は、孤立（分離）画素によってフォトグリッド光検出器を製造する特に興味深い場合である。簡単な変形例は、壁の一部だけがキャパシタンスを生み出すために使用されるならば、それらから容易に導出することができる。特に、一の方向の壁はキャパシタンスのために使用され、一の方向の壁はドープ領域に接触されるために使用されている構造が、発光面上で接続されている。同様に、示された画素は矩形であるが、画像若しくは測定システム全体の制約に依存して、三角形若しくは六角形画素又はサイズ変更可能な画素さえ使用可能である。
【００４２】
一の方向の壁はキャパシタとして機能し、他の方向の壁は分離（孤立、分断用である。フォトグリッドにおける各列若しくは各行は異なる金属化トラックに接続することができ、独立に制御してもよい。
【００４３】
光検出器アレイの寸法は用途に応じて変更可能である。例えば、ウェハー若しくは半導体材料の厚みは、数μｍから数１０μｍまで変更可能である。画素の幅はウェハーの厚さにほぼ等しくてもよい。壁の高さはウェハーの厚さとほぼ等しいか若しくはそれより小さい。壁の絶縁層の厚さは0.1μｍのオーダーである。ドープ領域は画素より小さいか若しくは同じサイズであり、非常に薄くてもよい（0.1μｍ以下）。アレイは数10から数1,000,000個の画素を備える。
【００４４】
図６Ａから図６Ｎは、本発明の第２の実施形態による読出回路上にハイブリッドされる光検出器アレイの製造を示すものである。図６Ａから図６Ｉは、光検出器アレイだけの作製を示している。図６Ｊから図６Ｎはその光検出器アレイの読出回路へのハイブリッド化を示している。全ての図は断面図である。
【００４５】
図６Ａは、酸化シリコン層１０２及びシリコン薄層１０１を順に支持するシリコン支持体１０３から成る。
【００４６】
次いで、酸化段階をシリコン薄層１０１上で実施して、表面及び保護パッシベーション沿う１０４（図６Ｂ参照）を得る。層１０４の厚さは0.5μｍのオーダーである。
【００４７】
次いで、薄層１０１にトレンチを形成する。これを得るために、酸化層１０４の上にまず樹脂層を堆積し、次いで、フォトリソグラフィ工程を実施してトレンチ用に予定された位置において酸化層１０４をエッチングする。酸化層１０４をエッチング後、樹脂を除去する。次いでシリコン薄層１０１にトレンチをエッチングする。内側トレンチ１０５は外側トレンチ１０６より短い。この結果、トレンチ１０５は埋没酸化物層１０２に達しず、他方トレンチ１０６は層１０２に達しており、エッチングは小さなパターンより大きなパターンにおいて速く進む。
これを示したのが図６Ｃである。
【００４８】
次の段階は、シリコン薄層１０１の連続表面絶縁層１０４−１０７を得るために可視シリコン部の表面酸化である。これを図６Ｄに示す。
【００４９】
次の段階では、トレンチ１０５の底部に存在する酸化物層を除去し、これらのトレンチの底部の半導体材料１０１を露出するために、酸化物を異方性エッチングする。しかしながら、シリコン薄層１０１及び埋没酸化物層１０２上の最初の酸化物層１０４はまだ十分に厚い。これを示したのが図６Ｅである。
【００５０】
次いで、ドープ剤を、トレンチ１０５の底部の半導体材料薄層１０１の露出部に注入する。次の段階は、図６Ｆで示したドープ領域を得るためにアニーリングすることによってドーピング剤を拡散することである。
【００５１】
図６Ｇは、以下の処理の後に得られる構造を示している：
−ドープ領域１０８上に孤立層１０１を得るために表面酸化する段階と、
−トレンチ１０５及び１０６を導電性材料例えば、ポリシリコンで充填する段階と、
−導電性スキン１１０と導電性クロシング１１とを得るために機械的化学エッチングによって過剰の充填を除去する段階。
【００５２】
次いで、酸化物層１０４上に樹脂層を堆積する。酸化物層１０４を樹脂のフォトリソグラフィによってエッチングして、半導体材料１０１の薄層を局所的に露出する。これを示したのが図６Ｈである。
【００５３】
ドープ領域１０２を得るために、薄層１０１の露出部に領域１０８のドープ剤に相補（補充）的なドープ剤を注入する（図６Ｉ参照）。残留樹脂を除去する。
次いで、金属層を均一に堆積する。この金属層の上に樹脂層を堆積する。その結果、ドープ領域１１２に電気的に接続する表面上に接続パッド１１３が形成され、共通電極１１４は導電性スキン１１０と導電性クロシング１１１に接続された接触ストリップ１１５とに電気的に接続される。
【００５４】
図６Ｊは、接続パッド１１３上に導電ボール１１６を、共通電極１１４上に導電ボール１１７を、接触ストリップ１１５上に導電ボール１１７を形成した後に得られる構造を示している。他の方法では、読出回路上にはんだボールを形成する。
【００５５】
図６Ｋは、はんだボール１１６，１１７及び１１８を用いて、読出回路１２０上に光検出器アレイを“フリップチップ”ハイブリッドした結果を示している。絶縁体材料を、光検出器アレイと読出回路との間の充填のために用いてもよい。
【００５６】
次の段階では、最初のＳＯＩの支持体１０３を除去する。この除去は、図６Ｌで示したように酸化物層１０２上で停止する研磨によって及び／又はエッチングによって実施してもよい。
【００５７】
次いで、酸化物層１０２上に樹脂層を堆積する。さらに、酸化物層１０２をフォトリソグラフィによってエッチングして、導電性クロシング１１１と注入領域１０８を露出する。樹脂は除去する。次いで図６Ｍで示した構造を得る。
【００５８】
エッチングされた酸化物層１０２上に金属層を堆積する。金属層上に樹脂層を堆積する。次いで、エッチングの傾斜の制御しつつ、フォトリソグラフィによって金属層をエッチングする。樹脂を除去し、検出される受光面上に共通電極１１９を備えた図６Ｎで示した構造を得る。
【００５９】
他の段階、例えば、組立後構造をチップに切断する段階が続いてもよい。この切断段階の前に、フィルタ若しくは反射防止層を形成する段階が追加されてもよい。段階の順番は上述の順番である必要はない。
【００６０】
本発明による光検出器アレイは容量性グリッドを有する。この電荷蓄積キャパシタの特徴は、検出性能が改善されていることである。このキャパシタは、電荷が同時に増幅器に移動できるように電荷を蓄積する。それの画素のスキン上の位置によって、構造においてスペースを占めることなく、高キャパシタンスが得られる。孤立画素のスキンは大領域、ときには、画素の発光領域より大きな大領域を有し、大蓄積にとって好ましい。画素のサイズは増大しない。従来技術による他の構造上の公知の全利点が維持されている：
−アレイの全表面が光の収集に寄与する、
−画素が互いに電気的に孤立しており、電荷を交換することができない、
−内部接続抵抗は最小である、
−ハイブリッド形成が増幅回路上で維持される、
−増幅回路への背宇族数を最小にする、
−ドープ領域のサイズは、検出される光信号に応じて調整することができる、−導電性金属化のフロント面及バック面上での反射によって光の損失を最小にする
−外への信号の全出力コンタクトを、発光領域の端部でのアレイの上面で得てもよい。
−反射防止層若しくは光学フィルタ又は集光器のような光学コンポーネントを付加することは常に可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【図２】 図１のＩＩ−ＩＩに沿った平面図である。
【図３】 本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの変形の概略断面図である。
【図４】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【図５】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの変形の概略断面図である。
【図６Ａ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｂ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｃ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｄ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｅ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｆ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｇ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｈ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｉ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｊ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｋ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｌ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｍ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｎ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【符号の説明】
１０，５０ 光検出器アレイ
１１，５１ ウェハー
１２，５２ 画素
１３ 導電スキン
１４，１５ 電気的絶縁スキン
１６，５６ 第１のドープ領域
１７，５７ 第２のドープ領域
１８，５８ 接続パッド
１９，５９ 第１の共通電極
２１，６１ 第２の共通電極
５２ 光検出器
５３ 導電スキン
５４ 電気的絶縁材料層
６９ 導電性ストリップ
７９ 電気的接続手段
【発明の属する技術分野】
本発明は、読出回路上にハイブリッドされた孤立（分離）画素及び蓄積グリッドを有する光検出器アレイに関するものである。
この検出器アレイの目的は画像を再書込するためのものである。それらは、測定器具から光信号出力のために使用してもよい。その工程における光スペクトルは赤外から紫外光まで変化してもよい。この検出器アレイは、受け取った光強度に対応して電気信号を出力する。さらに、情報をより迅速に伝達するため、又は、異なる色フィルタ（すなわち、異なる波長）から信号出力を分離するために、複数の出力信号を平行にする
【０００２】
【従来の技術】
多くの光検出器アレイが存在する。いくつかの構造では感光サイトと隣接並置するサイトによる信号増幅器出力を有する。電荷蓄積グリッド（フォトグリッド）をこれらの構造用に用いてもよい。グリッドの電位を変えることによって、電荷を増幅器へ一緒に注入する。
【０００３】
その他の構造では、光が集められる領域を失うのを避けるために増幅器に面して位置する感光サイトを有する。次いで、光検出器アレイを増幅器を備えた読出回路上にハイブリッドさせる。光電子を単純なフォトダイオードで収集する。蓄積グリッドは用いない。望まない電荷が隣接画素に達するように互いに画素を分離（孤立）することができる（ＣＣＤのような）フォトグリッドは公知ではない。
【０００４】
【発明が解決しようとする課題】
本発明は、集光するために準備された領域を有しかつ電荷の蓄積のための容量性グリッド（フォトグリッドと称する）を用いて検出を実施する光検出器アレイを提供する。このような構造は、フォトグリッドの誘電体壁によって光検出器を電気的に分離する特徴的な構造を有する。光検出器構造は、光検出器アレイを増幅回路におけるグリッド及び共通ベースにハイブリッドすることによって得られる。
【０００５】
【課題を解決するための手段】
従って、本発明は、読出回路上にハイブリッドされ、半導体材料ウェハーから作製されかつ一の検出受光面とハイブリッド面と称する一の反対側の面とを有する光検出器アレイにおいて、ウェハーが画素に分割され、各画素は光検出器を成し、画素はウェハー内において断面方向に形成された分離手段によって互いに分離されかつ光検出器用のフォトグリッドを備え、各光検出器は光検出器アレイを読出回路にハイブリッドするようにハイブリッド面上に接続パッドを有することを特徴とする。
【０００６】
本発明の第１の実施形態では、分離手段は、電気的絶縁スキンの間に挟まれた導電スキンを備えた壁を具備してウェハーにおいて半導体材料を有するＭＯＳ型フォトグリッドを壁に近接して形成し、各光検出器は第１のドープ領域と第２のドープ領域とを備え、第１のドープ領域は光検出器接続パッドとの間の電気的接触を形成し、第２のドープ領域はハイブリッド面上に配置する画素共通ベース電極と称する第１の共通電極との間に電気的接触を形成し、壁の導電スキンはハイブリッド面に配置する第２の共通電極に接続されていることを特徴とする。
【０００７】
第１の共通電極と第２の共通電極とが互いにインターディジテートな櫛状の配置を形成していることが好ましい。
【０００８】
半導体材料はシリコンから成るならば、壁の導電スキンはがドープされたポリシリコンから成り、壁の電気的絶縁スキンは酸化シリコンから成ってもよい。
【０００９】
変形態様では、第１のドープ領域は、ＭＯＳ型フォトグリッドに達するほどの大きさである。
【００１０】
本発明の第２の実施形態では、分離手段が、ウェハーのハイブリッド面に開口する導電スキンを備えかつ電気的絶縁材料層で被覆されたウェハー内において頂部が受光面に達しないように延在して形成された壁を具備し、それによってェハーにおいてウ半導体材料で成るＭＯＳ型フォトグリッドを壁に近接して形成し、各光検出器は第１のドープ領域と第２のドープ領域とを備え、第１のドープ領域は光検出器接続パッドとの間に電気的接触領域を形成し、第２のドープ領域は受光面と壁の頂部との間に配置しかつ受光面上に配置する第１の共通電極との間に電気的接触領域を形成し、ハイブリッド面は壁の導電スキンに電気的に接続する第２の共通電極を支持する。
【００１１】
光検出器アレイは、第１の共通電極をハイブリッド面上に配置する導電性ストリップに接続するように、半導体材料ウェハーを貫通する電気的接続手段を備えているのが好ましい。
【００１２】
第１の共通電極は、導電体なしで受光面の一部へ検出光を反射することができる形状を有する導電体を備えている。この導電体の前記形状は、検出光の方向を向いた尖鋭状である。
【００１３】
第２の共通電極は、半導体材料のウェハーを通過する検出光の一部を半導体材料へ反射するように形成された領域を有する半導体材料のウェハーに面する部分を有するのが好ましい。
【００１４】
半導体材料はシリコンから成るならば、壁の導電スキンはがドープされたポリシリコンから成り、壁の電気的絶縁スキンは酸化シリコンから成ってもよい。
【００１５】
変形態様では、第１のドープ領域はＭＯＳ型フォトグリッドに達するほどに広がっている。
【００１６】
ドープ領域は、異なる深さを有しかつ同一あるいは相補型の多重ドープ領域であってもよい。
【００１７】
他の実施形態では、導電スキンを備えた壁が第１の方向に整列し、絶縁壁が第１の方向に対して直交する第２の方向に整列し、導電スキンが独立のフォトグリッド制御ラインを形成することを特徴とする請求項２から１３のいずれか一項に記載の光検出器アレイ。
【００１８】
【発明の実施の形態】
本発明は、添付図面を参照して、非限定的例として示した以下の記載を読むことによって本発明をさらに理解され、他の利点及び特徴が明らかになるだろう。
【００１９】
図１は、本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【００２０】
光検出器アレイ１０は、ウェハー１１に対して横方向に配置されかつその全厚に延在する壁によって画素あるいは光検出器１２に分割された半導体材料ウェハ１１から成る。壁は、２つの電気的絶縁スキン１４と１５との間に挟まれた導電スキン１３を備える。半導体材料と導電スキンとの間に挟まれた絶縁スキンはＭＯＳキャパシタを形成する。キャパシタのキャパシタンスの値を最大にするために、絶縁体の厚さを可能な限り薄くかつ印加電圧で絶縁破壊を生じない十分な厚さに選択する。
【００２１】
各画素１２は、金属と半導体の間のコンタクトを形成し、電荷を収集するたえめの２つの相補的ドープ領域を備える。ドープ領域１６は光検出器の接続パッド１８に接触する。ドープ領域１７は全光検出器のための共通電極である電極１９に接触する。
【００２２】
導電スキン１３は、ハイブリッドされている面上で、壁の全導電スキン用の共通電極である電極２１に電気的に接続する。
【００２３】
光検出器アレイ１０は、透明電気絶縁層２２によって、検出される光を受光する面上を被覆される。そのハイブリッド面上では、それは、局所的開口を用いて、電気絶縁層２３によって被覆される。ここで、局所的開口を介して、種々の電気的接続を形成することができる。
【００２４】
図１は、光検出器アレイ１０に関連する読出回路３０を示している。読出回路３０はシリコン基板上に形成されている。増幅器及びＣＭＯＳ処理回路３１（又はバイポーラ又はＢｉＣＭＯＳ回路）を公知の方法で基板上に形成する。例えば、Ｐ又はＮドーピング領域３２，３３、ポリシリコングリッド３４、ドレインコンタクト３５，ソースコンタクト３６、及び酸化シリコンのエッチング層３７を認識することができる。
【００２５】
光検出器アレイ１０は、はんだボールを用いて読出回路３０上にハイブリッド（混成）される。光検出器の接続パッド１８は、ボール４１を介して読出回路に接続される。共通電極１９はボール４２を介して読出回路に接続される。共通電極２１はボール４３を介して読出回路に接続される。
【００２６】
図２は、II-II線に沿った図１の平面図である。これは、光検出器アレイのハイブリッド面上に異なる電極と接続パッドとの配置を示している。共通電極２１と共通電極１９とによって互いにかみ合った櫛の形を形成（インターディジタルに配置）している。接続パッド１８は部分を形成する。壁の導電スキン１３は一点鎖線で示した。
【００２７】
図３は、本発明の第１の実施形態による読出回路上の光検出器アレイの変形態様の断面図である。光検出器アレイは、光検出器接続パッドに対応するドープ領域１６を除いて図１に示したものと実質的に同様である。これらのドープ領域１６は、各ドープ領域１６とキャパシタ電荷蓄積領域との間の距離が減少するように形成されている。実際、ドープ領域１６は全て壁に沿って延在している。の従来のＭＯＳトランジスタのように、ＭＯＳキャパシタとドープ領域との間に重なりの領域がある。
【００２８】
図４は、本発明の第２の実施形態による読出回路上にハイブリッド形成された光検出器アレイの断面図である。
【００２９】
光検出器アレイ５０は、ウェハー５１の面方向にウェハーの厚さの途中まで配置する壁によって画素又は光検出器アレイ５２に分割された半導体材料ウェハーから成る。壁は、ウェハー５１のハイブリッド面上に開口しかつ光検出器アレイのハイブリッド面に沿って延在する電気的絶縁材料層５４によって被覆された導電スキン５３を備える。壁の頂部は、ウェハー５１からの光の受光前に半導体材料の一領域を残す。この壁がＭＯＳキャパシタを形成する。
【００３０】
壁の頂部上に配置された絶縁層と検出される光が受光されるウェハー５１の面との間の半導体材料部５７はドーピングされ、第１の共通電極５９の導電体に接触する。実際、参照電位に接続された導電体５９に接触するこのドーピング（ドープ）部５７は、電荷が画素間を移動するのを防止する。
【００３１】
各画素５２は、ドープ領域５７に対して相補的に中央近傍でかつ光検出器アレイのハイブリッド面上に配置するドープ領域５６を備える。ドープ領域５６は対応する接続パッド５８に電気的に接触する。
【００３２】
光検出器アレイ５０は、検出される光を受光する側の電気的絶縁層６２によって被覆され、種々の電気的接続を形成するためにこの層に局所的な開口を有する。このハイブリッド面上において、これは、種々の電気的接続を形成するための局所的開口がある電気的絶縁層５４への延長部によって被覆される。
【００３３】
従って、検出される光を受光する光検出器アレイ面は第１の共通電極５９を支持する。図の左右に配置するこの第１の共通電極の一部は、導電性クロシング７９を介して光検出器アレイのハイブリッド面上に配置された接触ストリップ６９に電気的に接続している。
【００３４】
第１の共通電極５９は、アレイの半導体材料が最大量の光を受光するように狭いグリッドを形成する。この電極の導電体は、受光面の非金属化部へ入射光を反射するために一点へ尖っているのが好ましい。
【００３５】
ハイブリッド面上では、導電スキン５３は、第２の共通電極を形成する電極６１に電気的に接続されている。電極６１は、半導体材料に吸収されない光を反射するために最大の領域を覆う。
【００３６】
図４は、光検出器アレイ５０に関連する読出回路３０を示す。これは図１に類似する。
【００３７】
光検出器アレイ５０は、はんだボール用いて読出回路３０上にハイブリッドされる。光検出器の接続パッド５８は、ボール７１を介して読出回路に接続される。第１の共通電極５９は、導電性クロシング７９と接触ストリップ６９とを介して、ボール７２によって読出回路に接続される。第２の共通電極６１はボール７３を介して読出回路に接続される。
【００３８】
図５は、本発明の第２の実施形態による読出回路上の光検出器アレイの変形態様の断面図である。光検出器アレイは、光検出器接続パッドに対応するドープ領域５６を除いて図４に示したものと実用的に同様である。ドープ領域５６はキャパシタに接触するように延在している。ドープ領域５６と第２の共通電極６１との間の重なりの領域がある。
【００３９】
キャパシタと接続パッドとの間の電気的距離の減少によって、光のチャネルに格納される電荷の移動はさらに改善することが可能である。図４の装置の場合では、キャパシタとドープ領域５６との間に残る半導体材料の領域によって、グリッド電位が変化する時間で画素全体に格納された電荷の再分布が可能となる。図５で示した変形例では、この領域の除去によって、グリッド電位が変化する時間でグリッドから接続パッドへの直接の電荷の移動が可能になる。ドープ領域の延長によって、光によって生成されたキャリアの再結合を容易にし、それによって検出信号を低減する。２つの変形例のうちの一つあるいはその中間の場合は、検出される光信号の種類に依存して好適になる。
【００４０】
他の変形例は、単一ドープ領域１６，１７，５６を異なる深さで同一又は相補的タイプの多ドープ領域で置換することによって可能となる。
【００４１】
図１から図５に図示した構造は、孤立（分離）画素によってフォトグリッド光検出器を製造する特に興味深い場合である。簡単な変形例は、壁の一部だけがキャパシタンスを生み出すために使用されるならば、それらから容易に導出することができる。特に、一の方向の壁はキャパシタンスのために使用され、一の方向の壁はドープ領域に接触されるために使用されている構造が、発光面上で接続されている。同様に、示された画素は矩形であるが、画像若しくは測定システム全体の制約に依存して、三角形若しくは六角形画素又はサイズ変更可能な画素さえ使用可能である。
【００４２】
一の方向の壁はキャパシタとして機能し、他の方向の壁は分離（孤立、分断用である。フォトグリッドにおける各列若しくは各行は異なる金属化トラックに接続することができ、独立に制御してもよい。
【００４３】
光検出器アレイの寸法は用途に応じて変更可能である。例えば、ウェハー若しくは半導体材料の厚みは、数μｍから数１０μｍまで変更可能である。画素の幅はウェハーの厚さにほぼ等しくてもよい。壁の高さはウェハーの厚さとほぼ等しいか若しくはそれより小さい。壁の絶縁層の厚さは0.1μｍのオーダーである。ドープ領域は画素より小さいか若しくは同じサイズであり、非常に薄くてもよい（0.1μｍ以下）。アレイは数10から数1,000,000個の画素を備える。
【００４４】
図６Ａから図６Ｎは、本発明の第２の実施形態による読出回路上にハイブリッドされる光検出器アレイの製造を示すものである。図６Ａから図６Ｉは、光検出器アレイだけの作製を示している。図６Ｊから図６Ｎはその光検出器アレイの読出回路へのハイブリッド化を示している。全ての図は断面図である。
【００４５】
図６Ａは、酸化シリコン層１０２及びシリコン薄層１０１を順に支持するシリコン支持体１０３から成る。
【００４６】
次いで、酸化段階をシリコン薄層１０１上で実施して、表面及び保護パッシベーション沿う１０４（図６Ｂ参照）を得る。層１０４の厚さは0.5μｍのオーダーである。
【００４７】
次いで、薄層１０１にトレンチを形成する。これを得るために、酸化層１０４の上にまず樹脂層を堆積し、次いで、フォトリソグラフィ工程を実施してトレンチ用に予定された位置において酸化層１０４をエッチングする。酸化層１０４をエッチング後、樹脂を除去する。次いでシリコン薄層１０１にトレンチをエッチングする。内側トレンチ１０５は外側トレンチ１０６より短い。この結果、トレンチ１０５は埋没酸化物層１０２に達しず、他方トレンチ１０６は層１０２に達しており、エッチングは小さなパターンより大きなパターンにおいて速く進む。
これを示したのが図６Ｃである。
【００４８】
次の段階は、シリコン薄層１０１の連続表面絶縁層１０４−１０７を得るために可視シリコン部の表面酸化である。これを図６Ｄに示す。
【００４９】
次の段階では、トレンチ１０５の底部に存在する酸化物層を除去し、これらのトレンチの底部の半導体材料１０１を露出するために、酸化物を異方性エッチングする。しかしながら、シリコン薄層１０１及び埋没酸化物層１０２上の最初の酸化物層１０４はまだ十分に厚い。これを示したのが図６Ｅである。
【００５０】
次いで、ドープ剤を、トレンチ１０５の底部の半導体材料薄層１０１の露出部に注入する。次の段階は、図６Ｆで示したドープ領域を得るためにアニーリングすることによってドーピング剤を拡散することである。
【００５１】
図６Ｇは、以下の処理の後に得られる構造を示している：
−ドープ領域１０８上に孤立層１０１を得るために表面酸化する段階と、
−トレンチ１０５及び１０６を導電性材料例えば、ポリシリコンで充填する段階と、
−導電性スキン１１０と導電性クロシング１１とを得るために機械的化学エッチングによって過剰の充填を除去する段階。
【００５２】
次いで、酸化物層１０４上に樹脂層を堆積する。酸化物層１０４を樹脂のフォトリソグラフィによってエッチングして、半導体材料１０１の薄層を局所的に露出する。これを示したのが図６Ｈである。
【００５３】
ドープ領域１０２を得るために、薄層１０１の露出部に領域１０８のドープ剤に相補（補充）的なドープ剤を注入する（図６Ｉ参照）。残留樹脂を除去する。
次いで、金属層を均一に堆積する。この金属層の上に樹脂層を堆積する。その結果、ドープ領域１１２に電気的に接続する表面上に接続パッド１１３が形成され、共通電極１１４は導電性スキン１１０と導電性クロシング１１１に接続された接触ストリップ１１５とに電気的に接続される。
【００５４】
図６Ｊは、接続パッド１１３上に導電ボール１１６を、共通電極１１４上に導電ボール１１７を、接触ストリップ１１５上に導電ボール１１７を形成した後に得られる構造を示している。他の方法では、読出回路上にはんだボールを形成する。
【００５５】
図６Ｋは、はんだボール１１６，１１７及び１１８を用いて、読出回路１２０上に光検出器アレイを“フリップチップ”ハイブリッドした結果を示している。絶縁体材料を、光検出器アレイと読出回路との間の充填のために用いてもよい。
【００５６】
次の段階では、最初のＳＯＩの支持体１０３を除去する。この除去は、図６Ｌで示したように酸化物層１０２上で停止する研磨によって及び／又はエッチングによって実施してもよい。
【００５７】
次いで、酸化物層１０２上に樹脂層を堆積する。さらに、酸化物層１０２をフォトリソグラフィによってエッチングして、導電性クロシング１１１と注入領域１０８を露出する。樹脂は除去する。次いで図６Ｍで示した構造を得る。
【００５８】
エッチングされた酸化物層１０２上に金属層を堆積する。金属層上に樹脂層を堆積する。次いで、エッチングの傾斜の制御しつつ、フォトリソグラフィによって金属層をエッチングする。樹脂を除去し、検出される受光面上に共通電極１１９を備えた図６Ｎで示した構造を得る。
【００５９】
他の段階、例えば、組立後構造をチップに切断する段階が続いてもよい。この切断段階の前に、フィルタ若しくは反射防止層を形成する段階が追加されてもよい。段階の順番は上述の順番である必要はない。
【００６０】
本発明による光検出器アレイは容量性グリッドを有する。この電荷蓄積キャパシタの特徴は、検出性能が改善されていることである。このキャパシタは、電荷が同時に増幅器に移動できるように電荷を蓄積する。それの画素のスキン上の位置によって、構造においてスペースを占めることなく、高キャパシタンスが得られる。孤立画素のスキンは大領域、ときには、画素の発光領域より大きな大領域を有し、大蓄積にとって好ましい。画素のサイズは増大しない。従来技術による他の構造上の公知の全利点が維持されている：
−アレイの全表面が光の収集に寄与する、
−画素が互いに電気的に孤立しており、電荷を交換することができない、
−内部接続抵抗は最小である、
−ハイブリッド形成が増幅回路上で維持される、
−増幅回路への背宇族数を最小にする、
−ドープ領域のサイズは、検出される光信号に応じて調整することができる、−導電性金属化のフロント面及バック面上での反射によって光の損失を最小にする
−外への信号の全出力コンタクトを、発光領域の端部でのアレイの上面で得てもよい。
−反射防止層若しくは光学フィルタ又は集光器のような光学コンポーネントを付加することは常に可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【図２】 図１のＩＩ−ＩＩに沿った平面図である。
【図３】 本発明の第１の実施形態による読出回路上にハイブリッドされた光検出器アレイの変形の概略断面図である。
【図４】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの概略断面図である。
【図５】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの変形の概略断面図である。
【図６Ａ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｂ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｃ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｄ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｅ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｆ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｇ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｈ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｉ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｊ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｋ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｌ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｍ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【図６Ｎ】 本発明の第２の実施形態による読出回路上にハイブリッドされた光検出器アレイの製造の一段階を示す概略断面図である。
【符号の説明】
１０，５０ 光検出器アレイ
１１，５１ ウェハー
１２，５２ 画素
１３ 導電スキン
１４，１５ 電気的絶縁スキン
１６，５６ 第１のドープ領域
１７，５７ 第２のドープ領域
１８，５８ 接続パッド
１９，５９ 第１の共通電極
２１，６１ 第２の共通電極
５２ 光検出器
５３ 導電スキン
５４ 電気的絶縁材料層
６９ 導電性ストリップ
７９ 電気的接続手段
Claims (12)
- 読出回路上にハイブリッドされかつ半導体材料ウェハー（１１，５１）から作製されかつ一の検出受光面とハイブリッド面と称する一の反対側の面とを有する光検出器アレイ（１０，５０）であって、ウェハーが画素（１２，５２）に分割され、各画素は光検出器を成し、画素はウェハー内に形成された分離手段によって互いに分離されかつ光検出器用のフォトグリッドを備え、各光検出器は光検出器アレイを読出回路にハイブリッドするようにハイブリッド面上に接続パッド（１８，５８）を有し、
分離手段は、電気的絶縁スキン（１４；１５）の間に挟まれた導電スキン（１３）を備えた壁を具備しかつウェハー（１１）において半導体材料で成るフォトグリッドを壁に近接して形成し、各光検出器は前記ハイブリッド面に形成された第１のドープ領域（１６）と前記ハイブリッド面に形成された第２のドープ領域（１７）とを備え、第１のドープ領域（１６）は接続パッド（１８）との間の電気的接触を形成し、第２のドープ領域（１７）はハイブリッド面上に配置する画素共通ベース電極と称する第１の共通電極（１９）との間に電気的接触を形成し、壁の導電スキン（１３）はハイブリッド面に配置する第２の共通電極（２１）に接続されていることを特徴とする光検出器アレイ。 - 第１の共通電極（１９）と第２の共通電極（２１）とが互いにかみ合う櫛状の配置を形成していることを特徴とする請求項１に記載の光検出器アレイ。
- 半導体材料がシリコンから成り、壁の導電スキン（１３）がドープされたポリシリコンから成り、壁の電気的絶縁スキン（１４，１５）が酸化シリコンから成ることを特徴とする請求項１又は２のいずれかに記載の光検出器アレイ。
- 第１のドープ領域（１６）は、フォトグリッドに達するほどの大きさであることを特徴とする請求項１から３のいずれか一項に記載の光検出器アレイ。
- 読出回路上にハイブリッドされかつ半導体材料ウェハー（１１，５１）から作製されかつ一の検出受光面とハイブリッド面と称する一の反対側の面とを有する光検出器アレイ（１０，５０）であって、ウェハーが画素（１２，５２）に分割され、各画素は光検出器を成し、画素はウェハー内に形成された分離手段によって互いに分離されかつ光検出器用のフォトグリッドを備え、各光検出器は光検出器アレイを読出回路にハイブリッドするようにハイブリッド面上に接続パッド（１８，５８）を有し、
分離手段が、電気的絶縁材料（５４）の間に挟まれ、ウェハーのハイブリッド面に面する導電スキン（５３）を備えかつ電気的絶縁材料層（５４）で被覆されたウェハー内において頂部が検出受光面に達しないように延在して形成された壁を具備し、それによってウェハーにおいて半導体材料で成るフォトグリッドを壁に近接して形成し、各光検出器（５２）は前記ハイブリッド面に形成された第１のドープ領域（５６）と第２のドープ領域（５７）とを備え、第１のドープ領域（５６）は接続パッド（７１）との間に電気的接触領域を形成し、第２のドープ領域（５７）は検出受光面と壁の頂部との間に配置しかつ検出受光面上に配置する第１の共通電極（５９）との間に電気的接触領域を形成し、ハイブリッド面は壁の導電スキンに電気的に接続する第２の共通電極（６１）を支持することを特徴とする光検出器アレイ。 - 光検出器アレイは、第１の共通電極（５９）をハイブリッド面上に配置する導電性ストリップ（６９）に接続するように、半導体材料ウェハーを貫通する電気的接続手段（７９）を備えていることを特徴とする請求項５に記載の光検出器アレイ。
- 第１の共通電極（５９）は、検出受光面の一部へ検出光を反射することができる形状を有する導電体を備えたことを特徴とする請求項５又は６のいずれかに記載の光検出器アレイ。
- 導電体の前記形状は、検出光の方向を向いた尖鋭状であることを特徴とする請求項７に記載の光検出器アレイ。
- 第２の共通電極（６１）は、半導体材料のウェハーを通過する検出光の一部を半導体材料へ反射するように形成された領域を有する半導体材料のウェハーに面する部分を有することを特徴とする請求項５から８のいずれか一項に記載の光検出器アレイ。
- 半導体材料がシリコンから成り、導電スキン（５３）がドープされたポリシリコンから成り、電気的絶縁材料層（５４）が酸化シリコンから成ることを特徴とする請求項５から９のいずれか一項に記載の光検出器アレイ。
- 第１のドープ領域（５６）がフォトグリッドに達するほどに広がっていることを特徴とする請求項５から１０のいずれか一項に記載の光検出器アレイ。
- ドープ領域が、異なる深さを有しかつ同一あるいは相補型の多重ドープ領域であることを特徴とする請求項１から１１のいずれか一項に記載の光検出器アレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0204614A FR2838565B1 (fr) | 2002-04-12 | 2002-04-12 | Matrice de photodetecteurs, a pixels isoles et grille de stockage, hybridee sur un circuit de lecture |
| FR0204614 | 2002-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347536A JP2003347536A (ja) | 2003-12-05 |
| JP4545387B2 true JP4545387B2 (ja) | 2010-09-15 |
Family
ID=28052279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106944A Expired - Fee Related JP4545387B2 (ja) | 2002-04-12 | 2003-04-10 | 読出回路上にハイブリッドされた孤立画素及び蓄積グリッドを有する光検出器アレイ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7271375B2 (ja) |
| EP (1) | EP1353381B1 (ja) |
| JP (1) | JP4545387B2 (ja) |
| AT (1) | ATE377260T1 (ja) |
| DE (1) | DE60317133T2 (ja) |
| FR (1) | FR2838565B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4166471B2 (ja) * | 2001-12-28 | 2008-10-15 | 三菱電機株式会社 | 光モジュール |
| US7615808B2 (en) | 2004-09-17 | 2009-11-10 | California Institute Of Technology | Structure for implementation of back-illuminated CMOS or CCD imagers |
| DE102004060365B4 (de) * | 2004-12-15 | 2009-03-19 | Austriamicrosystems Ag | Bauelement mit Halbleiterübergang und Verfahren zur Herstellung |
| KR100610481B1 (ko) * | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| WO2007059283A2 (en) | 2005-11-15 | 2007-05-24 | California Institute Of Technology | Back-illuminated imager and method for making electrical and optical connections to same |
| JP2008131169A (ja) * | 2006-11-17 | 2008-06-05 | Shimadzu Corp | 撮像素子およびそれを用いた撮像装置 |
| KR100954927B1 (ko) * | 2007-12-14 | 2010-04-27 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| US7774070B2 (en) * | 2008-01-10 | 2010-08-10 | Hill Laboratories Company | Medical electrode assembly for electrotherapy and phototherapy treatment |
| FR2947952B1 (fr) | 2009-07-07 | 2011-11-25 | Commissariat Energie Atomique | Dispositif photo-detecteur et procede de realisation de dispositif photo-detecteur |
| US9324747B2 (en) | 2014-03-13 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
| JP2001291892A (ja) * | 2000-04-04 | 2001-10-19 | Hamamatsu Photonics Kk | 放射線検出器 |
| JP2002311146A (ja) * | 2001-04-18 | 2002-10-23 | Hamamatsu Photonics Kk | 高エネルギー線検出器及び装置 |
| JP2003086827A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684812A (en) * | 1983-08-31 | 1987-08-04 | Texas Instruments Incorporated | Switching circuit for a detector array |
| JPS6413766A (en) * | 1987-07-07 | 1989-01-18 | Nec Corp | Infrared image sensing element |
| JPH01205465A (ja) * | 1988-02-10 | 1989-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| JPH0714996A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 赤外線検出器とその製造方法 |
| FR2712693B1 (fr) * | 1993-11-17 | 1995-12-15 | Commissariat Energie Atomique | Dispositif de détection de rayonnement, à éléments de détection aboutés, et procédé de fabrication de ce dispositif. |
| US5563405A (en) * | 1995-04-28 | 1996-10-08 | Santa Barbara Research Center | Staring IR-FPA with on-FPA adaptive dynamic range control electronics |
| JP3577368B2 (ja) * | 1995-08-25 | 2004-10-13 | 株式会社東芝 | ハイブリッド型赤外線検出器 |
| US5808329A (en) * | 1996-07-15 | 1998-09-15 | Raytheon Company | Low light level imager with extended wavelength response employing atomic bonded (fused) semiconductor materials |
| JP3713418B2 (ja) | 2000-05-30 | 2005-11-09 | 光正 小柳 | ３次元画像処理装置の製造方法 |
| FR2838561B1 (fr) * | 2002-04-12 | 2004-09-17 | Commissariat Energie Atomique | Matrice de photodectecteurs, a pixels isoles par des murs, hybridee sur un circuit de lecture |
-
2002
- 2002-04-12 FR FR0204614A patent/FR2838565B1/fr not_active Expired - Fee Related
-
2003
- 2003-04-08 US US10/408,557 patent/US7271375B2/en not_active Expired - Fee Related
- 2003-04-10 EP EP03100971A patent/EP1353381B1/fr not_active Expired - Lifetime
- 2003-04-10 JP JP2003106944A patent/JP4545387B2/ja not_active Expired - Fee Related
- 2003-04-10 DE DE60317133T patent/DE60317133T2/de not_active Expired - Lifetime
- 2003-04-10 AT AT03100971T patent/ATE377260T1/de not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
| JP2001291892A (ja) * | 2000-04-04 | 2001-10-19 | Hamamatsu Photonics Kk | 放射線検出器 |
| JP2002311146A (ja) * | 2001-04-18 | 2002-10-23 | Hamamatsu Photonics Kk | 高エネルギー線検出器及び装置 |
| JP2003086827A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE377260T1 (de) | 2007-11-15 |
| US20030222204A1 (en) | 2003-12-04 |
| FR2838565A1 (fr) | 2003-10-17 |
| FR2838565B1 (fr) | 2004-06-25 |
| JP2003347536A (ja) | 2003-12-05 |
| EP1353381A1 (fr) | 2003-10-15 |
| DE60317133D1 (de) | 2007-12-13 |
| US7271375B2 (en) | 2007-09-18 |
| DE60317133T2 (de) | 2008-10-02 |
| EP1353381B1 (fr) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102288341B1 (ko) | 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스 | |
| JP2825004B2 (ja) | 側壁電荷結合撮像素子及びその製造方法 | |
| KR101721795B1 (ko) | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 | |
| KR100477788B1 (ko) | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 | |
| JP4663240B2 (ja) | 読出回路上にハイブリッドされたウォールによって分離された画素を有する光検出器アレイ | |
| US6506619B2 (en) | Structure of a CMOS image sensor and method for fabricating the same | |
| TWI723763B (zh) | 圖像感測器及其形成方法 | |
| JP4545387B2 (ja) | 読出回路上にハイブリッドされた孤立画素及び蓄積グリッドを有する光検出器アレイ | |
| US6054746A (en) | Image sensor and its manufacture | |
| EP0570090B1 (en) | Image sensor and manufacturing method thereof | |
| EP0044610A2 (en) | Infrared imaging system | |
| WO2006008746A2 (en) | Integrated active pixel sensor and method of its fabrication | |
| JPH0680811B2 (ja) | Ｃｃｄ画像感知器 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| WO2023190406A1 (ja) | 半導体装置、固体撮像装置 | |
| JP2540834B2 (ja) | Ｍｏｓ型イメ−ジセンサ | |
| JP3934718B2 (ja) | 固体撮像装置、及びその製造方法 | |
| JPH0831587B2 (ja) | 固体撮像素子の製造方法 | |
| JPS60189379A (ja) | 固体撮像装置 | |
| JPH0455026B2 (ja) | ||
| JP2004087514A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |