JP2000049322A - フォトセル用ｍｏｓ型トランジスタ - Google Patents

フォトセル用ｍｏｓ型トランジスタ

Info

Publication number
JP2000049322A
JP2000049322A JP11191622A JP19162299A JP2000049322A JP 2000049322 A JP2000049322 A JP 2000049322A JP 11191622 A JP11191622 A JP 11191622A JP 19162299 A JP19162299 A JP 19162299A JP 2000049322 A JP2000049322 A JP 2000049322A
Authority
JP
Japan
Prior art keywords
mos transistor
gate electrode
photocell
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11191622A
Other languages
English (en)
Other versions
JP4594463B2 (ja
Inventor
Harald Soshietaa
ヘラルド．ソシエター
Bernd Hoefflinger
ベルンド．ヘーフリンガー
Uwe Apel
ウヴェ．アペル
Ulrich Seger
ウルリッチ．セガール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut fuer Mikroelectronik Stuttgart
Original Assignee
Institut fuer Mikroelectronik Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Mikroelectronik Stuttgart filed Critical Institut fuer Mikroelectronik Stuttgart
Publication of JP2000049322A publication Critical patent/JP2000049322A/ja
Application granted granted Critical
Publication of JP4594463B2 publication Critical patent/JP4594463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上にゲート電極と、ドレイン電極
と、光電性光源領域とが形成され、ゲート電極と基板の
間に酸化層が配置され、酸化層はＭＯＳ型トランジスタ
の活性領域で薄い酸化層として形成され、かつＭＯＳ型
トランジスタの不活性領域で厚い酸化層として形成され
ているフォトセル用ＭＯＳ型トランジスタにおいて、フ
ォトセルをさらにミニチュア化させ、しかもフォトセル
の指数関数的な特性曲線を生じさせることができるフォ
トセル用ＭＯＳ型トランジスタを提供する。 【解決手段】 ゲート電極がＭＯＳ型トランジスタの活
性領域に閉じたリング状部分を有し、ドレイン電極また
は光電性光源領域のいずれか一方をゲート電極のリング
状部分の内側に配置することにより、ゲート電極により
制御される電流の流れを活性領域だけに限定したことを
特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、活性領域と、該活
性領域に境を接している絶縁性の不活性領域とを備え、
活性領域に光電性光源領域と、ドレイン電極と、ゲート
電極とが形成されているフォトセル用ＭＯＳ型トランジ
スタに関するものである。
【０００２】
【従来の技術】ドイツ連邦共和国特許第４２０９５３６
号公報からは、この種のＭＯＳ型トランジスタを撮像素
子チップ用のフォトセルに使用することが知られてい
る。この種の撮像素子チップは、二次元アレイの形態で
配置される多数のフォトセルを有している。フォトセル
はそれぞれ、高い入力信号動的特性を低減された出力信
号動的特性に写像するための読取り論理回路と接続され
ている。
【０００３】前記フォトセルは、高い入力信号動的特性
を低減された出力信号動的特性に写像するための読取り
論理回路と接続されているので、第１の光電性（photos
ensitive) ＭＯＳ型トランジスタの主電極は第２のＭＯ
Ｓ型トランジスタのゲート電極と接続され、第１のＭＯ
Ｓ型トランジスタのゲート電極には、入力信号動的特性
の圧縮を制御する制御電圧が印加され、第２のＭＯＳ型
トランジスタの他の主電極は共通のポテンシャルにあ
り、第２のＭＯＳ型トランジスタの第２の主電極には出
力信号増幅器が接続されている。
【０００４】第１のトランジスタのドレイン電極とゲー
トが短絡され、固定ポテンシャルに設定されていれば、
画像情報を放射測定的に一義的に評価させ得るような出
力特性が７十進以上の範囲に亘って正確に対数的に得ら
れる。
【０００５】このようなフォトセルを備えたアレイの解
像度を改善するには、フォトセルをさらにミニチュア化
させる必要がある。フォトセルのトランジスタをさらに
ミニチュア化させるために適した方法は、いわゆるＳＴ
Ｉ方式（shallow trench isolation）であり、この方式
ではトランジスタの活性領域が酸化物で充填した溝によ
り絶縁されており、ゲート電極用の電極素材は電流の流
動方向に対して交差する方向にストライプ状に配置され
ている。したがって活性領域（半導体素材）は２つの絶
縁性不活性領域（酸化物）により側方から囲まれてお
り、ゲート電極は一方の不活性領域から活性領域を越え
て他方の不活性領域の方へ延びている(Somnath Nag "Sh
allow trench isolation for sub-0.25 μm IC technol
ogies in Solid State Technology,１９９７年、第４０
巻、Ｎｏ．９、第１２９−１３５頁）。
【０００６】ＳＴＩ方式により形成されたこのトランジ
スタは、基本的には冒頭で述べたフォトセル用の光電素
子として適しているが、ＳＴＩ方式にしたがって製造さ
れたこの種のトランジスタは、活性領域と絶縁酸化物領
域との境界面領域に寄生トランジスタを有している。こ
の寄生トランジスタは、信号の強さが比較弱い領域、特
性曲線のいわゆる「閾値」領域で現れる。特性曲線のこ
の領域は、ゲートとドレイン電極が同じポテンシャルと
接続されている場合には指数関数的に変化する。しかし
寄生トランジスタにより、指数関数的に変化する特性曲
線に別の信号が重畳し、この別の信号の一部は本来の信
号よりもかなり強く、したがって指数関数的な変化を阻
害する。このためＳＴＩ方式にしたがって製造されたト
ランジスタはミニチュア化が可能であるが、この寄生ト
ランジスタのゆえに冒頭で述べたフォトセルには適して
いない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、フォ
トセル用ＭＯＳ型トランジスタにおいてフォトセルをさ
らにミニチュア化させ、しかもフォトセルの指数関数的
な特性曲線を生じさせることができるフォトセル用ＭＯ
Ｓ型トランジスタを提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明に係るフォトセル用ＭＯＳ型トランジスタは、半
導体基板上にゲート電極と、ドレイン電極と、光電性光
源領域とが形成され、前記ゲート電極と半導体基板の間
に酸化層が配設され、該酸化層がＭＯＳ型トランジスタ
の活性領域で薄い酸化層として形成され、かつＭＯＳ型
トランジスタの不活性領域で厚い酸化層として形成され
ているフォトセル用ＭＯＳ型トランジスタにおいて、前
記ゲート電極がＭＯＳ型トランジスタの活性領域に閉じ
たリング状部分を有し、かつ前記ドレイン電極または光
電性光源領域のいずれか一方を前記ゲート電極のリング
状部分の内側に配置することによって前記ゲート電極に
より制御される電流の流れを活性領域だけに限定したこ
とを特徴とするものである。
【０００９】ＭＯＳ型トランジスタを本発明にしたがっ
て構成することにより、すなわちゲート電極がリング状
領域を有し、ドレイン電極または光電性光源領域がリン
グ状のゲート電極の内側に配置されていることにより、
電流の流れはゲート電極のリング状領域の中心部に対し
て半径方向へ延び、すなわちこの中心部から半径方向へ
離れる方向に延びる。したがって活性領域と不活性領域
との移行領域に沿った電流の流れは発生しないので、い
かなる寄生トランジスタも阻止されている。
【００１０】ゲート電極は付属部分を有している。この
付属部分は活性的なソース領域またはドレイン電極のい
ずれか一方だけを横切っているので、本発明によるＭＯ
Ｓ型トランジスタの特性曲線には何ら影響しない。むし
ろ付属部分は、ゲート電極を不活性領域の上方で電気導
体と電気的に接触させており、この構成は製造上必要な
ことである。
【００１１】ＭＯＳ型トランジスタを本発明にしたがっ
て構成することにより、いかなる寄生的エッジ効果も阻
止されるので、ＭＯＳ型トランジスタの製造にＳＴＩ方
式を適用でき、これにより絶縁性不活性領域を非常に幅
狭にすることができる。したがって本発明によるＭＯＳ
型トランジスタは、比較可能な従来のトランジスタより
も一層ミニチュア化でき、高解像度を備えた光電性アレ
イの製造を可能にする。
【００１２】本発明の有利な実施態様によれば、ゲート
電極とドレイン電極が同じ電気ポテンシャルに接続され
ているので、ＭＯＳ型トランジスタは複数の十進に亘っ
て延びる対数的な特性曲線を有している。
【００１３】
【発明の実施の形態】以下に、本発明を添付図面を参照
して例示するが、これは本発明の普遍的な技術思想を限
定するものではない。
【００１４】本発明によるＭＯＳ型トランジスタ１は、
例えばシリコン基板からなる半導体基板２上に形成され
ている（図４参照）。半導体基板２上にはゲート電極３
が形成され、ゲート電極３は、直接基板２上に被着され
た酸化層４と、その上にコーティングされたポリシリコ
ン層５から公知の形態で構成されている。酸化層４は、
トランジスタ１の活性領域またはチャンネル領域６の方
がそれに隣接している不活性領域７よりも薄く形成され
ている。活性領域６から不活性領域７への移行部におけ
る半導体基板２内のドーピングも公知の形態で変えるこ
とができる。
【００１５】本発明によればゲート電極３は、トランジ
スタ１の活性領域６上に配置されているリング状部分８
を有している。ゲート電極３のリング状部分８からはゲ
ート電極３の付属部分９が不活性領域７まで延びてお
り、すなわちポリシリコン層５と半導体基板２の間にあ
る酸化層４は、活性領域６から付属部分９の下方に配置
されている不活性領域７への移行領域１０において、薄
い酸化層４ａから厚い酸化層４ｂへ移行している。不活
性領域７に配置されている付属部分は、平面図において
電気導体（図示せず）を接触させることができる正方形
のパッド面１１へ拡大されている。
【００１６】ゲート電極３の前記リング状部分８の内側
にはドレイン電極１２が配置されている。
【００１７】ゲート電極３のリング状部分８の外側には
光電性光源領域１３があり、光電性光源領域においては
光量子の照射により電荷担体を発生させることができ
る。ドレイン電極１２へ誘導される電荷担体は光電流を
生じさせる。この光電流は図４に図示されている。電流
の流れはドレイン電極１２に対して半径方向に向けられ
ており、すなわち光電流は光電性光源領域１３から、つ
まりゲート電極３のリング状部分８の外側の領域から放
射状に、リング状部分８の中心部に配置されているドレ
イン電極１２へ延びている。
【００１８】このように、本発明による電極３，１２，
１３の配置では、移行領域１０に沿って延在する光電流
は存在しない。半導体基板２の移行領域１０に電流の流
れが存在しないので、ＳＴＩ方式にしたがって製造され
る従来のトランジスタの場合のような寄生トランジスタ
が発生することもない。
【００１９】したがって本発明にとって重要なことは、
電流の流れが活性領域６に限定され、移行領域１０に沿
った流れが回避されることである。これは、移行領域１
０に対して間隔を持って配置されるゲート電極３のリン
グ状部分８によって得られる。
【００２０】本発明の範囲内では、光電性光源領域をリ
ング状部分８の内側に配置し、ドレイン電極１２をリン
グ状部分８の外側に配置してもよい。しかしフォトセル
に対しては、図１に図示した実施例のようにドレイン電
極１２をゲート電極３のリング状部分８ａの内側に配置
する構成が有利である。これにより比較的小さな電極面
で大きな光電性光源領域１３を検知できるからである。
【００２１】本発明の範囲内ではリング状部分８の形状
を変えて、フレームの幾何学的条件に適合させてもよ
い。たとえばリング状部分を平面図において円形、正方
形、長方形、楕円形などに形成することができる。
【００２２】本発明にしたがってＳＴＩ方式に基づいて
ＭＯＳ型トランジスタ１を製造することにより、厚い酸
化層４ｂを平面図において非常に短く、または幅狭に形
成することができ、これにより不活性領域７を非常に幅
狭にさせることができる。不活性領域７が幅狭である
と、従来のトランジスタに比べてＭＯＳ型トランジスタ
１の全面積が狭くなり、したがってさらにミニチュア化
が可能になる。さらに不活性領域が狭ければ、公知のト
ランジスタに比べて活性領域６、特に光電性光源領域１
３の占める割合が高くなるので、個々のトランジスタの
光電性が改善される。したがって本発明によるＭＯＳ型
トランジスタにより、高解像度の（単位面積当たりのフ
ォトセルが多い）撮像素子チップの製造が可能になり、
光電性領域の占める割合を大きくすることができるの
で、個々のフォトセルの感度は従来のフォトセルに比べ
て高い。
【００２３】図１に図示したトランジスタは、薄い金属
層１４を有している。この薄い金属層１４はゲート電極
３をドレイン電極１２と電気的に接続させ、半導体基板
２に対して絶縁されている。これによりゲート電極３と
ドレイン電極１２は短絡されるので、電流電圧対数変換
を生じさせる（図３の曲線１５を参照）。この曲線１５
は７十進以上の範囲に亘って正確に対数変化している。
【００２４】ドレイン電極１２とゲート電極３を短絡さ
せたトランジスタ１の他の実施例の回路図を図２に示
す。この場合、ゲート電極３とドレイン電極１２はアー
スされている。出力電圧ＶＯＵＴに対しては、ＶＯＵＴ
〜ａ＋Ｖ０ｌｏｇ（Ｉｄ／Ｉ０）が適用される。ここで
ａ、Ｖ０、Ｉ０は定数、Ｉｄはドレイン電流または光電
流である。
【００２５】比較のために、図３にＳＴＩ方式にしたが
って製造され、ドレイン電極とゲート電極とを短絡させ
たトランジスタの特性曲線１６を図示した。冒頭で述べ
た寄生トランジスタによりその特性曲線１６は、対数グ
ラフで直線的に変化している本発明によるトランジスタ
１に比べると、ＶＯＵＴ＜１Ｖの領域で、すなわち閾値
領域で隆起している。この隆起は付加的な寄生トランジ
スタによって発生するもので、付加的な寄生トランジス
タはメイントランジスタの電流と重畳する付加的な電流
を生じさせる。
【００２６】本発明によるゲート電極のリング状構成
は、ＳＴＩ方式で製造されたトランジスタでのこの種の
寄生電流を除去する。
【００２７】本発明によるＭＯＳ型トランジスタ１は、
電子的分析器を備えた撮像素子チップのフォトセル用光
電素子として有利に使用される。この種の電子的分析器
は、高い入力信号動的特性を低減された出力信号動的特
性に写像するために構成された読取り論理回路を有する
ことができる。この場合、本発明によるＭＯＳ型トラン
ジスタは主電極が第２のＭＯＳ型トランジスタのゲート
電極と接続されているので、光電性トランジスタのゲー
ト電極に制御電圧が印加され、この制御電圧により入力
信号動的特性の圧縮を制御することができる。その際光
電性トランジスタの他の主電極と第２のトランジスタの
第１の主電極とは共通のポテンシャルにあり、第２のト
ランジスタの第２の主電極には出力信号増幅器が接続さ
れている。この有利な回路はドイツ連邦共和国特許第４
２０９５３６号公報に詳細に説明されており、内容に関
してはこの公報を参照されたい。
【００２８】
【発明の効果】以上述べた通り本発明によれば、フォト
セルをさらにミニチュア化させ、しかもフォトセルの指
数関数的な特性曲線を生じさせることができるフォトセ
ル用ＭＯＳ型トランジスタを提供することが可能とな
る。
【図面の簡単な説明】
【図１】本発明によるＭＯＳ型トランジスタの平面図で
ある。
【図２】図１のトランジスタの他の実施例の回路図であ
る。
【図３】図１のトランジスタの特性曲線と、ＳＴＩ方式
にしたがって製造された従来のトランジスタの特性曲線
を示すグラフである。
【図４】電流の流れを説明するための本発明に係るＭＯ
Ｓ型トランジスタの概略斜視図である。
【符号の説明】 １ ＭＯＳ型トランジスタ ２ 半導体基板 ３ ゲート電極 ４ 酸化層 ４ａ 薄い酸化層 ４ｂ 厚い酸化層 ５ ポリシリコン層 ６ 活性領域 ７ 不活性領域 ８ リング状部分 ９ 付属部分 １０ 移行領域 １１ パッド面 １２ ドレイン電極 １３ ソース領域 １４ 金属層 １５ 特性曲線 １６ 特性曲線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルンド．ヘーフリンガー ドイツ連邦共和国．デー71063．シンデル フィンゲン．カルコフェンストラーセ．19 (72)発明者 ウヴェ．アペル ドイツ連邦共和国．デ−72666．ネッカル タルフィンゲン．タルストラーセ．２ (72)発明者 ウルリッチ．セガール ドイツ連邦共和国．デ−71106．マグスタ ッド．イム．ドベル．10

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（２）上にゲート電極（３）
    と、ドレイン電極（１２）と、光電性光源領域（１３）
    とが形成され、前記ゲート電極（３）と半導体基板
    （２）の間に酸化層（４）が配設され、該酸化層（４）
    がＭＯＳ型トランジスタ（１）の活性領域（６）で薄い
    酸化層（４ａ）として形成され、かつＭＯＳ型トランジ
    スタ（１）の不活性領域（７）で厚い酸化層（４ｂ）と
    して形成されているフォトセル用ＭＯＳ型トランジスタ
    において、前記ゲート電極（３）がＭＯＳ型トランジス
    タ（１）の活性領域（６）に閉じたリング状部分（８）
    を有し、かつ前記ドレイン電極（１２）または光電性光
    源領域（１３）のいずれか一方を前記ゲート電極（３）
    のリング状部分（８）の内側に配置することによって前
    記ゲート電極により制御される電流の流れを活性領域
    （６）だけに限定したことを特徴とするフォトセル用Ｍ
    ＯＳ型トランジスタ。
  2. 【請求項２】 前記ゲート電極（３）がリング状部分
    （８）から不活性領域（７）まで延在する付属部分
    （９）を有し、前記ゲート電極（３）の不活性領域
    （７）上に配置されている部分が、電気導体と接触して
    いることを特徴とする請求項１記載のフォトセル用ＭＯ
    Ｓ型トランジスタ。
  3. 【請求項３】 前記ドレイン電極（１２）がゲート電極
    （３）のリング状部分（８）の内側に配置され、かつ前
    記光電性光源領域（１３）がリング状部分（８）の外側
    に形成されていることを特徴とする請求項１または２記
    載のフォトセル用ＭＯＳ型トランジスタ。
  4. 【請求項４】 前記厚い酸化層（４ｂ）がＳＴＩ方式に
    したがって製造されていることを特徴とする請求項１〜
    ３のいずれか１項記載のフォトセル用ＭＯＳ型トランジ
    スタ。
  5. 【請求項５】 前記半導体基板（２）がシリコンからな
    ることを特徴とする請求項１〜４のいずれか１項記載の
    フォトセル用ＭＯＳ型トランジスタ。
  6. 【請求項６】 前記ゲート電極（３）が、酸化層（４）
    上に被着したポリシリコン層（５）から形成されている
    ことを特徴とする請求項１〜５のいずれか１項記載のフ
    ォトセル用ＭＯＳ型トランジスタ。
  7. 【請求項７】 前記リング状部分（８）が平面図におい
    て円環状、楕円形または矩形に形成されていることを特
    徴とする請求項１〜６のいずれか１項記載のフォトセル
    用ＭＯＳ型トランジスタ。
  8. 【請求項８】 前記ゲート電極（３）とドレイン電極
    （１２）が同じ電気ポテンシャルに接続されていること
    を特徴とする請求項１〜７のいずれか１項記載のフォト
    セル用ＭＯＳ型トランジスタ。
  9. 【請求項９】 前記ゲート電極（３）とドレイン電極
    （１２）の電気接続が、その上に被着した薄い金属層
    （１４）の形態で設けられ、該薄い金属層（１４）が半
    導体基板（２）に対して絶縁されていることを特徴とす
    る請求項８記載のフォトセル用ＭＯＳ型トランジスタ。
  10. 【請求項１０】 電子的分析器と光電素子としてのＭＯ
    Ｓ型トランジスタとを備えた撮像素子チップ用フォトセ
    ルにおいて、ＭＯＳ型トランジスタが請求項１〜９のい
    ずれか１項記載にしたがって形成されていることを特徴
    とする撮像素子チップ用フォトセル。
  11. 【請求項１１】 読取り論理回路が、高い入力信号動的
    特性を低減された出力信号動的特性に写像するよう構成
    され、かつ光電素子を形成しているＭＯＳ型トランジス
    タが主電極により第２のＭＯＳ型トランジスタのゲート
    電極と接続されていること、光電性ＭＯＳ型トランジス
    タのゲート電極に、入力信号動的特性の圧縮を制御する
    制御電圧が印加されていること、光電性ＭＯＳ型トラン
    ジスタの他の主電極と第２のＭＯＳ型トランジスタの第
    １の主電極とが共通のポテンシャルにあること、および
    第２のＭＯＳ型トランジスタの第２の主電極に出力信号
    増幅器が接続されていることを特徴とする請求項１０記
    載の撮像素子チップ用フォトセル。
  12. 【請求項１２】 請求項１０または１１記載にしたがっ
    て形成され、二次元アレイで配置される多数のフォトセ
    ルが設けられていることを特徴とする撮像素子チップ。
JP19162299A 1998-07-06 1999-07-06 フォトセル用ｍｏｓ型トランジスタ Expired - Lifetime JP4594463B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19830179.0 1998-07-06
DE19830179A DE19830179B4 (de) 1998-07-06 1998-07-06 MOS-Transistor für eine Bildzelle

Publications (2)

Publication Number Publication Date
JP2000049322A true JP2000049322A (ja) 2000-02-18
JP4594463B2 JP4594463B2 (ja) 2010-12-08

Family

ID=7873143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19162299A Expired - Lifetime JP4594463B2 (ja) 1998-07-06 1999-07-06 フォトセル用ｍｏｓ型トランジスタ

Country Status (3)

Country Link
US (1) US6489658B2 (ja)
JP (1) JP4594463B2 (ja)
DE (1) DE19830179B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848765B1 (ko) * 2006-03-13 2008-07-28 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 생성방법
JP2009276243A (ja) * 2008-05-15 2009-11-26 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
JP2011112382A (ja) * 2009-11-24 2011-06-09 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
JP2012189599A (ja) * 2012-03-21 2012-10-04 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829841B2 (ja) * 2003-11-26 2006-10-04 セイコーエプソン株式会社 固体撮像装置
US20050127441A1 (en) * 2003-12-11 2005-06-16 International Business Machines Corporation Body contact layout for semiconductor-on-insulator devices
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ
KR100731065B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서
DE102014119436B4 (de) 2014-12-22 2016-11-24 Carl Zeiss Industrielle Messtechnik Gmbh Koordinatenmessgerät und Verfahren zum Bestimmen von geometrischen Eigenschaften eines Messobjekts unter Verwendung einer Lichtfeldkamera

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473836A (en) * 1982-05-03 1984-09-25 Dalsa Inc. Integrable large dynamic range photodetector element for linear and area integrated circuit imaging arrays
JPH04179278A (ja) * 1990-11-13 1992-06-25 Sumitomo Electric Ind Ltd 受光素子
JPH04312082A (ja) * 1991-04-10 1992-11-04 Sony Corp 固体撮像装置
DE4209536C3 (de) * 1992-03-24 2000-10-05 Stuttgart Mikroelektronik Bildzelle für einen Bildaufnehmer-Chip
US5512769A (en) * 1992-05-25 1996-04-30 Matsushita Electronics Corporation High breakdown voltage semiconductor device and method of fabricating the same
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JPH06268188A (ja) * 1993-03-11 1994-09-22 Sony Corp 増幅型撮像素子
JP2513981B2 (ja) * 1993-06-14 1996-07-10 オリンパス光学工業株式会社 固体撮像素子の駆動方法
DE4331391A1 (de) * 1993-09-15 1995-03-16 Josef Dr Kemmer Halbleiter(detektor)struktur
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US6150722A (en) * 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
JPH08250697A (ja) * 1995-03-10 1996-09-27 Sharp Corp 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置
JPH09162380A (ja) * 1995-10-04 1997-06-20 Sony Corp 増幅型固体撮像素子及びその製造方法
JPH09260630A (ja) * 1996-03-26 1997-10-03 Sony Corp 固体撮像素子及びその製造方法
US6166769A (en) * 1996-04-10 2000-12-26 Sony Corporation Solid-state imaging device
US5668392A (en) * 1996-10-28 1997-09-16 National Semiconductor Corporation Low capacitance and low Vt annular MOSFET design for phase lock loop applications
JP3593825B2 (ja) * 1996-11-08 2004-11-24 ソニー株式会社 半導体装置及びその製造方法、並びに固体撮像素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848765B1 (ko) * 2006-03-13 2008-07-28 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 생성방법
JP2009276243A (ja) * 2008-05-15 2009-11-26 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
US8599364B2 (en) 2008-05-15 2013-12-03 Hamamatsu Photonics K.K. Range sensor and range image sensor
US9041917B2 (en) 2008-05-15 2015-05-26 Hamamatsu Photonics K.K. Range sensor and range image sensor
JP2011112382A (ja) * 2009-11-24 2011-06-09 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
JP2012189599A (ja) * 2012-03-21 2012-10-04 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ

Also Published As

Publication number Publication date
JP4594463B2 (ja) 2010-12-08
DE19830179A1 (de) 2000-01-13
US6489658B2 (en) 2002-12-03
DE19830179B4 (de) 2009-01-08
US20020105038A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
JP4309574B2 (ja) フォトダイオードおよびセンサ・アレイ
JP2010183089A (ja) サリサイド・プロセスに基づくｃｍｏｓセンサ中で使用するウエル−基板フォトダイオード
EP3410485B1 (en) Backside illuminated image sensor
US5108938A (en) Method of making a trench gate complimentary metal oxide semiconductor transistor
US6781169B2 (en) Photodetector with three transistors
JPH0120592B2 (ja)
JP2000049322A (ja) フォトセル用ｍｏｓ型トランジスタ
US4952996A (en) Static induction and punching-through photosensitive transistor devices
US8508014B2 (en) Solid-state image sensor and imaging device having connection portions in circumference region
EP0118568A1 (en) Semiconductor image pickup device
KR100525044B1 (ko) 박막 트랜지스터형 광 감지소자 제조방법
US3848261A (en) Mos integrated circuit structure
JPH07106553A (ja) 固体撮像素子
JPH0618260B2 (ja) イメージセンサの製造方法
JP5122089B2 (ja) イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
TWI246189B (en) Active pixel sensor
US4719499A (en) Semiconductor imaging device
JP2000277718A (ja) 半導体集積回路装置
CN113497160B (zh) 光感测装置及其应用的光感测面板及光感测显示面板
KR100896432B1 (ko) 에스오아이 이미지 센서 및 그 제조방법
JP2757583B2 (ja) 半導体集積回路
JPS605105B2 (ja) 固体撮像装置
JP2923898B2 (ja) 電荷結合素子
JPH06291356A (ja) 半導体装置
CN115735277A (zh) 光电传感器、图像传感器和电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091030

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20091127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4594463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term