JP4594463B2 - フォトセル用mos型トランジスタ - Google Patents
フォトセル用mos型トランジスタ Download PDFInfo
- Publication number
- JP4594463B2 JP4594463B2 JP19162299A JP19162299A JP4594463B2 JP 4594463 B2 JP4594463 B2 JP 4594463B2 JP 19162299 A JP19162299 A JP 19162299A JP 19162299 A JP19162299 A JP 19162299A JP 4594463 B2 JP4594463 B2 JP 4594463B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- mos transistor
- photocell
- ring
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 11
- 230000007704 transition Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明が属する技術分野】
本発明は、活性領域と、該活性領域に境を接している絶縁性の受動領域とを備え、活性領域に光電性ソース領域と、ドレイン電極と、ゲート電極とが形成されているフォトセル用MOS型トランジスタに関するものである。
【0002】
【従来の技術】
ドイツ連邦共和国特許第4209536号公報からは、この種のMOS型トランジスタを撮像素子チップ用のフォトセルに使用することが知られている。この種の撮像素子チップは、二次元アレイの形態で配置される多数のフォトセルを有している。フォトセルはそれぞれ、高い入力信号動的特性を低減された出力信号動的特性に写像するための読取り論理回路と接続されている。
【0003】
前記フォトセルは、高い入力信号動的特性を低減された出力信号動的特性に写像するための読取り論理回路と接続されているので、第1の光電性(photosensitive) MOS型トランジスタの主電極は第2のMOS型トランジスタのゲート電極と接続され、第1のMOS型トランジスタのゲート電極には、入力信号動的特性の圧縮を制御する制御電圧が印加され、第2のMOS型トランジスタの他の主電極は共通のポテンシャルにあり、第2のMOS型トランジスタの第2の主電極には出力信号増幅器が接続されている。
【0004】
第1のトランジスタのドレイン電極とゲートが短絡され、固定ポテンシャルに設定されていれば、画像情報を放射測定的に一義的に評価させ得るような出力特性が7十進以上の範囲に亘って正確に対数的に得られる。
【0005】
このようなフォトセルを備えたアレイの解像度を改善するには、フォトセルをさらにミニチュア化させる必要がある。フォトセルのトランジスタをさらにミニチュア化させるために適した方法は、いわゆるSTI方式(shallow trench isolation)であり、この方式ではトランジスタの活性領域が酸化物で充填した溝により絶縁されており、ゲート電極用の電極素材は電流の流動方向に対して交差する方向にストライプ状に配置されている。したがって活性領域(半導体素材)は2つの絶縁性受動領域(酸化物)により側方から囲まれており、ゲート電極は一方の受動領域から活性領域を越えて他方の受動領域の方へ延びている(Somnath Nag "Shallow trench isolation for sub-0.25 μm IC technologies in Solid State Technology,1997年、第40巻、No.9、第129−135頁)。
【0006】
STI方式により形成されたこのトランジスタは、基本的には冒頭で述べたフォトセル用の光電素子として適しているが、STI方式にしたがって製造されたこの種のトランジスタは、活性領域と絶縁酸化物領域との境界面領域に寄生トランジスタを有している。この寄生トランジスタは、信号の強さが比較弱い領域、特性曲線のいわゆる「閾値」領域で現れる。特性曲線のこの領域は、ゲートとドレイン電極が同じポテンシャルと接続されている場合には指数関数的に変化する。しかし寄生トランジスタにより、指数関数的に変化する特性曲線に別の信号が重畳し、この別の信号の一部は本来の信号よりもかなり強く、したがって指数関数的な変化を阻害する。このためSTI方式にしたがって製造されたトランジスタはミニチュア化が可能であるが、この寄生トランジスタのゆえに冒頭で述べたフォトセルには適していない。
【0007】
【発明が解決しようとする課題】
本発明の目的は、フォトセル用MOS型トランジスタにおいてフォトセルをさらにミニチュア化させ、しかもフォトセルの指数関数的な特性曲線を生じさせることができるフォトセル用MOS型トランジスタを提供することである。
【0008】
【課題を解決するための手段】
上記目的を達成するため本発明に係るフォトセル用MOS型トランジスタは、半導体基板上にゲート電極と、ドレイン電極と、光電性ソース領域とが形成され、前記ゲート電極と半導体基板の間に酸化層が配設され、該酸化層がMOS型トランジスタの活性領域で薄い酸化層として形成され、かつMOS型トランジスタの受動領域で厚い酸化層として形成されているフォトセル用MOS型トランジスタにおいて、前記ゲート電極がMOS型トランジスタの活性領域に閉じたリング状部分を有し、かつ前記ドレイン電極または光電性ソース領域のいずれか一方を前記ゲート電極のリング状部分の内側に配置することによって前記ゲート電極により制御される電流の流れを活性領域だけに限定したことを特徴とするものである。
【0009】
MOS型トランジスタを本発明にしたがって構成することにより、すなわちゲート電極がリング状領域を有し、ドレイン電極または光電性ソース領域がリング状のゲート電極の内側に配置されていることにより、電流の流れはゲート電極のリング状領域の中心部に対して半径方向へ延び、すなわちこの中心部から半径方向へ離れる方向に延びる。したがって活性領域と受動領域との移行領域に沿った電流の流れは発生しないので、いかなる寄生トランジスタも阻止されている。
【0010】
ゲート電極は付属部分を有している。この付属部分は活性的なソース領域またはドレイン電極のいずれか一方だけを横切っているので、本発明によるMOS型トランジスタの特性曲線には何ら影響しない。むしろ付属部分は、ゲート電極を受動領域の上方で電気導体と電気的に接触させており、この構成は製造上必要なことである。
【0011】
MOS型トランジスタを本発明にしたがって構成することにより、いかなる寄生的エッジ効果も阻止されるので、MOS型トランジスタの製造にSTI方式を適用でき、これにより絶縁性受動領域を非常に幅狭にすることができる。したがって本発明によるMOS型トランジスタは、比較可能な従来のトランジスタよりも一層ミニチュア化でき、高解像度を備えた光電性アレイの製造を可能にする。
【0012】
本発明の有利な実施態様によれば、ゲート電極とドレイン電極が同じ電気ポテンシャルに接続されているので、MOS型トランジスタは複数の十進に亘って延びる対数的な特性曲線を有している。
【0013】
【発明の実施の形態】
以下に、本発明を添付図面を参照して例示するが、これは本発明の普遍的な技術思想を限定するものではない。
【0014】
本発明によるMOS型トランジスタ1は、例えばシリコン基板からなる半導体基板2上に形成されている(図4参照)。半導体基板2上にはゲート電極3が形成され、ゲート電極3は、直接基板2上に被着された酸化層4と、その上にコーティングされたポリシリコン層5から公知の形態で構成されている。酸化層4は、トランジスタ1の活性領域またはチャンネル領域6の方がそれに隣接している受動領域7よりも薄く形成されている。活性領域6から受動領域7への移行部における半導体基板2内のドーピングも公知の形態で変えることができる。
【0015】
本発明によればゲート電極3は、トランジスタ1の活性領域6上に配置されているリング状部分8を有している。ゲート電極3のリング状部分8からはゲート電極3の付属部分9が受動領域7まで延びており、すなわちポリシリコン層5と半導体基板2の間にある酸化層4は、活性領域6から付属部分9の下方に配置されている受動領域7への移行領域10において、薄い酸化層4aから厚い酸化層4bへ移行している。受動領域7に配置されている付属部分は、平面図において電気導体(図示せず)を接触させることができる正方形のパッド面11へ拡大されている。
【0016】
ゲート電極3の前記リング状部分8の内側にはドレイン電極12が配置されている。
【0017】
ゲート電極3のリング状部分8の外側には光電性ソース領域13があり、光電性ソース領域においては光量子の照射により電荷担体を発生させることができる。ドレイン電極12へ誘導される電荷担体は光電流を生じさせる。この光電流は図4に図示されている。電流の流れはドレイン電極12に対して半径方向に向けられており、すなわち光電流は光電性ソース領域13から、つまりゲート電極3のリング状部分8の外側の領域から放射状に、リング状部分8の中心部に配置されているドレイン電極12へ延びている。
【0018】
このように、本発明による電極3,12,13の配置では、移行領域10に沿って延在する光電流は存在しない。半導体基板2の移行領域10に電流の流れが存在しないので、STI方式にしたがって製造される従来のトランジスタの場合のような寄生トランジスタが発生することもない。
【0019】
したがって本発明にとって重要なことは、電流の流れが活性領域6に限定され、移行領域10に沿った流れが回避されることである。これは、移行領域10に対して間隔を持って配置されるゲート電極3のリング状部分8によって得られる。
【0020】
本発明の範囲内では、光電性ソース領域をリング状部分8の内側に配置し、ドレイン電極12をリング状部分8の外側に配置してもよい。しかしフォトセルに対しては、図1に図示した実施例のようにドレイン電極12をゲート電極3のリング状部分8aの内側に配置する構成が有利である。これにより比較的小さな電極面で大きな光電性ソース領域13を検知できるからである。
【0021】
本発明の範囲内ではリング状部分8の形状を変えて、フレームの幾何学的条件に適合させてもよい。たとえばリング状部分を平面図において円形、正方形、長方形、楕円形などに形成することができる。
【0022】
本発明にしたがってSTI方式に基づいてMOS型トランジスタ1を製造することにより、厚い酸化層4bを平面図において非常に短く、または幅狭に形成することができ、これにより受動領域7を非常に幅狭にさせることができる。受動領域7が幅狭であると、従来のトランジスタに比べてMOS型トランジスタ1の全面積が狭くなり、したがってさらにミニチュア化が可能になる。さらに受動領域が狭ければ、公知のトランジスタに比べて活性領域6、特に光電性ソース領域13の占める割合が高くなるので、個々のトランジスタの光電性が改善される。したがって本発明によるMOS型トランジスタにより、高解像度の(単位面積当たりのフォトセルが多い)撮像素子チップの製造が可能になり、光電性領域の占める割合を大きくすることができるので、個々のフォトセルの感度は従来のフォトセルに比べて高い。
【0023】
図1に図示したトランジスタは、薄い金属層14を有している。この薄い金属層14はゲート電極3をドレイン電極12と電気的に接続させ、半導体基板2に対して絶縁されている。これによりゲート電極3とドレイン電極12は短絡されるので、電流電圧対数変換を生じさせる(図3の曲線15を参照)。この曲線15は10の7乗以上の範囲に亘って正確に対数変化している。
【0024】
ドレイン電極12とゲート電極3を短絡させたトランジスタ1の他の実施例の回路図を図2に示す。この場合、ゲート電極3とドレイン電極12はアースされている。出力電圧VOUTに対しては、VOUT〜a+V0log(Id/I0)が適用される。ここでa、V0、I0は定数、Idはドレイン電流または光電流である。
【0025】
比較のために、図3にSTI方式にしたがって製造され、ドレイン電極とゲート電極とを短絡させたトランジスタの特性曲線16を図示した。冒頭で述べた寄生トランジスタによりその特性曲線16は、対数グラフで直線的に変化している本発明によるトランジスタ1に比べると、VOUT<1Vの領域で、すなわち閾値領域で隆起している。この隆起は付加的な寄生トランジスタによって発生するもので、付加的な寄生トランジスタはメイントランジスタの電流と重畳する付加的な電流を生じさせる。
【0026】
本発明によるゲート電極のリング状構成は、STI方式で製造されたトランジスタでのこの種の寄生電流を除去する。
【0027】
本発明によるMOS型トランジスタ1は、電子的分析器を備えた撮像素子チップのフォトセル用光電素子として有利に使用される。この種の電子的分析器は、高い入力信号動的特性を低減された出力信号動的特性に写像するために構成された読取り論理回路を有することができる。この場合、本発明によるMOS型トランジスタは主電極が第2のMOS型トランジスタのゲート電極と接続されているので、光電性トランジスタのゲート電極に制御電圧が印加され、この制御電圧により入力信号動的特性の圧縮を制御することができる。その際光電性トランジスタの他の主電極と第2のトランジスタの第1の主電極とは共通のポテンシャルにあり、第2のトランジスタの第2の主電極には出力信号増幅器が接続されている。この有利な回路はドイツ連邦共和国特許第4209536号公報に詳細に説明されており、内容に関してはこの公報を参照されたい。
【0028】
【発明の効果】
以上述べた通り本発明によれば、フォトセルをさらにミニチュア化させ、しかもフォトセルの指数関数的な特性曲線を生じさせることができるフォトセル用MOS型トランジスタを提供することが可能となる。
【図面の簡単な説明】
【図1】 本発明によるMOS型トランジスタの平面図である。
【図2】 図1のトランジスタの他の実施例の回路図である。
【図3】 図1のトランジスタの特性曲線と、STI方式にしたがって製造された従来のトランジスタの特性曲線を示すグラフである。
【図4】 電流の流れを説明するための本発明に係るMOS型トランジスタの概略斜視図である。
【符号の説明】
1 MOS型トランジスタ
2 半導体基板
3 ゲート電極
4 酸化層
4a 薄い酸化層
4b 厚い酸化層
5 ポリシリコン層
6 活性領域
7 受動領域
8 リング状部分
9 付属部分
10 移行領域
11 パッド面
12 ドレイン電極
13 ソース領域
14 金属層
15 特性曲線
16 特性曲線
Claims (7)
- 半導体基板(2)上にゲート電極(3)と、ドレイン電極(12)と、光電性ソース領域(13)とを有するMOS型トランジスタ(1)が形成され、前記ゲート電極(3)と半導体基板(2)の間に酸化層(4)が配設され、該酸化層(4)がMOS型トランジスタ(1)の活性領域(6)で薄い酸化層(4a)として形成され、かつMOS型トランジスタ(1)の前記活性領域(6)の外側に隣接して形成された受動領域(7)で厚い酸化層(4b)として形成されているフォトセル用MOS型トランジスタにおいて、前記厚い酸化層(4b)はSTI方式にしたがって製造されており、
前記ゲート電極(3)がMOS型トランジスタ(1)の活性領域(6)に閉じたリング状部分(8)を有し、かつ前記ドレイン電極(12)は前記ゲート電極(3)の前記リング状部分(8)の内側に配置され、前記光電性ソース領域(13)は前記ゲート電極(3)の前記リング状部分(8)の外側に配置される、または光電性ソース領域(13)を前記ゲート電極(3)のリング状部分(8)の内側に配置し、前記ドレイン電極(12)は前記ゲート電極(3)の前記リング状部分(8)の外側に配置することによって前記ゲート電極により制御される電流の流れを活性領域(6)だけに限定し、前記ゲート電極(3)とドレイン電極(12)が電気的に接続される
ことを特徴とするフォトセル用MOS型トランジスタ。 - 前記ゲート電極(3)がリング状部分(8)から前記受動領域(7)まで延在する付属部分(9)を有し、前記ゲート電極(3)は、前記受動領域(7)上に配置されている前記付属部分(9)によって、電気導体と接触していることを特徴とする請求項1記載のフォトセル用MOS型トランジスタ。
- 前記ドレイン電極(12)がゲート電極(3)のリング状部分(8)の内側に配置され、かつ前記光電性ソース領域(13)がリング状部分(8)の外側に形成されていることを特徴とする請求項1または2記載のフォトセル用MOS型トランジスタ。
- 前記半導体基板(2)がシリコンからなることを特徴とする請求項1〜3のいずれか1項記載のフォトセル用MOS型トランジスタ。
- 前記ゲート電極(3)が、酸化層(4)上に被着したポリシリコン層(5)から形成されていることを特徴とする請求項1〜4のいずれか1項記載のフォトセル用MOS型トランジスタ。
- 前記リング状部分(8)が平面図において円環状、楕円形または矩形に形成されていることを特徴とする請求項1〜5のいずれか1項記載のフォトセル用MOS型トランジスタ。
- 前記ゲート電極(3)とドレイン電極(12)の電気接続が、その上に被着した薄い金属層(14)の形態で設けられ、薄い金属層(14)が半導体基板(2)から絶縁されていることを特徴とする請求項1記載のフォトセル用MOS型トランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19830179A DE19830179B4 (de) | 1998-07-06 | 1998-07-06 | MOS-Transistor für eine Bildzelle |
DE19830179.0 | 1998-07-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049322A JP2000049322A (ja) | 2000-02-18 |
JP4594463B2 true JP4594463B2 (ja) | 2010-12-08 |
Family
ID=7873143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19162299A Expired - Lifetime JP4594463B2 (ja) | 1998-07-06 | 1999-07-06 | フォトセル用mos型トランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6489658B2 (ja) |
JP (1) | JP4594463B2 (ja) |
DE (1) | DE19830179B4 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3829841B2 (ja) * | 2003-11-26 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置 |
US20050127441A1 (en) * | 2003-12-11 | 2005-06-16 | International Business Machines Corporation | Body contact layout for semiconductor-on-insulator devices |
JP4187691B2 (ja) * | 2004-06-29 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 閾値変調型イメージセンサ |
KR100731065B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
JP2007243081A (ja) * | 2006-03-13 | 2007-09-20 | Hitachi Ltd | 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法 |
JP5356726B2 (ja) * | 2008-05-15 | 2013-12-04 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
JP5438476B2 (ja) * | 2009-11-24 | 2014-03-12 | 浜松ホトニクス株式会社 | 距離画像センサ |
JP5357291B2 (ja) * | 2012-03-21 | 2013-12-04 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
DE102014119436B4 (de) | 2014-12-22 | 2016-11-24 | Carl Zeiss Industrielle Messtechnik Gmbh | Koordinatenmessgerät und Verfahren zum Bestimmen von geometrischen Eigenschaften eines Messobjekts unter Verwendung einer Lichtfeldkamera |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06319078A (ja) * | 1993-06-14 | 1994-11-15 | Olympus Optical Co Ltd | 固体撮像素子の駆動方法 |
JPH09260630A (ja) * | 1996-03-26 | 1997-10-03 | Sony Corp | 固体撮像素子及びその製造方法 |
JPH10144904A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 半導体装置及びその製造方法、並びに固体撮像素子及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4473836A (en) * | 1982-05-03 | 1984-09-25 | Dalsa Inc. | Integrable large dynamic range photodetector element for linear and area integrated circuit imaging arrays |
JPH04179278A (ja) * | 1990-11-13 | 1992-06-25 | Sumitomo Electric Ind Ltd | 受光素子 |
JPH04312082A (ja) * | 1991-04-10 | 1992-11-04 | Sony Corp | 固体撮像装置 |
DE4209536C3 (de) * | 1992-03-24 | 2000-10-05 | Stuttgart Mikroelektronik | Bildzelle für einen Bildaufnehmer-Chip |
US5512769A (en) * | 1992-05-25 | 1996-04-30 | Matsushita Electronics Corporation | High breakdown voltage semiconductor device and method of fabricating the same |
JP2739018B2 (ja) * | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | 誘電体分離半導体装置及びその製造方法 |
JPH06268188A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 増幅型撮像素子 |
DE4331391A1 (de) * | 1993-09-15 | 1995-03-16 | Josef Dr Kemmer | Halbleiter(detektor)struktur |
US5719421A (en) * | 1994-10-13 | 1998-02-17 | Texas Instruments Incorporated | DMOS transistor with low on-resistance and method of fabrication |
US6150722A (en) * | 1994-11-02 | 2000-11-21 | Texas Instruments Incorporated | Ldmos transistor with thick copper interconnect |
JPH08250697A (ja) * | 1995-03-10 | 1996-09-27 | Sharp Corp | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 |
JPH09162380A (ja) * | 1995-10-04 | 1997-06-20 | Sony Corp | 増幅型固体撮像素子及びその製造方法 |
KR970072990A (ko) * | 1996-04-10 | 1997-11-07 | 이데이 노부유끼 | 고체 화상 장치 |
US5668392A (en) * | 1996-10-28 | 1997-09-16 | National Semiconductor Corporation | Low capacitance and low Vt annular MOSFET design for phase lock loop applications |
-
1998
- 1998-07-06 DE DE19830179A patent/DE19830179B4/de not_active Expired - Fee Related
-
1999
- 1999-06-28 US US09/337,032 patent/US6489658B2/en not_active Expired - Lifetime
- 1999-07-06 JP JP19162299A patent/JP4594463B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06319078A (ja) * | 1993-06-14 | 1994-11-15 | Olympus Optical Co Ltd | 固体撮像素子の駆動方法 |
JPH09260630A (ja) * | 1996-03-26 | 1997-10-03 | Sony Corp | 固体撮像素子及びその製造方法 |
JPH10144904A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 半導体装置及びその製造方法、並びに固体撮像素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6489658B2 (en) | 2002-12-03 |
DE19830179A1 (de) | 2000-01-13 |
DE19830179B4 (de) | 2009-01-08 |
JP2000049322A (ja) | 2000-02-18 |
US20020105038A1 (en) | 2002-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7088114B2 (en) | Sensing element arrangement for a fingerprint sensor | |
US6636053B1 (en) | Capacitive pixel for fingerprint sensor | |
JP4594463B2 (ja) | フォトセル用mos型トランジスタ | |
CN111198215A (zh) | 检测装置 | |
JPH0120592B2 (ja) | ||
US4538287A (en) | Floating gate amplifier using conductive coupling for charge coupled devices | |
US8508014B2 (en) | Solid-state image sensor and imaging device having connection portions in circumference region | |
JPH10125801A (ja) | 半導体集積回路装置 | |
JP2864576B2 (ja) | 半導体装置 | |
JPH0241184B2 (ja) | ||
JPH07106553A (ja) | 固体撮像素子 | |
JP6913840B1 (ja) | 測距イメージセンサ及びその製造方法 | |
JP3119902B2 (ja) | 半導体装置およびその製造方法 | |
US9905609B2 (en) | Manufacturing of an imager device and imager device | |
JPH0923383A (ja) | 多出力ccd型電荷転送読み取りレジスタ | |
CN113497160B (zh) | 光感测装置及其应用的光感测面板及光感测显示面板 | |
CN110739319B (zh) | 深度感测器元件 | |
JP2757583B2 (ja) | 半導体集積回路 | |
JP2923898B2 (ja) | 電荷結合素子 | |
JPH01129461A (ja) | 電流センサ付き半導体装置およびその製造方法 | |
JPH01205463A (ja) | 半導体光検出装置 | |
JPH04239171A (ja) | 半導体装置 | |
JPH07202127A (ja) | 半導体のコンデンサ構造 | |
JPH088421A (ja) | 半導体素子及び固体撮像素子 | |
JPH07202171A (ja) | 電荷転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090803 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091027 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091030 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20091127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100510 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100607 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4594463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |