DE19830179A1

DE19830179A1 - MOS-Transistor für eine Bildzelle

Info

Publication number: DE19830179A1
Application number: DE19830179A
Authority: DE
Inventors: Harald Richter; Bernd Hoefflinger; Uwe Apel; Ulrich Seger
Original assignee: STUTTGART MIKROELEKTRONIK
Current assignee: STUTTGART MIKROELEKTRONIK
Priority date: 1998-07-06
Filing date: 1998-07-06
Publication date: 2000-01-13
Anticipated expiration: 2018-07-07
Also published as: DE19830179B4; US6489658B2; US20020105038A1; JP2000049322A; JP4594463B2

Abstract

Die Erfindung betrifft einen MOS-Transistor für eine Bildzelle, mit einem Halbleitersubstrat, auf dem eine Gate-Elektrode, eine Drain-Elektrode und ein lichtempfindlicher Sourcebereich ausgebildet sind. Zwischen der Gate-Elektrode und dem Substrat ist eine Oxidschicht angeordnet und die Oxidschicht ist in einem aktiven Bereich des MOS-Transistors als Dünnoxidschicht und in einem passiven Bereich als Dickoxidschicht ausgebildet. DOLLAR A Der erfindungsgemäße Transistor zeichnet sich dadurch aus, daß die Gate-Elektrode im aktiven Bereich des MOS-Transistors einen geschlossenen ringförmigen Abschnitt aufweist und entweder die Drain-Elektrode oder der lichtempfindliche Sourcebereich innerhalb des ringförmigen Abschnittes der Gate-Elektrode angeordnet ist, so daß ein Stromfluß nur im aktiven Bereich erfolgt (Fig. 4).

Description

Die Erfindung bezieht sich auf einen MOS-Transistor für eine Bildzelle mit einem ak tiven Bereich und einem an den aktiven Bereich angrenzenden isolierenden, passi ven Bereich, wobei an dem aktiven Bereich ein lichtempfindlicher Sourcebereich, eine Drainelektrode und eine Gateelektrode ausgebildet sind.

Aus der DE 42 09 536 C2 ist es bekannt einen derartigen MOS-Transistor in einer Bildzelle für einen Bildaufnehmerchip einzusetzen. Ein solcher Bildaufnehmerchip weist eine Vielzahl in Form eines zweidimensionalen Arrays angeordneter Bildzellen auf, die jeweils mit einer Ausleselogik, die zur Abbildung einer hohen Eingangs signaldynamik auf eine reduzierte Ausgangssignaldynamik verbunden sind.

Diese Bildzelle ist an eine Ausleselogik gekoppelt, die zur Abbildung einer hohen Eingangssignaldynamik auf eine reduzierte Ausgangssignaldynamik ausgelegt ist, so daß eine Hauptelektrode eines ersten, lichtempfindlichen MOS-Transistors mit dem Gate eines zweiten MOS-Transistors verbunden ist, daß an das Gate des ersten MOS-Transistors eine Steuerspannung angelegt wird, durch die die Kompression der Eingangssignaldynamik steuerbar ist, daß die andere Hauptelektrode des zwei ten MOS-Transistors auf einem gemeinsamen Potential liegen, und daß an der zweiten Hauptelektrode des zweiten MOS-Transistors ein Ausgangssignalverstärker angeschlossen ist.

Wenn die Drainelektrode und das Gate des ersten Transistors kurzgeschlossen und auf ein festes Potential gelegt sind, wird eine über einen Bereich von mehr als sie ben Dekaden exakt logarithmisch Ausgangskennlinie erzielt, die eine radiometrisch eindeutige Auswertung der Bildinformation zuläßt.

Um die Auflösung eines mit derartigen Bildzellen bestückten Arrays zu verbessern, ist es notwendig, daß die Bildzellen weiter miniaturisiert werden. Ein für eine weitere Miniaturisierung der Transistoren einer Bildzelle geeignetes Verfahren ist das soge nannte STI-Verfahren (shallow trench isolation), bei welchem die aktiven Bereiche der Transistoren mittels eines mit Oxid gefüllten Grabens isoliert sind, wobei das Elektrodenmaterial für die Gateelektrode streifenförmig quer zur Richtung des Stromflusses angeordnet ist. Der aktive Bereich (Halbleitermaterial) ist somit seitlich von zwei isolierenden, passiven Bereichen (Oxid) eingefaßt, wobei die Gateelektrode sich von einem passiven Bereich über den aktiven Bereich hinweg zum anderen passiven Bereich erstreckt (Somnath Nag "Shallow trench isolation for sub-0.25-µm IC technologies" in Solid State Technology, 1997, Vol. 40, Nr. 9, S. 129-135).

Dieser mittels dem STI-Verfahren ausgebildete Transistor ist zwar grundsätzlich für die eingangs genannte Bildzelle als lichtempfindliches Element geeignet, jedoch weisen derartige nach dem STI-Verfahren hergestellte Transistoren an den Grenz flächenbereichen zwischen dem aktiven Bereich und den isolierenden Oxidbereichen parasitäre Transistoren auf. Diese parasitären Transistoren machen sich im Bereich geringer Signalstärke, dem sogenannten "Subthreshold"-Bereich, an der Kennlinie bemerkbar. Dieser Bereich der Kennlinie sollte exponentiell verlaufen, falls das Gate und die Drainelektrode mit dem gleichen Potential verbunden sind. Durch die para sitären Transistoren wird jedoch die an sich exponentiell verlaufende Kennlinie von einem weiteren Signal überlagert, das zum Teil wesentlich stärker als das eigentliche Signal ist und so den exponentiellen Verlauf stört. Ein an sich nach dem STI-Verfahren hergestellter Transistor, der miniaturisierbar ist, ist deshalb wegen dieser parasitären Transistoren für die eingangs genannte Bildzelle nicht geeignet.

Der Erfindung liegt die Aufgabe zugrunde, einen MOS-Transistor für eine Bildzelle zu schaffen, der eine weitere Miniaturisierung der Bildzelle erlaubt und mit dem zudem eine exponentielle Kennlinie der Bildzelle erzeugt werden kann.

Die Aufgabe wird durch einen MOS-Transistor mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen an gegeben.

Durch die erfindungsgemäße Ausgestaltung des MOS-Transistors, nach der die Gate-Elektrode einen ringförmigen Bereich aufweist und die Drain-Elektrode bzw. der lichtempfindliche Sourcebereich innerhalb der ringförmigen Gate-Elektrode ange ordnet ist, bewirkt, daß der Stromfluß radial zum Zentrum oder radial weg vom Zen trum des ringförmigen Bereichs der Gate-Elektrode verläuft. Es entsteht somit kein Stromfluß entlang des Übergangsbereichs zwischen dem aktiven und passiven Be reich, so daß jegliche parasitäre Randeffekte ausgeschlossen sind.

Die Gate-Elektrode weist einen Appendix auf, der lediglich entweder den aktiven Sourcebereich oder die Drain-Elektrode quert, so daß er keinerlei Einfluß auf die Kennlinie des erfindungsgemäßen MOS-Transistors hat. Der Appendix erlaubt viel mehr, daß der elektrische Kontakt der Gate-Elektrode zu einem elektrischen Leiter oberhalb des passiven Bereichs hergestellt wird, wie es herstellungsbedingt notwen dig ist.

Da mit der erfindungsgemäßen Ausgestaltung des MOS-Transistors jegliche parasi tären Randeffekte beseitigt werden, kann zu dessen Herstellung das STI-Verfahren eingesetzt werden, wodurch die passiven, isolierenden Bereiche sehr schmal ge halten werden können. Der erfindungsgemäße MOS-Transistor kann daher besser als vergleichbare herkömmliche Transistoren miniaturisiert werden und erlaubt die Herstellung von lichtempfindlichen Arrays, die eine hohe Auflösung besitzen.

Bei einer bevorzugten Ausführungsform sind die Gate-Elektrode und die Drain-Elektrode mit dem gleichen elektrischen Potential verbunden, so daß der MOS-Transistor eine sich über mehrere Dekaden erstreckende logarithmische Kennlinie besitzt.

Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsge dankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnun gen exemplarisch beschrieben. Es zeigen schematisch:

Fig. 1 eine Draufsicht auf einen erfindungsgemäßen MOS-Transistor,

Fig. 2 ein Ersatzschaltbild für den Transistor nach Fig. 1,

Fig. 3 ein Diagramm, das die Kennlinie des Transistors nach Fig. 1 und die Kennlinie eines herkömmlichen, nach dem STI-Verfahren hergestellten Transistors zeigt, und

Fig. 4 eine einfache perspektivische Darstellung des erfindungsgemäßen Transistors zur Veranschaulichung des Stromflusses.

Der erfindungsgemäße MOS-Transistor 1 ist auf einem Halbleitersubstrat 2, wie zum Beispiel einem Siliciumsubstrat, ausgebildet (Fig. 4). Auf dem Halbleitersubstrat 2 ist eine Gate-Elektrode 3 ausgebildet, die in an sich bekannter Weise aus einer unmit telbar auf dem Substrat 2 aufgebrachten Oxidschicht 4 und einer darauf aufgetrage nen Polysiliciumschicht 5 besteht. In einem aktiven Bereich bzw. Kanalbereich 6 des Transistors 1 ist die Oxidschicht 4 dünner als in einem dazu benachbarten passiven Bereich 7 ausgebildet. In an sich bekannter Weise kann auch die Dotierung im Halbleitersubstrat 2 beim Übergang vom aktiven Bereich 6 auf den passiven Bereich 7 wechseln.

Erfindungsgemäß weist die Gate-Elektrode 3 einen ringförmigen Abschnitt 8 auf, der auf dem aktiven Bereich 6 des Transistors 1 angeordnet ist. Vom ringförmigen Ab schnitt 8 der Gate-Elektrode 3 führt ein Appendix 9 der Gate-Elektrode 3 bis zum passiven Bereich 7, das heißt die Oxidschicht 4 zwischen der Polysiliciumschicht 5 und dem Halbleitersubstrat 2 geht an dem Übergangsbereich 10 vom aktiven Be reich 6 auf den passiven Bereich 7, der unterhalb des Appendix 9 angeordnet ist, von einer Dünnoxidschicht 4a auf eine Dickoxidschicht 4b über. Der im passiven Be reich 7 angeordnete Appendix ist in der Draufsicht zu einer quadratischen Padfläche 11 verbreitert, an welcher ein elektrischer Leiter (nicht dargestellt) kontaktiert werden kann.

Innerhalb des ringförmigen Abschnittes 8 der Gate-Elektrode 3 ist eine Drain-Elektrode 12 angeordnet.

Außerhalb des ringförmigen Abschnitts 8 der Gate-Elektrode 3 befindet sich ein lichtempfindlicher Sourcebereich 13, in welchem durch Photoneneinstrahlung La dungsträger erzeugt werden können. Die zur Drain-Elektrode 12 abgeleiteten La dungsträger erzeugen einen Photostrom. Der Photostrom ist schematisch in Fig. 4 gezeigt, wobei der Stromfluß radial zur Drain-Elektrode 12 ausgerichtet ist, das heißt, daß der Photostrom vom Sourcebereich 13, also dem Bereich außerhalb des Ringes 8 der Gate-Elektrode 3 strahlenförmig zur Drain-Elektrode 12 verläuft, die im Zentrum des ringförmigen Abschnittes 8 angeordnet ist.

Bei der erfindungsgemäßen Anordnung der Elektroden 3, 12, 13 existiert somit kein entlang dem Übergangsbereich 10 verlaufender Photostrom. Da es im Übergangs bereich 10 im Substrat 2 keinen Stromfluß gibt, können auch keine parasitären Tran sistoren entstehen, wie es bei herkömmlichen, nach dem STI-Verfahren hergestell ten Transistoren der Fall ist.

Für die Erfindung ist somit wesentlich, daß der Stromfluß auf den aktiven Bereich 6 beschränkt ist und ein Stromfluß entlang des Übergangsbereichs 10 vermieden wird. Dies wird durch den ringförmigen, mit Abstand zum Übergangsbereich 10 ange ordneten Abschnitt 8 der Gate-Elektrode 3 erzielt.

Im Rahmen der Erfindung ist es auch möglich, daß der lichtempfindliche Sourcebe reich innerhalb des ringförmigen Abschnitts 8 und die Drain-Elektrode 12 außerhalb des ringförmigen Abschnitts 8 angeordnet werden können. Für eine Photozelle wird jedoch die in Fig. 1 dargestellte Ausführungsform mit der Drain-Elektrode 12 inner halb des ringförmigen Abschnitts 8a der Gate-Elektrode 3 bevorzugt, da hierdurch mit relativ geringen Elektrodenflächen ein großer lichtempfindlicher Sourcebereich 13 erfaßt werden kann.

Im Rahmen der Erfindung kann auch die Form des ringförmigen Abschnittes 8 vari iert und an die geometrischen Rahmenbedingungen angepaßt werden. So kann der ringförmige Abschnitt in der Draufsicht kreisförmig, quadratisch, rechteckig, oval oder dergleichen ausgebildet sein.

Die Herstellung des erfindungsgemäßen MOS-Transistors 1 nach dem STI-Ver fahren ermöglicht, daß die Dickoxidschicht 4b in der Draufsicht sehr kurz bzw. schmal ausgebildet sein kann, wodurch der passive Bereich 7 sehr schmal gehalten werden kann. Ein schmaler passiver Bereich 7 erlaubt eine Verringerung der Ge samtfläche des Transistors 1 gegenüber herkömmlichen Transistoren, wodurch eine weitere Miniaturisierung möglich wird. Weiterhin bewirkt ein schmaler passiver Be reich, daß der Anteil des aktiven Bereiches 6, insbesondere des lichtempfindlichen Sourcebereiches 13 im Vergleich zu bekannten Transistoren erhöht wird, wodurch die Lichtempfindlichkeit eines einzelnen Transistors verbessert wird. Der erfin dungsgemäße MOS-Transistor erlaubt somit die Herstellung eines Bildaufnehmer chips mit erhöhter Auflösung (mehr Bildzellen pro Fläche), wobei jede Bildzelle eine höhere Empfindlichkeit im Vergleich zu herkömmlichen Bildzellen besitzt, da der Anteil des lichtempfindlichen Bereichs vergrößert werden kann.

Der in Fig. 1 gezeigte Transistor weist eine dünne Metallschicht 14 auf, welche die Gate-Elektrode 3 elektrisch mit der Drain-Elektrode 12 verbindet und die gegenüber dem Substrat 2 isoliert ist. Hierdurch werden die Gate-Elektrode 3 und die Drain-Elektrode 12 kurzgeschlossen, was eine logarithmische Strom-Spannungs umsetzung bewirkt (siehe Kurve 15 in Fig. 3). Diese Kurve 15 besitzt über einen Bereich von mehr als 7 Dekaden einen exakt logarithmischen Verlauf.

Das Ersatzschaltbild des Transistors 1 mit kurzgeschlossener Drain- und Gate-Elektrode 12,3 ist in Fig. 2 gezeigt, wobei die Gate- und die Drain-Elektrode 3, 12 mit Masse verbunden sind. Für die Ausgangsspannung V_OUT gilt:

V_OUT ∼ a + V₀ log (I_d/I₀),

wobei a, V₀, I₀ Konstanten und I_d der Drain- bzw. Photostrom sind.

Zum Vergleich ist in Fig. 3 die Kennlinie 16 eines nach dem STI-Verfahren herge stellten Transistors mit kurzgeschlossener Drain- und Gate-Elektrode dargestellt. Durch die eingangs erläuterten parasitären Transistoren weist dessen Kennlinie 16 im Bereich von V_OUT < 1 V, dem Subthreshold-Bereich, einen Höcker gegenüber der in dem logarithmischen Diagramm geradlinig verlaufenden Kennlinie 12 des erfin dungsgemäßen Transistors 1 auf. Dieser Höcker wird von den zusätzlichen parasi tären Transistoren hervorgerufen, die zusätzliche Ströme erzeugen, die sich mit dem Strom des Haupttransistors überlagern.

Die erfindungsgemäße ringförmige Ausbildung der Gate-Elektrode beseitigt derartige parasitäre Ströme bei nach dem STI-Verfahren hergestellten Transistoren.

Der erfindungsgemäße MOS-Transistor 1 wird vorzugsweise als lichtempfindliches Element für eine Bildzelle eines Bildaufnehmer-Chips mit einer Auswerteelektronik eingesetzt. Eine solche Auswerteelektronik kann eine Ausleselogik umfassen, die zur Abbildung einer hohen Eingangsignaldynamik auf eine reduzierte Ausgangs signaldynamik ausgelegt ist. Hierbei ist vorzugsweise der erfindungsgemäße MOS-Transistor mit einer Hauptelektrode mit der Gate-Elektrode eines zweiten MOS-Transistors verbunden, so daß an die Gate-Elektrode des lichtempfindlichen Transi stors eine Steuerspannung angelegt ist, durch die eine Kompression der Eingangsi gnaldynamik steuerbar ist, wobei die andere Hauptelektrode des lichtempfindlichen Transistors und die erste Hauptelektrode des zweiten Transistors auf einem gemein samen Potential liegen, und daß an der zweiten Hauptelektrode des zweiten Transi stors ein Ausgangssignalverstärker angeschlossen ist. Diese bevorzugte Schaltung ist in der DE 42 09 536 C2 näher beschrieben, auf die voll inhaltlich Bezug genom men wird.

Bezugszeichenliste

1

MOS-Transistor

2

Halbleitersubstrat

3

Gate-Elektrode

4

Oxidschicht

4

a Dünnoxidschicht

4

b Dickoxidschicht

5

Polysiliciumschicht

6

aktiver Bereich

7

passiver Bereich

8

ringförmiger Abschnitt

9

Appendix

10

Übergangsbereich

11

Padfläche

12

Drain-Elektrode

13

Sourcebereich

14

Metallschicht

15

Kennlinie

16

Kennlinie

Claims

1. MOS-Transistor für eine Bildzelle, mit einem Halbleitersubstrat (2), auf dem eine Gate-Elektrode (3), eine Drain-Elektrode (12) und ein lichtempfindlicher Sour cebereich (13) ausgebildet sind, wobei zwischen der Gate-Elektrode (3) und dem Substrat (2) eine Oxidschicht (4) angeordnet ist und die Oxidschicht (4) in einem ak tiven Bereich (6) des MOS-Transistors (1) als Dünnoxidschicht (4a) und in einem passiven Bereich (7) des MOS-Transistors (1) als Dickoxidschicht (4b) ausgebildet ist, dadurch gekennzeichnet, daß die Gate-Elektrode (3) im aktiven Bereich (6) des MOS-Transistors (1) einen geschlossen ringförmigen Abschnitt (8) aufweist und entweder die Drain-Elektrode (12) oder der lichtempfindliche Sourcebereich (13) innerhalb des ringförmigen Ab schnitts (8) der Gate-Elektrode (3) angeordnet ist, so daß ein durch die Gate-Elektrode gesteuerter Stromfluß nur im aktiven Bereich (6) erfolgt.

2. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (3) einen Appendix (9) aufweist, der vom ringförmigen Ab schnitt (8) sich bis auf den passiven Bereich (7) erstreckt, wobei die Gate-Elektrode (3) mit ihrem auf den passiven Bereich (7) angeordneten Abschnitt mit einem elektri schen Leiter kontaktiert ist.

3. MOS-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Drain-Elektrode (12) innerhalb des ringförmigen Abschnitts (8) der Gate-Elektrode (3) angeordnet ist und der lichtempfindliche Sourcebereich (13) außerhalb des ringförmigen Abschnittes (8) ausgebildet ist.

4. MOS-Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dickoxidschicht (4b) nach dem STI-Verfahren hergestellt ist.

5. MOS-Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Halbleitersubstrat (2) aus Silicium besteht.

6. MOS-Transistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Gate-Elektrode (3) aus einer auf der Oxidschicht (4) aufgebrachten Polysili ciumschicht (5) ausgebildet ist.

7. MOS-Transistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der ringförmige Abschnitt (8) in der Draufsicht kreisringförmig, oval oder recht eckig geformt ist.

8. MOS-Transistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Gateelektrode (3) und die Drainelektrode (12) mit dem gleichen elektrischen Potential verbunden sind.

9. MOS-Transistor nach Anspruch 8, dadurch gekennzeichnet, daß eine elektrische Verbindung zwischen der Gateelek trode (3) und der Drainelektrode (12) in Form einer darauf aufgetragenen dünnen Metallschicht (14) vorgesehen ist, die jedoch gegenüber dem Substrat (2) isoliert ist.

10. Bildzelle für einen Bildaufnehmer-Chip mit einer Auswerteelektronik und ei nem MOS-Transistor als lichtempfindliches Element, dadurch gekennzeichnet, daß der MOS-Transistor nach einem der Ansprüche 1 bis 9 ausgebildet ist.

11. Bildzelle für einen Bildaufnehmer-Chip nach Anspruch 10,
dadurch gekennzeichnet,
daß die Ausleselogik zur Abbildung einer hohen Eingangssignaldynamik auf eine reduzierte Ausgangssignaldynamik ausgelegt ist und der das lichtempfindliche Ele ment bildende MOS-Transistor mit einer Hauptelektrode mit der Gateelektrode eines zweiten MOS-Transistors verbunden ist,
daß an die Gateelektrode des lichtempfindlichen MOS-Transistors eine Steuerspan nung angelegt ist, durch die eine Kompression der Eingangssignaldynamik steuerbar ist,
daß die andere Hauptelektrode des lichtempfindlichen MOS-Transistors und die er ste Hauptelektrode des zweiten MOS-Transistors auf einem gemeinsamen Potential liegen, und
daß an der zweiten Hauptelektrode des zweiten MOS-Transistors ein Ausgangs signalverstärker angeschlossen ist.

12. Bildaufnehmer-Chip, gekennzeichnet durch eine Vielzahl von in einem zweidimensionalen Array ange ordneten Bildzellen, die nach Anspruch 10 oder 11 ausgebildet sind.