-
Die
vorliegende Erfindung betrifft einen MOS-Transistor für eine Bildzelle,
mit einem Halbleitersubstrat, auf dem eine Gate-Elektrode, eine Drain-Elektrode
und ein lichtempfindlicher Sourcebereich ausgebildet sind, wobei
zwischen der Gate-Elektrode und dem Substrat eine Oxidschicht angeordnet
ist, die in einem aktiven Bereich des MOS-Transistors als Dünnoxidschicht
ausgebildet ist, wobei die Gate-Elektrode in dem aktiven Bereich des
MOS-Transistors einen geschlossenen ringförmigen Abschnitt aufweist und
entweder die Drain-Elektrode oder der lichtempfindliche Sourcebereich
innerhalb des ringförmigen
Abschnitts der Gate-Elektrode angeordnet ist, so dass ein durch
die Gate-Elektrode gesteuerter Stromfluss nur im aktiven Bereich
erfolgt.
-
Ein
MOS-Transistor mit einem solchen ringförmigen Abschnitt der Gate-Elektrode
und einer Dünnoxidschicht
ist aus
US 5,285,091 bekannt,
wobei auch dieser bekannte MOS-Transistor für eine Bildzelle vorgesehen
ist.
-
Eine
Bildzelle mit einem MOS-Transistor, der einen lichtempfindlichen
Sourcebereich aufweist, ist aus
DE 42 09 536 C2 bekannt. Dieses Dokument
offenbart ferner einen Bildaufnehmerchip mit einer Vielzahl von
Bildzellen, die in Form eines zweidimensionalen Arrays angeordnet
sind. Die Bildzellen weisen eine Ausleselogik auf, die zur Abbildung
einer hohen Eingangssignaldynamik auf eine reduzierte Ausgangssignaldynamik
ausgebildet ist. Zu diesem Zweck ist eine Hauptelektrode eines ersten,
lichtempfindlichen MOS-Transistors mit dem Gate eines zweiten MOS-Transistors
verbunden. An das Gate des ersten MOS-Transistors wird eine Steuerspannung
angelegt, durch die die Kompression der Eingangssignaldynamik steuerbar
ist. Die andere Hauptelektrode des ersten MOS-Transistors und die
erste Hauptelektrode des zweiten MOS-Transistors liegen auf einem
gemeinsamen Potential. An der zweiten Hauptelektrode des zweiten
MOS-Transistors ist ein Ausgangssignalverstärker angeschlossen.
-
Wenn
die Drain-Elektrode und das Gate des ersten Transistors kurzgeschlossen
und auf ein festes Potential gelegt sind, wird eine über einen
Bereich von mehr als sieben Dekaden exakt logarithmisch Ausgangskennlinie
erzielt, die eine radiometrisch eindeutige Auswertung der Bildinformation
zuläßt.
-
Um
die Auflösung
eines mit derartigen Bildzellen bestückten Arrays zu verbessern,
ist es notwendig, daß die
Bildzellen weiter miniaturisiert werden. Ein für eine weitere Miniaturisierung
der Transistoren einer Bildzelle geeignetes Verfahren ist das sogenannte
STI-Verfahren (shallow trench isolation), bei welchem die aktiven
Bereiche der Transistoren mittels eines mit Oxid gefüllten Grabens
isoliert sind, wobei das Elektrodenmaterial für die Gateelektrode streifenförmig quer
zur Richtung des Stromflusses angeordnet ist. Der aktive Bereich
(Halbleitermaterial) ist somit seitlich von zwei isolierenden, passiven Bereichen
(Oxid) eingefaßt,
wobei die Gateelektrode sich von einem passiven Bereich über den
aktiven Bereich hinweg zum anderen passiven Bereich erstreckt (Somnath
Nag „Shallow
trench isolation for sub-0.25-μm
IC technologies" in
Solid State Technology, 1997, Vol. 40, Nr. 9, S. 129–135).
-
Dieser
mittels dem STI-Verfahren ausgebildete Transistor ist zwar grundsätzlich für die eingangs
genannte Bildzelle als lichtempfindliches Element geeignet, jedoch
weisen derartige nach dem STI-Verfahren hergestellte Transistoren
an den Grenzflächenbereichen
zwischen dem aktiven Bereich und den isolierenden Oxidbereichen
parasitäre Transistoren
auf. Diese parasitären
Transistoren machen sich im Bereich geringer Signalstärke, dem
sogenannten „Subthreshold"-Bereich, an der
Kennlinie bemerkbar. Dieser Bereich der Kennlinie sollte exponentiell
verlaufen, falls das Gate und die Drainelektrode mit dem gleichen
Potential verbunden sind. Durch die parasitären Transistoren wird jedoch
die an sich exponentiell verlaufende Kennlinie von einem weiteren
Signal überlagert,
das zum Teil wesentlich stärker
als das eigentliche Signal ist und so den exponentiellen Verlauf
stört.
Ein an sich nach dem STI-Verfahren
hergestellter Transistor, der miniaturisierbar ist, ist deshalb
wegen dieser parasitären Transistoren
für die
eingangs genannte Bildzelle nicht geeignet.
-
Die
eingangs zitierte
US 5,285,091 offenbart einen
MOS-Transistor für
eine CCD-Bildzelle,
der u. a. Probleme im Zusammenhang mit Reset-Rauschen, Irregularitäten einer
Schwellenspannung, Überstrahlungen
(blooming) und Oberflächendunkelströmen reduzieren
soll. Zu diesem Zweck wird eine ringförmige Gate-Elektrode in Verbindung
mit weiteren Maßnahmen
vorgeschlagen, wobei Letztere insbesondere einen hoch dotierten
Bereich unterhalb des von der Gate-Elektrode umgebenen Source-Bereichs
beinhalten. Die oben beschriebenen Probleme im Zusammenhang mit
den STI-Verfahren spielen in
US
5,285,091 keine Rolle.
-
US 5,668,392 offenbart einen
MOS-Transistor mit kreis- bzw. ringförmiger Struktur, wobei ein äußerer Ring
um den MOS-Transistor von einer Feldoxidschicht gebildet wird, die
im Querschnitt dicker ist als die Gate-Oxidschicht. Auf diese Weise
soll eine geringe Kapazität
und Schwellenspannung erreicht werden.
-
Aus
DE 43 31 391 A1 ist
ein MOS-Transistor mit einer kreis- bzw. ringförmigen Struktur bekannt, wobei
der Drain-Bereich innerhalb eines vom Gate-Bereich gebildeten Rings
angeordnet ist. Auch dieser MOS-Transistor soll u. a. für CCD-Bildzellen verwenden
können.
-
Der
Erfindung liegt die Aufgabe zugrunde, einen MOS-Transistor für eine Bildzelle
zu schaffen, der eine weitere Miniaturisierung der Bildzelle erlaubt und
mit dem zudem eine exponentielle Kennlinie der Bildzelle erzeugt
werden kann.
-
Die
Aufgabe wird durch einen MOS-Transistor mit den Merkmalen des Anspruchs
1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
-
Durch
die erfindungsgemäße Ausgestaltung des
MOS-Transistors, nach der die Gate-Elektrode einen ringförmigen Bereich
aufweist und die Drain-Elektrode bzw. der lichtempfindliche Sourcebereich
innerhalb der ringförmigen
Gate-Elektrode angeordnet ist, bewirkt, daß der Stromfluß radial
zum Zentrum oder radial weg vom Zentrum des ringförmigen Bereichs
der Gate-Elektrode verläuft.
Es entsteht somit kein Stromfluß entlang
des Übergangsbereichs
zwischen dem aktiven und passiven Bereich, so daß jegliche parasitäre Randeffekte
ausgeschlossen sind.
-
Die
Gate-Elektrode weist einen Appendix auf, der lediglich entweder
den aktiven Sourcebereich oder die Drain-Elektrode quert, so daß er keinerlei
Einfluß auf
die Kennlinie des erfindungsgemäßen MOS-Transistors
hat. Der Appendix erlaubt vielmehr, daß der elektrische Kontakt der
Gate-Elektrode zu einem elektrischen Leiter oberhalb des passiven
Bereichs hergestellt wird, wie es herstellungsbedingt notwendig
ist.
-
Da
mit der erfindungsgemäßen Ausgestaltung
des MOS-Transistors jegliche parasitären Randeffekte beseitigt werden,
kann zu dessen Herstellung das STI-Verfahren eingesetzt werden,
wodurch die passiven, isolierenden Bereiche sehr schmal gehalten
werden können.
Der erfindungsgemäße MOS-Transistor
kann daher besser als vergleichbare herkömmliche Transistoren miniaturisiert
werden und erlaubt die Herstellung von lichtempfindlichen Arrays, die
eine hohe Auflösung
besitzen.
-
Die
Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand
von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnungen exemplarisch beschrieben. Es
zeigen schematisch:
-
1 eine
Draufsicht auf einen erfindungsgemäßen MOS-Transistor,
-
2 ein
Ersatzschaltbild für
den Transistor nach 1,
-
3 ein
Diagramm, das die Kennlinie des Transistors nach 1 und
die Kennlinie eines herkömmlichen,
nach dem STI-Verfahren hergestellten Transistors zeigt, und
-
4 eine
einfache perspektivische Darstellung des erfindungsgemäßen Transistors
zur Veranschaulichung des Stromflusses.
-
Der
erfindungsgemäße MOS-Transistor 1 ist auf
einem Halbleitersubstrat 2, wie zum Beispiel einem Siliciumsubstrat,
ausgebildet (4). Auf dem Halbleitersubstrat 2 ist
eine Gate-Elektrode 3 ausgebildet, die in an sich bekannter
Weise aus einer unmittelbar auf dem Substrat 2 aufgebrachten
Oxidschicht 4 und einer darauf aufgetragenen Polysiliciumschicht 5 besteht.
In einem aktiven Bereich bzw. Kanalbereich 6 des Transistors 1 ist
die Oxidschicht 4 dünner
als in einem dazu benachbarten passiven Bereich 7 ausgebildet.
In an sich bekannter Weise kann auch die Dotierung im Halbleitersubstrat 2 beim Übergang
vom aktiven Bereich 6 auf den passiven Bereich 7 wechseln.
-
Erfindungsgemäß weist
die Gate-Elektrode 3 einen ringförmigen Abschnitt 8 auf,
der auf dem aktiven Bereich 6 des Transistors 1 angeordnet
ist. Vom ringförmigen
Abschnitt 8 der Gate-Elektrode 3 führt ein
Appendix 9 der Gate-Elektrode 3 bis zum passiven
Bereich 7, das heißt
die Oxidschicht 4 zwischen der Polysiliciumschicht 5 und
dem Halbleitersubstrat 2 geht an dem Übergangsbereich 10 vom
aktiven Bereich 6 auf den passiven Bereich 7,
der unterhalb des Appendix 9 angeordnet ist, von einer
Dünnoxidschicht 4a auf
eine Dickoxidschicht 4b über. Der im passiven Bereich 7 angeordnete
Appendix ist in der Draufsicht zu einer quadratischen Padfläche 11 verbreitert,
an welcher ein elektrischer Leiter (nicht dargestellt) kontaktiert
werden kann.
-
Innerhalb
des ringförmigen
Abschnittes 8 der Gate-Elektrode 3 ist eine Drain-Elektrode 12 angeordnet.
-
Außerhalb
des ringförmigen
Abschnitts 8 der Gate-Elektrode 3 befindet sich
ein lichtempfindlicher Sourcebereich 13, in welchem durch
Photoneneinstrahlung Ladungsträger
erzeugt werden können. Die
zur Drain-Elektrode 12 abgeleiteten Ladungsträger erzeugen
einen Photostrom. Der Photostrom ist schematisch in 4 gezeigt,
wobei der Stromfluß radial
zur Drain-Elektrode 12 ausgerichtet ist, das heißt, daß der Photostrom
vom Sourcebereich 13, also dem Bereich außerhalb
des Ringes 8 der Gate-Elektrode 3 strahlenförmig zur
Drain-Elektrode 12 verläuft,
die im Zentrum des ringförmigen
Abschnittes 8 angeordnet ist.
-
Bei
der erfindungsgemäßen Anordnung
der Elektroden 3, 12, 13 existiert somit
kein entlang dem Übergangsbereich 10 verlaufender
Photostrom. Da es im Übergangsbereich 10 im
Substrat 2 keinen Stromfluß gibt, können auch keine parasitären Transistoren
entstehen, wie es bei herkömmlichen,
nach dem STI-Verfahren hergestellten Transistoren der Fall ist.
-
Für die Erfindung
ist somit wesentlich, daß der
Stromfluß auf
den aktiven Bereich 6 beschränkt ist und ein Stromfluß entlang
des Übergangsbereichs 10 vermieden
wird. Dies wird durch den ringförmigen, mit
Abstand zum Übergangsbereich 10 angeordneten
Abschnitt 8 der Gate-Elektrode 3 erzielt.
-
Im
Rahmen der Erfindung ist es auch möglich, daß der lichtempfindliche Sourcebereich
innerhalb des ringförmigen
Abschnitts 8 und die Drain-Elektrode 12 außerhalb
des ringförmigen
Abschnitts 8 angeordnet werden können. Für eine Photozelle wird jedoch
die in 1 dargestellte Ausführungsform mit der Drain-Elektrode 12 innerhalb
des ringförmigen
Abschnitts 8a der Gate-Elektrode 3 bevorzugt,
da hierdurch mit relativ geringen Elektrodenflächen ein großer lichtempfindlicher
Sourcebereich 13 erfaßt
werden kann.
-
Im
Rahmen der Erfindung kann auch die Form des ringförmigen Abschnittes 8 variiert
und an die geometrischen Rahmenbedingungen angepaßt werden.
So kann der ringförmige
Abschnitt in der Draufsicht kreisförmig, quadratisch, rechteckig,
oval oder dergleichen ausgebildet sein.
-
Die
Herstellung des erfindungsgemäßen MOS-Transistors 1 nach
dem STI-Verfahren
ermöglicht,
daß die
Dickoxidschicht 4b in der Draufsicht sehr kurz bzw. schmal
ausgebildet sein kann, wodurch der passive Bereich 7 sehr
schmal gehalten werden kann. Ein schmaler passiver Bereich 7 erlaubt
eine Verringerung der Gesamtfläche
des Transistors 1 gegenüber
herkömmlichen
Transistoren, wodurch eine weitere Miniaturisierung möglich wird. Weiterhin
bewirkt ein schmaler passiver Bereich, daß der Anteil des aktiven Bereiches 6,
insbesondere des lichtempfindlichen Sourcebereiches 13 im
Vergleich zu bekannten Transistoren erhöht wird, wodurch die Lichtempfindlichkeit
eines einzelnen Transistors verbessert wird. Der erfindungsgemäße MOS-Transistor erlaubt
somit die Herstellung eines Bildaufnehmerchips mit erhöhter Auflösung (mehr
Bildzellen pro Fläche),
wobei jede Bildzelle eine höhere
Empfindlichkeit im Vergleich zu herkömmlichen Bildzellen besitzt,
da der Anteil des lichtempfindlichen Bereichs vergrößert werden
kann.
-
Der
in 1 gezeigte Transistor weist eine dünne Metallschicht 14 auf,
welche die Gate-Elektrode 3 elektrisch mit der Drain-Elektrode 12 verbindet und
die gegenüber
dem Substrat 2 isoliert ist. Hierdurch werden die Gate-Elektrode 3 und
die Drain-Elektrode 12 kurzgeschlossen,
was eine logarithmische Strom-Spannungsumsetzung
bewirkt (siehe Kurve 15 in 3). Diese
Kurve 15 besitzt über
einen Bereich von mehr als 7 Dekaden einen exakt logarithmischen
Verlauf.
-
Das
Ersatzschaltbild des Transistors 1 mit kurzgeschlossener
Drain- und Gate-Elektrode 12, 3 ist
in 2 gezeigt, wobei die Gate- und die Drain-Elektrode 3, 12 mit
Masse verbunden sind. Für die
Ausgangsspannung VOUT gilt: VOUT ∼ a
+ V0 log(Id/I0)wobei a, V0,
I0 Konstanten und Id der
Drain- bzw. Photostrom sind.
-
Zum
Vergleich ist in 3 die Kennlinie 16 eines
nach dem STI-Verfahren hergestellten Transistors mit kurzgeschlossener
Drain- und Gate-Elektrode dargestellt. Durch die eingangs erläuterten
parasitären
Transistoren weist dessen Kennlinie 16 im Bereich von VOUT < 1
V, dem Subthreshold-Bereich, einen Höcker gegenüber der in dem logarithmischen Diagramm
geradlinig verlaufenden Kennlinie 12 des erfindungsgemäßen Transistors 1 auf.
Dieser Höcker wird
von den zusätzlichen
parasitären
Transistoren hervorgerufen, die zusätzliche Ströme erzeugen, die sich mit dem
Strom des Haupttransistors überlagern.
-
Die
erfindungsgemäße ringförmige Ausbildung
der Gate-Elektrode beseitigt derartige parasitäre Ströme bei nach dem STI-Verfahren
hergestellten Transistoren.
-
Der
erfindungsgemäße MOS-Transistor
1 wird
vorzugsweise als lichtempfindliches Element für eine Bildzelle eines Bildaufnehmer-Chips
mit einer Auswerteelektronik eingesetzt. Eine solche Auswerteelektronik
kann eine Ausleselogik umfassen, die zur Abbildung einer hohen Eingangsignaldynamik auf
eine reduzierte Ausgangssignaldynamik ausgelegt ist. Hierbei ist
vorzugsweise der erfindungsgemäße MOS-Transistor mit einer
Hauptelelektrode mit der Gate-Elektrode eines zweiten MOS-Transistors verbunden,
so daß an
die Gate-Elektrode des lichtempfindlichen Transistors eine Steuerspannung
angelegt ist, durch die eine Kompression der Eingangsignaldynamik
steuerbar ist, wobei die andere Hauptelelektrode des lichtempfindlichen
Transistors und die erste Hauptelektrode des zweiten Transistors
auf einem gemeinsamen Potential liegen, und daß an der zweiten Hauptelektrode
des zweiten Transistors ein Ausgangssignalverstärker angeschlossen ist. Diese bevorzugte
Schaltung ist in der
DE
42 09 536 C2 näher
beschrieben, auf die voll inhaltlich Bezug genommen wird.
-
- 1
- MOS-Transistor
- 2
- Halbleitersubstrat
- 3
- Gate-Elektrode
- 4
- Oxidschicht
- 4a
- Dünnoxidschicht
- 4b
- Dickoxidschicht
- 5
- Polysiliciumschicht
- 6
- aktiver
Bereich
- 7
- passiver
Bereich
- 8
- ringförmiger Abschnitt
- 9
- Appendix
- 10
- Übergangsbereich
- 11
- Padfläche
- 12
- Drain-Elektrode
- 13
- Sourcebereich
- 14
- Metallschicht
- 15
- Kennlinie
- 16
- Kennlinie