JPH07202171A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH07202171A JPH07202171A JP34974293A JP34974293A JPH07202171A JP H07202171 A JPH07202171 A JP H07202171A JP 34974293 A JP34974293 A JP 34974293A JP 34974293 A JP34974293 A JP 34974293A JP H07202171 A JPH07202171 A JP H07202171A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- floating gate
- charge
- gate
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ＦＧＡ法によって信号電荷を検出する電荷転
送装置において、高効率に電荷／電圧変換を行いうるよ
うにする。 【構成】 ｐ型シリコン基板３上に電荷転送領域となる
ｎ型不純物層４とリセットドレインとなるｎ+ 型不純物
層１６を設け、基板上に絶縁膜５を介して転送電極６〜
１０、出力ゲート１１、１２、フローティングゲート１
３、リセットゲート１４を設け、フローティングゲート
１３を出力用トランジスタ１７のゲートに接続する。さ
らに、一端がｎ型不純物層４に接続されたシールド電極
１９によりフローティングゲート１３上を覆う。
送装置において、高効率に電荷／電圧変換を行いうるよ
うにする。 【構成】 ｐ型シリコン基板３上に電荷転送領域となる
ｎ型不純物層４とリセットドレインとなるｎ+ 型不純物
層１６を設け、基板上に絶縁膜５を介して転送電極６〜
１０、出力ゲート１１、１２、フローティングゲート１
３、リセットゲート１４を設け、フローティングゲート
１３を出力用トランジスタ１７のゲートに接続する。さ
らに、一端がｎ型不純物層４に接続されたシールド電極
１９によりフローティングゲート１３上を覆う。
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送装置に関し、
特にフローティングゲートを用いて信号電荷量を電位変
化に変換する電荷転送装置に関するものである。
特にフローティングゲートを用いて信号電荷量を電位変
化に変換する電荷転送装置に関するものである。
【０００２】
【従来の技術】フローティングゲートにより信号電荷量
を検出する、いわゆるＦＧＡ（Floating Gate Amplifie
r)法を採用する電荷転送装置は、信号を非破壊でかつロ
ーノイズで検出できるという特長を有する。而して、こ
の電荷転送装置が固体撮像素子に用いられる場合、近年
の高画素化、微細化の傾向のために、その電荷検出部の
高感度化に対する要求が強くなってきている。
を検出する、いわゆるＦＧＡ（Floating Gate Amplifie
r)法を採用する電荷転送装置は、信号を非破壊でかつロ
ーノイズで検出できるという特長を有する。而して、こ
の電荷転送装置が固体撮像素子に用いられる場合、近年
の高画素化、微細化の傾向のために、その電荷検出部の
高感度化に対する要求が強くなってきている。
【０００３】図２（ａ）は、従来の電荷転送装置の出力
部の構成を示す平面図であり、図２（ｂ）はそのＡ−
Ａ′線に沿う断面図である。この従来例は埋め込みチャ
ネル型２相駆動方式の電荷転送装置に係るものである。
図２において、１は電荷転送部、２は電荷検出部を示し
ている。同図に示すように、ｐ型シリコン基板３上に形
成されたｎ型不純物層４の表面に絶縁膜５を介して互い
に絶縁分離された第１層転送電極６、８、１０、第２層
転送電極７、９、第１出力ゲート１１、第２出力ゲート
１２、フローティングゲート１３およびリセットゲート
１４が形成されている。
部の構成を示す平面図であり、図２（ｂ）はそのＡ−
Ａ′線に沿う断面図である。この従来例は埋め込みチャ
ネル型２相駆動方式の電荷転送装置に係るものである。
図２において、１は電荷転送部、２は電荷検出部を示し
ている。同図に示すように、ｐ型シリコン基板３上に形
成されたｎ型不純物層４の表面に絶縁膜５を介して互い
に絶縁分離された第１層転送電極６、８、１０、第２層
転送電極７、９、第１出力ゲート１１、第２出力ゲート
１２、フローティングゲート１３およびリセットゲート
１４が形成されている。
【０００４】電荷転送部１のｎ型不純物層４の表面の第
２層転送電極７、９の直下には、２相クロック・パルス
による電荷転送を実現するための電位障壁となるｎ- 型
不純物領域１５が形成されている。電荷転送部１では、
隣接する第１層転送電極と第２層転送電極とを１組とし
て、交互に互いに逆相のクロックφ1 、φ2 を印加して
転送電極下のポテンシャル井戸の深さを制御して、信号
電荷を電荷検出部２に向けて転送する。
２層転送電極７、９の直下には、２相クロック・パルス
による電荷転送を実現するための電位障壁となるｎ- 型
不純物領域１５が形成されている。電荷転送部１では、
隣接する第１層転送電極と第２層転送電極とを１組とし
て、交互に互いに逆相のクロックφ1 、φ2 を印加して
転送電極下のポテンシャル井戸の深さを制御して、信号
電荷を電荷検出部２に向けて転送する。
【０００５】電荷検出部２には、電荷転送部１最終段に
隣接して電位Ｖ1 に固定された第１出力ゲート１１と、
電位Ｖ2 に固定された第２出力ゲート１２とが設けら
れ、その後段には転送されてきた信号電荷を電圧に変換
するフローティングゲート１３と、フローティングゲー
ト下の電位を定期的にリセット電位にリセットするため
のリセットゲート１４が設けられている。さらに、電荷
転送領域であるｎ型不純物層４の終端部にはリセットゲ
ートに隣接して、一定のリセット電位である電位Ｖ3 に
固定されたｎ+ 型不純物層１６が設けられている。ま
た、フローティングゲート１３には、この電極の電位変
化を外部に出力する出力用トランジスタ１７が導電線１
８を介して接続されている。
隣接して電位Ｖ1 に固定された第１出力ゲート１１と、
電位Ｖ2 に固定された第２出力ゲート１２とが設けら
れ、その後段には転送されてきた信号電荷を電圧に変換
するフローティングゲート１３と、フローティングゲー
ト下の電位を定期的にリセット電位にリセットするため
のリセットゲート１４が設けられている。さらに、電荷
転送領域であるｎ型不純物層４の終端部にはリセットゲ
ートに隣接して、一定のリセット電位である電位Ｖ3 に
固定されたｎ+ 型不純物層１６が設けられている。ま
た、フローティングゲート１３には、この電極の電位変
化を外部に出力する出力用トランジスタ１７が導電線１
８を介して接続されている。
【０００６】次に、図３を参照してこの従来の電荷転送
装置の動作について説明する。リセットゲート１４にハ
イレベルの電圧を印加してフローティングゲート１３下
のｎ型不純物層４の電位をリセット電位のＶ3 に設定し
た後、リセットゲート１４へ印加される電圧をローレベ
ルとしてフローティングゲート１３下のｎ型不純物層４
とｎ+ 型不純物層１６とを電気的に分離する。この状態
における図２（ｂ）の断面でのポテンシャル分布を図３
（ａ）に示す。このとき、クロックφ1 はハイレベル、
φ2 はローレベルの状態にあり、図３（ａ）において左
から転送されてきた信号電荷は、最終転送電極である、
クロックφ1 の印加された第１層転送電極１０下のポテ
ンシャル井戸に蓄積されている。
装置の動作について説明する。リセットゲート１４にハ
イレベルの電圧を印加してフローティングゲート１３下
のｎ型不純物層４の電位をリセット電位のＶ3 に設定し
た後、リセットゲート１４へ印加される電圧をローレベ
ルとしてフローティングゲート１３下のｎ型不純物層４
とｎ+ 型不純物層１６とを電気的に分離する。この状態
における図２（ｂ）の断面でのポテンシャル分布を図３
（ａ）に示す。このとき、クロックφ1 はハイレベル、
φ2 はローレベルの状態にあり、図３（ａ）において左
から転送されてきた信号電荷は、最終転送電極である、
クロックφ1 の印加された第１層転送電極１０下のポテ
ンシャル井戸に蓄積されている。
【０００７】次いで、φ1 がローレベル、φ2 がハイレ
ベルの状態に切り替わる。このときのポテンシャル分布
を図３（ｂ）に示す。φ1 の印加された第１層転送電極
１０下のポテンシャル井戸に蓄積されていた信号電荷は
第１出力ゲート１１下および第２出力ゲート１２下の半
導体表面を通ってフローティングゲート１３下のｎ型不
純物層４へ転送される。これによりフローティングゲー
ト下のｎ型不純物層４の電位が変動し、さらに不純物層
４と容量結合されたフローティングゲート１３の電位が
変動する。
ベルの状態に切り替わる。このときのポテンシャル分布
を図３（ｂ）に示す。φ1 の印加された第１層転送電極
１０下のポテンシャル井戸に蓄積されていた信号電荷は
第１出力ゲート１１下および第２出力ゲート１２下の半
導体表面を通ってフローティングゲート１３下のｎ型不
純物層４へ転送される。これによりフローティングゲー
ト下のｎ型不純物層４の電位が変動し、さらに不純物層
４と容量結合されたフローティングゲート１３の電位が
変動する。
【０００８】ここで、フローティングゲート１３下のｎ
型不純物層４の静電容量をＣJ 、フローティングゲート
のゲート容量をＣG 、導電線１８の対地容量をＣL とす
ると、出力部での電気的等価回路は、図２（ｃ）のよう
に示すことができる。いま、転送されてきた信号電荷量
をＱとすると、ｎ型不純物層４の電位変化Δｖは、ｎ型
不純物層４の全容量をＣT として、次式で与えられる。 Δｖ＝Ｑ／ＣT ＣT ＝ＣJ ＋（ＣG ・ＣL ）／（ＣG ＋ＣL ） また、フローティングゲート１３の電位変化ΔＶ′は、 ΔＶ′＝Δｖ・（１／ＣL ）／［（１／ＣG ）＋（１／
ＣL ）］ で与えられるから、フローティングゲート１３の電位変
化ΔＶ′は、 ΔＶ′＝Ｑ／Ｃ′ Ｃ′＝ＣJ ＋ＣL ＋（ＣJ ・ＣL ）／ＣG と求められる。ここで、上式にあらわれた容量Ｃ′を電
荷検出容量と呼ぶことにする。この電位変化ΔＶ′が出
力用トランジスタ１７を介して外部に出力される。
型不純物層４の静電容量をＣJ 、フローティングゲート
のゲート容量をＣG 、導電線１８の対地容量をＣL とす
ると、出力部での電気的等価回路は、図２（ｃ）のよう
に示すことができる。いま、転送されてきた信号電荷量
をＱとすると、ｎ型不純物層４の電位変化Δｖは、ｎ型
不純物層４の全容量をＣT として、次式で与えられる。 Δｖ＝Ｑ／ＣT ＣT ＝ＣJ ＋（ＣG ・ＣL ）／（ＣG ＋ＣL ） また、フローティングゲート１３の電位変化ΔＶ′は、 ΔＶ′＝Δｖ・（１／ＣL ）／［（１／ＣG ）＋（１／
ＣL ）］ で与えられるから、フローティングゲート１３の電位変
化ΔＶ′は、 ΔＶ′＝Ｑ／Ｃ′ Ｃ′＝ＣJ ＋ＣL ＋（ＣJ ・ＣL ）／ＣG と求められる。ここで、上式にあらわれた容量Ｃ′を電
荷検出容量と呼ぶことにする。この電位変化ΔＶ′が出
力用トランジスタ１７を介して外部に出力される。
【０００９】
【発明が解決しようとする課題】電荷転送装置の応用デ
バイスの一つである固体撮像素子では、近年の高画素化
の傾向につれて単位画素の面積が縮小されその結果信号
電荷量が微量化されたことにより、電荷検出部の低ノイ
ズ化と高感度化が一段と強く要求されるようになってき
ている。而して、上述した従来の電荷転送装置では、信
号電荷量に対応する出力電圧の大きさは電荷検出容量
Ｃ′によって決定され、一定の信号電荷量に対応する出
力電圧の大きさは、電荷検出容量Ｃ′が小さい程大きく
なる。したがって、高感度に電荷を検出するには、ＣJ
とＣL とを大きくし、ＣG を大きくすればよいことにな
るが、ＣJ とＣL を小さくするために電荷検出部の面積
を縮小しようとしても製造上限界があり、大面積化によ
ってＣG を大きくすることも電荷転送部の性能を維持す
る必要上限界がある。したがって、従来のＦＧＡ法によ
り電荷転送装置では、高感度化が困難でこの方式の持つ
低ノイズ電荷検出の特長を減殺してしまう結果となって
いた。
バイスの一つである固体撮像素子では、近年の高画素化
の傾向につれて単位画素の面積が縮小されその結果信号
電荷量が微量化されたことにより、電荷検出部の低ノイ
ズ化と高感度化が一段と強く要求されるようになってき
ている。而して、上述した従来の電荷転送装置では、信
号電荷量に対応する出力電圧の大きさは電荷検出容量
Ｃ′によって決定され、一定の信号電荷量に対応する出
力電圧の大きさは、電荷検出容量Ｃ′が小さい程大きく
なる。したがって、高感度に電荷を検出するには、ＣJ
とＣL とを大きくし、ＣG を大きくすればよいことにな
るが、ＣJ とＣL を小さくするために電荷検出部の面積
を縮小しようとしても製造上限界があり、大面積化によ
ってＣG を大きくすることも電荷転送部の性能を維持す
る必要上限界がある。したがって、従来のＦＧＡ法によ
り電荷転送装置では、高感度化が困難でこの方式の持つ
低ノイズ電荷検出の特長を減殺してしまう結果となって
いた。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、半導体基板の表面領域内に設けら
れた電荷転送領域（４）と、前記電荷転送領域上に形成
された電荷転送電極（６〜１０）と、前記電荷転送領域
上の前記電荷転送電極の後段に設けられたフローティン
グゲート（１３）と、前記フローティングゲートに接続
されたトランジスタ（１７）とを備え、フローティング
ゲートアンプリファイア法にて転送電荷の検出を行うも
のであって、前記フローティングゲートに追加の容量素
子（１９）が付加されていることを特徴とする電荷転送
装置が提供される。
め、本発明によれば、半導体基板の表面領域内に設けら
れた電荷転送領域（４）と、前記電荷転送領域上に形成
された電荷転送電極（６〜１０）と、前記電荷転送領域
上の前記電荷転送電極の後段に設けられたフローティン
グゲート（１３）と、前記フローティングゲートに接続
されたトランジスタ（１７）とを備え、フローティング
ゲートアンプリファイア法にて転送電荷の検出を行うも
のであって、前記フローティングゲートに追加の容量素
子（１９）が付加されていることを特徴とする電荷転送
装置が提供される。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の一実施例を示す平
面図であり、図１（ｂ）はそのＡ−Ａ′線に沿う断面図
である。図１において、図２に示した従来例と同一の部
分には同一の参照番号が付されているので、重複した説
明は省略する。本実施例の図２に示した従来例と相違す
る点は、フローティングゲート１３上に絶縁膜５を介し
てシールド電極１９が形成されている点である。このシ
ールド電極１９はｎ型不純物層４に接続されている。
て説明する。図１（ａ）は、本発明の一実施例を示す平
面図であり、図１（ｂ）はそのＡ−Ａ′線に沿う断面図
である。図１において、図２に示した従来例と同一の部
分には同一の参照番号が付されているので、重複した説
明は省略する。本実施例の図２に示した従来例と相違す
る点は、フローティングゲート１３上に絶縁膜５を介し
てシールド電極１９が形成されている点である。このシ
ールド電極１９はｎ型不純物層４に接続されている。
【００１２】本実施例の動作は、図３に示した従来例の
ものと同様であって、電荷検出部２へ転送されてきた信
号電荷量をＱ、電荷検出容量をＣとすると、フローティ
ングゲート１３の電位変化ΔＶは、 ΔＶ＝Ｑ／Ｃ と表される。電荷検出容量Ｃは、フローティングゲート
１３下のｎ型不純物層４の静電容量ＣJ と、フローティ
ングゲート１３のゲート容量ＣG と、導電線１８の対地
容量ＣL と、シールド電極１９とフローティングゲート
１３との間の電極間容量ＣP とから、 Ｃ＝ＣJ ＋ＣL ＋（ＣJ ・ＣL ）／（ＣG ＋ＣP ） と求めることができる。
ものと同様であって、電荷検出部２へ転送されてきた信
号電荷量をＱ、電荷検出容量をＣとすると、フローティ
ングゲート１３の電位変化ΔＶは、 ΔＶ＝Ｑ／Ｃ と表される。電荷検出容量Ｃは、フローティングゲート
１３下のｎ型不純物層４の静電容量ＣJ と、フローティ
ングゲート１３のゲート容量ＣG と、導電線１８の対地
容量ＣL と、シールド電極１９とフローティングゲート
１３との間の電極間容量ＣP とから、 Ｃ＝ＣJ ＋ＣL ＋（ＣJ ・ＣL ）／（ＣG ＋ＣP ） と求めることができる。
【００１３】ここで、本実施例ではＣG にＣP が並列に
接続されているので、電荷検出容量Ｃは従来例の場合の
Ｃ′より小さくなっており、したがって、電位変化ΔＶ
は従来例のそれより大きくなっている。シールド電極１
９は第２層転送電極７、９と同時に形成することがで
き、例えば電極面積を８μｍ×１０μｍ、シールド電極
１９とフローティングゲート１３との間の酸化膜厚を
０．２μｍにすれば、電荷検出容量を約１割減少させる
ことができる。
接続されているので、電荷検出容量Ｃは従来例の場合の
Ｃ′より小さくなっており、したがって、電位変化ΔＶ
は従来例のそれより大きくなっている。シールド電極１
９は第２層転送電極７、９と同時に形成することがで
き、例えば電極面積を８μｍ×１０μｍ、シールド電極
１９とフローティングゲート１３との間の酸化膜厚を
０．２μｍにすれば、電荷検出容量を約１割減少させる
ことができる。
【００１４】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるものではなく、本願発
明の要旨を変更しない範囲内において各種の変更が可能
である。例えば、実施例では、フローティングゲートと
シールド電極との間の絶縁膜はシリコン酸化膜であった
がここにシリコン窒化膜のような他の絶縁膜を用いるこ
とができる。また、実施例では、埋め込みチャネル型の
２相駆動方式のものについて説明したが、本発明は、表
面チャネル型のものに対してもまた３相以上の転送クロ
ックを用いるものに対しても適用しうるものである。さ
らに、フローティングゲートを１個だけ用いる実施例の
ものに代え、フローティングゲートを多段に配置し各出
力信号を加算するいわゆるＤＦＧＡ（Distributed Floa
ting Gate Amplifier)法を採用するようにしてもよい。
本発明は上記実施例に限定されるものではなく、本願発
明の要旨を変更しない範囲内において各種の変更が可能
である。例えば、実施例では、フローティングゲートと
シールド電極との間の絶縁膜はシリコン酸化膜であった
がここにシリコン窒化膜のような他の絶縁膜を用いるこ
とができる。また、実施例では、埋め込みチャネル型の
２相駆動方式のものについて説明したが、本発明は、表
面チャネル型のものに対してもまた３相以上の転送クロ
ックを用いるものに対しても適用しうるものである。さ
らに、フローティングゲートを１個だけ用いる実施例の
ものに代え、フローティングゲートを多段に配置し各出
力信号を加算するいわゆるＤＦＧＡ（Distributed Floa
ting Gate Amplifier)法を採用するようにしてもよい。
【００１５】
【発明の効果】以上説明したように、本発明による電荷
転送装置は、ＦＤＡ方式で信号電荷を検出する電荷転送
装置において、フローティングゲートに追加の容量を付
加するものであるので、本発明によれば、フローティン
グゲートの実効容量を増大させ、電荷検出容量を低減さ
せることができる。したがって、本発明によれば、低ノ
イズで電荷変換を行うことのできるＦＤＡ方式電荷転送
装置において、高効率の電荷変換により大きな出力電圧
を取り出すことができる。よって、本発明に従った電荷
転送装置を固体撮像素子に適用することにより、高品質
の画像データを得ることができる。
転送装置は、ＦＤＡ方式で信号電荷を検出する電荷転送
装置において、フローティングゲートに追加の容量を付
加するものであるので、本発明によれば、フローティン
グゲートの実効容量を増大させ、電荷検出容量を低減さ
せることができる。したがって、本発明によれば、低ノ
イズで電荷変換を行うことのできるＦＤＡ方式電荷転送
装置において、高効率の電荷変換により大きな出力電圧
を取り出すことができる。よって、本発明に従った電荷
転送装置を固体撮像素子に適用することにより、高品質
の画像データを得ることができる。
【図１】本発明の一実施例の平面図と断面図。
【図２】従来例の平面図、断面図および出力部の等価回
路図。
路図。
【図３】従来例の動作を説明するためのポテンシャル分
布図。
布図。
１ 電荷転送部 ２ 電荷検出部 ３ ｐ型シリコン基板 ４ ｎ型不純物層 ５ 絶縁膜 ６、８、１０ 第１層転送電極 ７、９ 第２層転送電極 １１ 第１出力ゲート １２ 第２出力ゲート １３ フローティングゲート １４ リセットゲート １５ ｎ- 型不純物領域 １６ ｎ+ 型不純物層 １７ 出力用トランジスタ １８ 導電線 １９ シールド電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１２月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【発明が解決しようとする課題】電荷転送装置の応用デ
バイスの一つである固体撮像素子では、近年の高画素化
の傾向につれて単位画素の面積が縮小されその結果信号
電荷量が微量化されたことにより、電荷検出部の低ノイ
ズ化と高感度化が一段と強く要求されるようになってき
ている。而して、上述した従来の電荷転送装置では、信
号電荷量に対応する出力電圧の大きさは電荷検出容量
Ｃ′によって決定され、一定の信号電荷量に対応する出
力電圧の大きさは、電荷検出容量Ｃ′が小さい程大きく
なる。したがって、高感度に電荷を検出するには、ＣJ
とＣL とを小さくし、ＣG を大きくすればよいことにな
るが、ＣJ とＣL を小さくするために電荷検出部の面積
を縮小しようとしても製造上限界があり、大面積化によ
ってＣG を大きくすることも電荷転送部の性能を維持す
る必要上限界がある。したがって、従来のＦＧＡ法によ
り電荷転送装置では、高感度化が困難でこの方式の持つ
低ノイズ電荷検出の特長を減殺してしまう結果となって
いた。
バイスの一つである固体撮像素子では、近年の高画素化
の傾向につれて単位画素の面積が縮小されその結果信号
電荷量が微量化されたことにより、電荷検出部の低ノイ
ズ化と高感度化が一段と強く要求されるようになってき
ている。而して、上述した従来の電荷転送装置では、信
号電荷量に対応する出力電圧の大きさは電荷検出容量
Ｃ′によって決定され、一定の信号電荷量に対応する出
力電圧の大きさは、電荷検出容量Ｃ′が小さい程大きく
なる。したがって、高感度に電荷を検出するには、ＣJ
とＣL とを小さくし、ＣG を大きくすればよいことにな
るが、ＣJ とＣL を小さくするために電荷検出部の面積
を縮小しようとしても製造上限界があり、大面積化によ
ってＣG を大きくすることも電荷転送部の性能を維持す
る必要上限界がある。したがって、従来のＦＧＡ法によ
り電荷転送装置では、高感度化が困難でこの方式の持つ
低ノイズ電荷検出の特長を減殺してしまう結果となって
いた。
Claims (4)
- 【請求項１】 半導体基板の表面領域内に設けられた電
荷転送領域と、前記電荷転送領域上に形成された電荷転
送電極と、前記電荷転送領域上の前記電荷転送電極の後
段に設けられたフローティングゲートと、前記フローテ
ィングゲートに接続されたトランジスタとを備え、フロ
ーティングゲートアンプリファイア法にて転送電荷の検
出を行う電荷転送装置において、前記フローティングゲ
ートには追加の容量素子が付加されていることを特徴と
する電荷転送装置。 - 【請求項２】 前記容量素子は、一端が半導体基板に接
続された、絶縁膜を介して前記フローティングゲート上
を覆う容量電極によって形成されていることを特徴とす
る請求項１記載の電荷転送装置。 - 【請求項３】 前記フローティングゲートが第１層ポリ
シリコンにより形成され、前記容量電極が第２層ポリシ
リコンにより形成されていることを特徴とする請求項２
記載の電荷転送装置。 - 【請求項４】 前記フローティングゲートの後段の前記
電荷転送領域上にはリセットゲートが設けられ、該リセ
ットゲートの後段には前記電荷転送領域に隣接してリセ
ットドレインが設けられていることを特徴とする請求項
１記載の電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349742A JP2877183B2 (ja) | 1993-12-29 | 1993-12-29 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349742A JP2877183B2 (ja) | 1993-12-29 | 1993-12-29 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202171A true JPH07202171A (ja) | 1995-08-04 |
| JP2877183B2 JP2877183B2 (ja) | 1999-03-31 |
Family
ID=18405799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5349742A Expired - Fee Related JP2877183B2 (ja) | 1993-12-29 | 1993-12-29 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877183B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
| US6191440B1 (en) | 1997-07-18 | 2001-02-20 | Nec Corporation | Charge transfer device with improved charge detection sensitivity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159737A (ja) * | 1988-12-14 | 1990-06-19 | Fuji Photo Film Co Ltd | Ｃｃｄ遅延線 |
-
1993
- 1993-12-29 JP JP5349742A patent/JP2877183B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159737A (ja) * | 1988-12-14 | 1990-06-19 | Fuji Photo Film Co Ltd | Ｃｃｄ遅延線 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191440B1 (en) | 1997-07-18 | 2001-02-20 | Nec Corporation | Charge transfer device with improved charge detection sensitivity |
| US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877183B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| JPH07202171A (ja) | 電荷転送装置 | |
| JP2875132B2 (ja) | 電荷転送装置 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| US5294817A (en) | Output circuit for charged transfer device and having a high detection sensitivity | |
| US6201268B1 (en) | Output structure of charge-coupled device and method for fabricating the same | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| JP3118889B2 (ja) | Ｃｃｄ撮像素子 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JP3020537B2 (ja) | 電荷結合素子 | |
| US5204989A (en) | Charge sensing device | |
| JPH0584971B2 (ja) | ||
| JP2757583B2 (ja) | 半導体集積回路 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPH0468789B2 (ja) | ||
| JPH0786568A (ja) | 電荷転送装置 | |
| JP2923898B2 (ja) | 電荷結合素子 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JP2982258B2 (ja) | 電荷結合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |