JPH03120755A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやイメージスキャナ等の読み取り
部として用いられる画像読取装置に関し、特に原稿画像
の微小区域毎の明暗情報に対応して光電変換素子で発生
ずる電荷を一時的に貯蔵するための容量部の構成に関す
るものである。

（従来の技術） 原稿に密着して原稿画像を読み取る画像読取装置は、複
数の光電変換素子をライン状に配置した光電変換素子ア
レイと、これを駆動する駆動回路から構成される。光電
変換素子アレイの各光電変換素子に発生した電荷は、各
光電変換素子を順次選択するスイッチにより一本の出力
線に時系列的に抽出されるようになっている。そして、
前記光電変換素子アレイを構成する多数の光電変換素子
を個々に駆動するためには、多数の駆動用ＩＣチップを
必要としていた。そこで、近年ａ−８ｉ薄膜トランジス
タ（Ｔ　Ｆ　Ｔ）によるスイッチングを数ピッＩ・分間
時に行なう並列処理により、駆動用ＩＣチップの数を軽
減して低価格化を可能とする１”　Ｆ　Ｔ駆動型の画像
読取装置が提案されている。

このＴＰＴ駆動型の画像読取装置は、例えば第１６図に
示すように、原稿幅と路間し長さのライン状の光電変換
素子アレイ５１と、各光電変換素子５１′に］：］に対
応する複数個の薄膜トランジスタＴｋ、ｎから成る電荷
転送部５２と、多層配線部５３とから構成されている。

前記光電変換素子アレイ５］は、Ｋ個のブロックの光電
変換素子群に分割され、一つの光電変換素子群を形成す
るＮ個の光電変換素子５１′は、フォトダイオードＰＤ
ｋ、ｎと寄生容量ＣＤ　ｋ、ｎとにより等価的に表すこ
とができる。各光電変換素子５１′は各薄膜ｌ・ランジ
スタＴｋ、ｎのドレイン電極にそれぞれ接続されている
。そして、薄膜ｌ・ランジスタＴ　ｋ、ｎのソース電極
は、マトリックス状に接続された多層配線５３を介して
光重変換素子群毎に共通信号線５４（Ｎ本）及び負荷容
量ＣＬｎにそれぞれ接続されている。各薄膜トランジス
タＴ　ｋ、ｎのゲート電極には、ブロック毎に導通ずる
ようにゲートパルス発生回路（図示せず）に接続されて
いる。各光電変換素子５１′で発生ずる光電荷は一定時
間蓄積された後、薄膜トランジスタＴｋ、ｎを電荷転送
用のスイッチとして用いてブロック毎に順次負荷容量Ｃ
Ｌｎに転送貯蔵される。

すなわぢ、ゲートパルス発生回路（図示せず）からのゲ
ートパルスφＧ１により、第１のブロックの薄膜トラン
ジスタＴ、１〜Ｔ、ｎがオンとなり、第１のブロックの
各光電変換素子５１′で発生して蓄積された電荷が各負
荷容量ＣＬｎに転送貯蔵される。そして、各負荷容ｉｔ
　ＣＬｎに貯蔵された電荷により各共通信号線５４の電
位が変化し、この電圧値を駆動用Ｉ　Ｃ５５内のアナロ
グスイッチＳＷｎを順次オンして時系列的に出力線５６
に抽１」」する。そして、ゲートパルスφＧ２〜φＧｎ
により第２〜にのブロックの薄膜ｌ・ランジスタＴ２．
１．　＝Ｔ２ｎ　、　　Ｔｋ、Ｉ−Ｔｋ、ｎがそれぞれ
オンすることによりブロック毎に光電変換素子側の電荷
が転送され、順次読み出すことにより原稿の主走査方向
の１ラインの画像信号を得、ローラ等の原稿送り手段（
図示せず）により原稿を移動させて前記動作を繰り返し
、原稿全体の画像信号を得るものである。

その具体的な動作について一個の光電変換素子５１′か
ら成る１ビット分の等価回路（第１７図）を参照して詳
説する。初期状態としてリセットスイッチＲ５を閉じる
と、光電変換素子５１′を構成するフォトダイオードＰ
Ｄには逆バイアス電圧（、ＶＢ）が印加され、共通信号
線５４電位（１）はＯｖにリセットされる。光電変換素
子アレイ上に配置された原稿（図示せず）に光源（図示
せず）からの光が放射されると、その反射光がフォトダ
イオードＰＤに照射し、原稿の濃淡に応じた光の明暗信
号に基づいて生じた光電流１ｐによる光電荷が発生し、
この電荷が光電変換素子５１′の寄生容量ＣＤ及び薄膜
ｌ・ランジスタＴのゲート電極とドレイン電極間のオー
バーラツプ容量Ｃｇｄに貯蔵される。ゲートパルス発生
回路からの信号φＧに基づき薄膜トランジスタＴがオン
状態となると、フォトダイオードＰＤと共通信号線５４
側を接続して前記電荷を転送して負荷容量ＣＬに貯蔵す
る。

マルチプレクサの信号入力は電位検出方式によりハイイ
ンピーダンスとしているため、電荷は全て回路中の容量
に保存される。従って、前記電荷転送とは、フォトダイ
オード側の容量（ＣＤ、Ｃｇｄ）と共通信号線側容量（
ＣＬ、Ｃｇｓ）との間での電荷の再配分を意味している
。続いて、転送完了後のＶＬを検知した後、次のブロッ
クのビット信号を転送するために、共通信号線５４はＲ
８によりリセットされる。

上記した画像読取装置の光電変換素子部分の具体的な構
造は、第１８図及び第１９図に示すように、絶縁性基板
６１上にクロム（Ｃｒ）等の金属から成る帯状の共通電
極６２を形成し、この共通電極６２上にビット毎に分離
するようにアモルファス半導体（ａ−３ｔ等）から成る
光電変換層６３を形成し、この光電変換層６３上にそれ
ぞれ透明導電膜（ＩＴＯ等）から成る個別電極６４を形
成して構成されている。上記のように構成した光電変換
素子上には層間絶縁膜６５を着膜し、この層間絶縁膜６
５上には各光電変換素子毎に配線６６を形成している。

各光電変換素子の個別電極６４と配線６６とは、個別電
極６４の端部上の層間絶縁膜６５に設けたコンタクト孔
６７を介して接続されている。

（発明が解決しようとする課題） 上述した画像読取装置の構造によると、光電変換素子５
１′に生じた電荷は光電変換素子５１′の寄生容量ＣＤ
と薄膜トランジスタＴのドレイン電極とゲート電極との
間のオーバーラツプ容量Ｃｇｄに一時的に貯蔵される。

ここにおいて、薄膜トランジスタＴのスイッチング特性
の向上を図るために、前記オーバーラツプ容量Ｃｇｄを
小さくする必要がある。また、光電変換素子５１′の寄
生容量ＣＤは、光電変換層６３を共通電極６２と個別電
極６４とで挟んだ部分のうち光が照射しない寄生容量部
６８（第１８図の斜線領域）の面積て決まるが、隣接す
るビットの影響を少なくして解像度を高くするため、こ
の部分の面積を小さくする必要がある。そのため、光電
変換素子に生じた電荷を貯蔵するために充分な容量を寄
生容量ＣＤとオーバーラツプ８璋Ｃｇｄとで確保するこ
とが困難となるという問題点が生じていた。

また、前記寄生容量ＣＤは半導体（ａ−３ｉ）が誘電体
となる構造なので、電圧の印加や露光量により誘電率が
変化し容量値が安定しないという問題点があった。

本発明は上記実情に鑑みてなされたもので、薄膜トラン
ジスタのスイッチング特性や光電変換素子の解像度を損
なうことなく、光電変換素子側に容量部を付加する画像
読取装置を提供することを目的とする。

（課題を解決するための手段） 上記従来例の問題点を解消するため請求項１発明に係る
画像読取装置は、原稿画像の微小区域毎の明暗情報に対
応した電荷を発生させるため主走査方向に多数並設した
光電変換素子と、これら光電変換素子にそれぞれ直列に
接続されてゲート電極への所定電圧の印加に基づきオン
・オフ制御される薄膜トランジスタとを具備し、各薄膜
トランジスタに対して光電変換素子側に新たな容量部を
設けたことを特徴としている。

従って、光電変換素子に発生した電荷は、この光電変換
素子の寄生容量及び薄膜トランジスタのオーバーラツプ
容量及び新たに設けた容量部に一時的に貯蔵される。

請求項２の発明は、前記容量部を、光電変換素子と薄膜
トランジスタを接続する配線と、該配線の上層または下
層に形成した上部または下部電極とで層間絶縁膜を挟ん
だサンドイッチ構造で構成することを特徴としている。

請求項３及び請求項４の発明は、光電変換素子及び薄膜
トランジスタ及び容量部は全て薄膜プロセスで構成可能
な点に着目し、前記上部または下部電極を、薄膜トラン
ジスタのソース、ドレイン電極と同一工程で着膜された
部材で形成したり、薄膜トランジスタのゲート電極と同
一工程で着膜された部材で形成することを特徴としてい
る。

請求項５の発明は、前記各薄膜トランジスタは主走査方
向にソース１　ドレイン電極を有し、光電変換素子側の
オーバーラツプ容量部分と同一構成のドレイン（ソース
）電極を、主走査方向に前記薄膜トランジスタと対称的
に形成して容量部とすることを特徴としている。

請求項６の発明は、前記各薄膜ｌ・ランジスタのドレイ
ン電極またはソース電極を複数形成し、光電変換素子側
のオーバーラツプ容量部分の面積を増加させて前記容量
部とすることを特徴としている。

請求項７の発明は、請求項６において、前記薄膜トラン
ジスタのドレイン電極及びソース電極を主走査方向に沿
って並設することを特徴としている。

（作用） 請求項１の発明によれば、光電変換素子に発生した電荷
は、この光電変換素子の寄生容量及び薄膜トランジスタ
のオーバーラツプ容量及び容量部に一時的に貯蔵され、
前記薄膜ｌ・ランジスタをオンさせることにより前記電
荷が各負荷容量に転送され、各負荷容量に転送貯蔵され
た電荷を順次抽出して原稿画像に対応した画像情報を得
る。

請求項２の発明によれば、薄膜トランジスタ及び容量部
を薄膜プロセスで同時に形成することができる。

請求項３及び請求項４の発明によれば、上部または下部
電極を、薄膜ｌ・ランジスタのソース、ドレイン電極ま
たはゲート電極と同一工程で着膜された部材で形成する
ので、薄膜トランジスタ及び容量部を薄膜プロセスで同
時に形成する際に、着膜工程数を減少させることができ
る。

請求項５の発明によれば、容量部を光電変換素子側のオ
ーバーラツプ容量部分と同一構成のソースまたはドレイ
ン電極で形成したので、薄膜トランジスタのフォトリソ
工程においての主走査方向のアライメントの位置ずれて
薄膜）・ランジスタのオーバーラツプ容量が変化しても
、その変化分を容量部で補うことかできる。

１ ２ 請求項６の発明によれば、ソース電極またはドレイン電
極を複数個設けることにより、チャンネル幅を広くする
ことができる。

請求項７の発明によれば、請求項４の発明と同様に、薄
膜トランジスタのフォトリソ工程においての主走査方向
のアライメントの位置ずれてＴＰＴのオーバーラツプ容
量が変化しても、その変化分を容量部で補うことができ
る。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

第１図は本発明の等価回路図であり、本発明の画像読取
装置は、光電変換素子アレイ１０１と、各光電変換素子
１０１′に接続された薄膜トランジスタＴを前記光電変
換素子１０１′の数たけ並設した電荷転送部１０３と、
光電変換素子アレイコ０１と電荷転送部１０３間に設け
た容量部アレイ１０２と、前記電荷転送部１０３に接続
される多層配線部１０４とから昂シ成されている。

容量部アレイ１０２は、光電変換素子１０１′の数に対
応した複数の容量部Ｃｃから成り、各容量部Ｃｃは、光
電変換素子１０１′の出力側と薄膜ｌ・ランジスタＴの
入力側（ドレイン電極側）との間に設けられＣいる。ま
た、薄膜トランジスタＴの出力側（ソース電極側）はマ
トリックス状に接続された多層配線１０４を介して駆動
用ＩＣ５５に接続されている。他の構成は第１６図と同
一であり、同一符号を（＝Ｉして説明を省略する。

前記光電変換素子アレイ］０１は原稿幅と路間−・の長
さを有し、例えば］」本工業規格Ｂ列４番（原稿幅２５
６ｍｍ）の原稿画像を２００　Ｓ　Ｐ　Ｉの解像度で読
み取り可能とするためには、光電変換素子１０１′が２
０４８個（２０４８ピッｌ−）配列されている。従って
、１個のＩＣチップで読めたし可能なビット数ｎが６４
の駆動用Ｉ　Ｃ５５を用いた場合、ブロック数には３２
となる。

以上述べた画像読取装置によれば、原稿からの反射光が
光電変換素子１０１′に照射すると、原稿の濃淡に対応
して電荷か発生し、その電荷が寄生容１ｃＩ）　１．１
〜ＣＤ　ｋ、ｎ及び容量部Ｃｃ１．１〜Ｃｃｋ、ｎ及び
薄膜トランジスタＴｋ、ｎのゲート電極ドレイン電極間
のオーバーラツプ容量で配分されて蓄積され、ブロック
毎の薄膜トランジスタＴｋ、ｎがオン状態になることに
より、前記蓄積された電荷が各ブロック毎に負荷容量Ｃ
ＬＩ〜ＣＬｎに転送貯蔵されることとなる。

前記容量部Ｃｃの具体的な構造について第２図乃至第１
５図を参照しながら説明する。

第２図及び第３図は、本発明の第１の実施例を示す平面
図及び断面図である。光電変換素子１０１′部曾の構造
は従来例のものと同一であり、絶縁性基板１上に共通電
極２．光電変換層３１個別電極４を順次積層して構成さ
れている。薄膜トランジスタＴは、第２図に示すように
、ゲート電極１１が最下層に形成された逆スタガード型
構造をなしており、ドレイン電極１２が光電変換素子１
０１の個別電極４に接続された配線５に、ソース電極１
３が多層配線部１０４側に接続される配線８にそれぞれ
接続されている。また、各薄膜トランジスタＴ上には、
光が直接入射することにより導通状態にならないように
、遮光層６が形成されている。

前記配線５のＦ層には層間絶縁膜２４が形成され、この
層間絶縁膜２４の下層に主走査方向に沿って帯状となる
下部電極７が形成されている。従って、この下部電極７
と前記配線５とが交差する部分、すなわち、下部電極７
と前記配線５とで前記層間絶縁膜２４を挾んだ部分が容
量部Ｃｃを形成している。下部電極７と交差する配線５
は幅広形状となるようなパターンに形成され、容量部Ｃ
Ｃの容量を大きくしている。また、前記下部電極７は一
定の電位に保持されている。例えば、薄膜トランジスタ
Ｔの遮光層７（この遮光層７は接地されている）とコン
タクトホール（図示せず）を介して接続し、グランドレ
ベルに保つようにする。

以上の光電変換素子１０１’、薄膜トランジスタＴ及び
容量部Ｃｃは同一のプロセス工程で製造されるものであ
り、その製造方法について説明する。

ガラス等から成る絶縁性基板１上に第１のメタ５ ６ ル層（例えばＣｒ）を着膜し、フォトリソ法によりパタ
ーニングして薄膜トランジスタＴのゲート電極１１を形
成する。

次に、第１の層間絶縁膜２１（例えば５ｉＮｘ）を全面
に着膜し、この第１の層間絶縁膜２１上に薄膜トランジ
スタＴのチャンネル形成のための第１のアモルファス半
導体層（例えばａ−８ｉ）を着膜し、更に薄膜トランジ
スタＴのチャンネル保護のための絶縁膜（例えば５ｉＮ
ｘ）を着膜する。

絶縁性基板１の裏面より露光を行なうセルファラインで
、前記チャンネル保護のだめの絶縁膜をフォトリソ法に
よりエツチングし、前記ゲー　１・電極１１と同一形状
のチャンネル保護部２２を形成する。

次いで、第２のメタル層（例えばＣｒ）を全面に着膜し
、この第２のメタル層をフォトリソ法によりエツチング
し、光電変換素子１ｏ］′の共通電極２．容量部Ｃｃの
下部電極７及び薄膜トランジスタＴのドレイン電極１２
．ソース電極１３をそれぞれ形成する。更に、第１のア
モルファス半導体層をフォトリソ法によりエツチングし
、薄膜トランジスタＴのチャンネル部２３を形成する。

次に、前記光電変換素子１０１′の共通電極２を覆うよ
うに第２のアモルファス半導体層（例えばａ−８ｉ）及
び透明導電膜（例えばＩＴＯ）を連続して着膜し、それ
ぞれフォトリソ法によりパターニングし、ビット毎に分
離した光電変換層３及び個別電極４を形成して光電変換
素子１０１′を完成する。

更に、絶縁性基板１の全面に透明の絶縁部材から成る第
２の層間絶縁膜２４（例えばポリイミド）を着膜し、前
記個別電極４の端部、薄膜トランジスタＴのドレイン電
極１２及びソース電極１３上の第２の層間絶縁膜２４に
コンタクト孔２５を開口形成する。第２の層間絶縁膜２
４に第３のメタル層（例えばＡＩ）を着膜し、これをフ
ォトリソ法によりパターニングして個別電極４と薄膜ト
ランジスタＴのドレイン電極１２とを接続する配線５、
多層配線側に接続する配線８．薄膜トランジスタＴの遮
光層６をそれぞれ形成し、光電変換素子１０１′と薄膜
トランジスタＴとの間に容量部Ｃｃを形成する。なお、
共通電極２及び下部電極７の下層に存在する第１のアモ
ルファス半導体層２３′は、上述のようなプロセスで光
電変換素子１０１′や容量部Ｃｃを構成する場合に必然
的に残ってしまうもので、光電変換素子１０１′や容量
部Ｃｃの構成に必要なものではない。

第４図は本発明の第２の実施例を示すもので、容量部Ｃ
ｃの下部電極７′を薄膜トランジスタＴのゲート電極１
１と同一の部材で形成するものである。従って、この下
部電極７′は、第１のメタル層をフォトリソ法によりエ
ツチングする際に同時に形成する。他の構成は第１の実
施例と同様であり、同一構成をとる部分には同一符号を
付している。

本実施例によれば、下部電極７′と配線５とて第１の層
間絶縁膜２］及び第２の層間絶縁膜２４を挟んだ部分が
容量部Ｃｃとなるので、第１の実施例に比較して耐圧が
高い容量部Ｃｃを得ることができる。

第５図及び第６図は本発明の第３の実施例を示すもので
、第２図の容量部Ｃｃにおいて、図の表裏方向に帯状と
なる下部電極７を層間絶縁膜２４の上方に上部電極とし
て形成したものである。すなわち、容量部Ｃｃの上部電
極７″は、図の表裏方向に帯状となる第３のメタル層（
ＡＩ）で形成され、下方の電極は、各薄膜トランジスタ
Ｔのドレイン電極１２に延長形成された配線５″部分て
構成されている。従って、上部電極７″と前記配線５″
とで前記層間絶縁膜２４を挟んだ部分が容量部Ｃｃを形
成している。また、前記配線５″は、コンタクト孔２５
を介して配線５に接続されることにより、光電変換素子
１０１′と薄膜トランジスタＴとを接続している。前記
上部電極７″は、薄膜トランジスタＴの遮光層６と接続
され、グランドレベル（一定電位）を保つようになって
いる。

他の構成は第１の実施例と同様であり、同一構成をとる
部分には同一符号を（＝ｊしている。

また、第１のメタル層をフォトリソ法によりパターニン
グすることにより、ゲート電極１１と同一の部材で下部
電極を形成しく第４図）、該下部電極と前記配線５″で
層間絶縁膜２１を挾んで容量部Ｃｃを形成してもよい。

以上の実施例ではデーｌ−電極１−１か最下層に形成さ
れた逆スタガード型構造の薄膜トランジスタＴを使用し
たが、ゲート電極が上部に形成される薄膜トランジスタ
Ｔを用いることもできる。この場合、前記上部電極（第
６図の上部電極７″）を薄膜トランジスタＴのゲ−１・
電極と同時に形成する。

第７図及び第８図は本発明の第４の実施例を示ずもので
、光電変換素子１０１′の反薄膜トランジスタＴ側に容
量部Ｃｃを形成したものである。

すなわち、光電変換素子１０１′の反薄膜トランジスタ
Ｔ側の第２の層間絶縁膜２４の下層に下部電極７ａを、
第２のメタル層をフォトリソ法によりパターニングする
ことにより主走査方向に沿って帯状に形成し、第２の層
間絶縁膜２４上に各光電変模索Ｔ−］０１’　に対応す
る引き出し配線５ａを配線５と同時にフォトリソ法によ
りパターニングで形成したものである。引き出し配線５
ａの光電変換素子１０１′側の端部は第２の層間絶縁膜
２４に開口形成されたコンタクト孔２６を介して個別電
極４に接続されている。従って、下部電極７ａと引き出
し配線５ａとて層間絶縁膜２４を挟んだ部分が容量部Ｃ
ｃを形成している。第１の実施例と同様の構成をとる部
分については同一符号を付してその詳細な説明を省略す
る。また、第２の実施例のように、下部電極７ａを第１
のメタル層をフォトリン法によりパターニングすること
により形成してもよいことは勿論である。

第９図乃至第１１図は本発明の第５の実施例を示すもの
で、薄膜トランジスタＴのゲート電極とドレイン電極間
に形成されるオーバーラツプ容量と同一容量を有するト
レイン電極を容量部Ｃｃとして、光電変換素子１０１′
と薄膜トランジスタＴとの間に介在させたものである。

第９図乃至第１１図において、第１の実施例と同一構成
部分については同一符号を付している。

本実施例では、前記容量部Ｃｃは、ゲート電極に対応す
る下部電極３１と、第１の層間絶縁膜２１と、チャンネ
ル部２３と、チャンネル保護部２２と、ドレイン電極に
対応する上部電極３２とから成り、第１０図に示すよう
に、薄膜トランジスタＴからソース電極を除いた構成と
なっている。

また、薄膜トランジスタＴのドレイン電極１２とソース
電極１３は、光電変換素子１０１′が並設される方向（
主走査方向）に設けられている。容量部Ｃｃは、配線５
を中心として反薄膜トランジスタＴ側（主走査方向側に
薄膜トランジスタＴと対称的）に、薄膜トランジスタＴ
のドレイン電極１２を１８０°回転させて副走査方向に
ずれた位置に配置している。また、容量部Ｃｃの下部電
極３１幅、上部電極３２幅は、薄膜トランジスタＴのゲ
ート電極１１及びドレイン電極１２と同じ寸法で形成さ
れ、容量部Ｃｃの容量は薄膜トランジスタＴのゲート電
極１１とドレイン電極１２間に形成されるオーバーラツ
プ容量と同一容量となるようにしている。容量部Ｃｃの
上部電極３２は、コンタクト孔２７を介して個別電極４
に接続された配線５に接続されている。容量部Ｃｃの下
部電極３１は、隣接する薄膜トランジスタＴのゲート電
極１１に接続されている。薄膜トランジスタＴのゲート
電極１１は、同一ブロック内であれば全て同電位である
ので、下部電極３１を一定の電位に保持することができ
る。また、例えば、前記下部電極３１と薄膜トランジス
タＴの遮光層６（第９図においては簡略化のため省略し
ている）とをコンタクトホール（図示せず）を介して接
続し、下部電極３１をグランドレベルに保つようにして
もよい（遮光層６は接地されている）。また、前記容量
部Ｃｃと薄膜トランジスタＴとは、第１の実施例て示し
たように、薄膜プロセスで同時に製造される。

従って本実施例によれば、薄膜トランジスタＴのフォト
リソ法による露光に際し、アライメントがずれることに
よりドレイン電極１２の主走査方向にパターンがずれ、
ゲート電極１１とドレイン電極１２との間のオーバーラ
ツプ容量が増減すると、容量部Ｃｃのパターンも同じよ
うにずれが生３ ４ じ、前記オーバーラツプ容量の増減を相殺するように容
量部のオーバーラツプ容量が変化する。具体的に説明す
ると、第１１図において薄膜トランジスタＴのパターン
が右に幅Ｗたけずれると、容量部Ｃｃのパターンも第１
０図の右方向に幅Ｗたけずれる。従って、薄膜トランジ
スタＴのゲート電極１１とドレイン電極１２間のオーバ
ーラツプ容量が減少するが、この容量分だけ容量部Ｃｃ
のオーバーラツプ容量が増加する。その結果、薄膜トラ
ンジスタＴのゲート電極１１とドレイン↑は極１２間の
オーバーラツプ容量と、容量部Ｃｃの下部電極３１と上
部電極３２間のオーバーラツプ容量との和は常に一定に
保たれ、光電変換素子１０１′から抽出される出力電圧
の均一性を図ることができる。

また、ドレイン電極１２側のオーバーラツプ容量が変化
すると、当然ソース側のオーバーラツプ容量も変化する
。光電変換素子１０１′の寄生容量、薄膜トランジスタ
Ｔのドレイン電極１２側のオーバーラツプ容量に貯蔵さ
れた電荷は、薄膜トランジスタＴがオン状態になること
によって、薄膜トフノンスタＴのソース電極１３側のオ
ーバラップ容量及び多層配線部１０４に接続された負荷
容量ＣＬで配分される。しかしながら、この負荷容量Ｃ
Ｌはソース電極１３側のオーバーラツプ容量に比較して
充分大きい値（負荷容量：ソース電極１３側のオーバー
ラツプ容量が９９：１程度）にすれば、ソース電極１３
側のオーバーラツプ容量の変化は、抽出される出力電圧
に影響を与えな０゜ 第１２図及び第１３図は本発明の第６の実施例を示すも
ので、第５の実施例と略同じであるが、薄膜トランジス
タＴと容量部Ｃｃとを一列に並設し、ソース電極１３．
ドレイン電極１２．上部電極３２を一列に配列したもの
である。また、下部電極３１を同一ビット内のゲート電
極１１に接続している。なお、第１２図においては、簡
略化のため遮光層６を省略している。

第１４図及び第１５図は本発明の第７の実施例を示すも
のであり、ドレイン電極に対してソース電極が二個設け
られた薄膜トランジスタを光電変換素子］Ｏ］′に接続
し、光電変換素子１０１′側の薄膜トランジスタＴのオ
ーバーラツプ容量部分の面積を増加させて容量部とした
ものである。

すわなち、光電変換素子１０１′に接続された配線５が
コンタクト孔２８を介してドレイン電極１２に接続され
、このドレイン電極］２に対して前記配線５を中心に対
称的に二個のソース電極１１−が形成されている。従っ
て、ドレイン電極］２とソース電極間の下層には、それ
ぞれゲート電極］１の引き出し部が形成されているので
、そのオバーラップ容量は２倍の容量をもつことになる
。

また、薄膜ｌ・ランジスタＴのソース電極１３．トレイ
ン電極〕２．ソース電極１３は主走査方向に一列に並設
されている。

本実施例によると、第６の実施例と同様に、薄膜トラン
ジスタＴのフォトリソ法による露光に際し、アライメン
トがずれることによりトレイン電極１２の主走査方向に
パターンがずれ、ケ−１・電極］１とドレイン電極１２
との間のオーバーラツプ容量が増減すると、他方の薄膜
トランジスタＴのパターンも同じようにずれが生じ、前
記オーバラップ容量の増減を相殺するようにゲート電極
１１とドレイン電極１２との間のオーバーラツプ容量が
変化する。従って、薄膜トランジスタＴのゲーＩ−電極
１１とドレイン電極１２間の全体のオバーラップ容量を
一定値に保つことができ、光電変換素子１０１′から抽
出される出力電圧の均一性を図ることができる。

また、本実施例によれば、薄膜トランジスタＴのゲート
電極１１とソース電極１３間の全体のオバーラップ容量
も一定値に保つことができ、負荷容ｉｔ　ＣＩ、の設計
の自由度が大きくなる（薄膜トランジスタのゲート電極
とソース電極間のオーバラップ容量に対して、負荷容量
を大きくする必要かない。ただし転送速度を速くするた
め、光電変換素子側の容量に対しである程度大きくする
必要がある。） 更に、一つのトレイン電極１２に対してソース電極１３
を二個設けることにより、チャンネル幅を２倍にするこ
とができ、チャンネル抵抗を低下させ、転送時間の短縮
を図ることができる。

（発明の効果） 請求項１の発明によれば、光電変換素子側に容量部を付
加したので、薄膜トランジスタのスイッチング特性や光
電変換素子の解像度を損なうことなく、光電変換素子に
発生した電荷を貯蔵するだめの充分な容量を、光電変換
素子の寄生容量及び薄膜トランジスタのオーバーラツプ
容量及び容量部で得ることができる。

請求項２の発明によれば、薄膜トランジスタ及び容量部
を薄膜プロセスで形成するので、両者を同時に形成する
ことができる。

請求項３及び請求項４の発明によれば、」二部または下
部電極を、薄膜トランジスタのソース（ドレイン電極）
またはゲート電極と同一工程で着膜された部月て形成す
るので、薄膜トランジスタ及び容量部を薄膜プロセスで
同時に形成する際に、着膜工程数を減少させることがで
きる。また、請求項４の発明によれば、更に容量部の耐
圧を高めることかできる。

請求項５の発明によれば、容量部を光電変換素子側のオ
ーバーラツプ容量部分と同一構成のソースまたはドレイ
ン電極で形成したので、薄膜トランジスタのフォＩ・リ
ソ工程においての主走査方向のアライメントの位置ずれ
て薄膜ｌ・ランジスタＴのオーバーラツプ容量が変化し
ても、その変化分を容量部で補うことができ、光電変換
素子から抽出される出力電圧の均一性を図ることができ
る。

請求項６の発明によれば、ドレイン（ソース）電極を複
数個設けることにより、チャンネル幅を広くすることが
でき、チャンネル抵抗及び転送時間の向上を図ることが
できる。

請求項７の発明によれば、請求項４の発明と同様に、薄
膜］・ランジスタのフォトリソ工程においての主走査方
向のアライメン］・の位置すれて薄膜トランジスタのオ
ーバーラツプ容量が変化しても、その変化分を容量部で
補うことができ、光電変換素子から抽出される１η力電
圧の均一性を図ることができる。

【図面の簡単な説明】

第１図乃至第１５図は本発明の画像読取装置を示すもの
で、第１図は本発明の等価回路図、第２図は本発明の一
実施例の一部平面説明図、第３図は第２図のＡ−Ａ’断
面説明図、第４図は本発明の他の実施例の断面説明図、
第５図は本発明の他の実施例の一部平面説明図、第６図
は第５図のＢＢ′断面説明図、第７図は本発明の他の実
施例の一部平面説明図、第８図は第７図のｃ−ｃ’断面
説明図、第９図は本発明の他の実施例の一部平面説明図
、第１０図は第９図のＩ）−Ｄ’断面説明図、第１１図
は第９図のＥ−Ｅ’断面説明図、第１２図は本発明の他
の実施例の一部平面説明図、第１３図は第１２図のＦ−
Ｆ’断面説明図、第１４図は本発明の他の実施例の一部
平面説明図、第１５図は第１４図のＧ−Ｇ’断面説明図
、第１６図乃至第１９図は従来の画像読取装置を示すも
ので、第１６図は画像読取装置全体の等価回路図、第１
７図は１ビット分の等価回路図、第１８図は画像読取装
置の構造を示す一部平面説明図、第１９図は第１８図の
Ｈ Ｈ′ 断面説明図である。 １・・・・・・絶縁性基板 ２・・・・・・共通電極 ３・・・・・・光電変換層 ４・・・・・・個別電極 ５・・・・・・配線 ７・・・・・・下部電極 ７′・・・下部電極 ７″・・・上部電極 １１・・・・・・ゲート電極 １２・・・・・・ドレイン電極 １３・・・・・・ソース電極 ２１・・・・・・第１の層間絶縁膜 ２４・・・・・第２の層間絶縁膜 ３１・・・・・・下部電極 ３２・・・・・・上部電極 １０１・・・・・・光電変換素子アレイ１０１′・・・
光電変換素子 １０２・・・・・・容量部アレイ １ ２ １０３・・・・・・電荷転送部 １０４・・・・・・多層配線部 ＰＤ・・・・・・フォトダイオード ＣＤ・・・・・・寄生容量 Ｃｃ・・・・・・容量部 Ｔ　・・・・・・薄膜トランジスタ Ｃｇｄ・・・・・・オーバーラツプ容量ＣＬ・・・・・
・負荷容量

Claims (7)

【特許請求の範囲】
1. （１）原稿画像の微小区域毎の明暗情報に対応した電荷
   を発生させるため主走査方向に多数並設した光電変換素
   子と、これら光電変換素子にそれぞれ直列に接続されて
   ゲート電極への所定電圧の印加に基づきオン・オフ制御
   される薄膜トランジスタとを具備し、前記電荷を前記光
   電変換素子の寄生容量及び薄膜トランジスタのオーバー
   ラップ容量に貯蔵し、前記薄膜トランジスタをオンさせ
   ることにより前記電荷を各薄膜トランジスタの反光電変
   換素子側に接続される負荷容量に転送し、各負荷容量に
   転送貯蔵された電荷を順次抽出して前記原稿画像に対応
   した画像情報を得る画像読取装置において、 前記各負荷容量へ転送前に前記寄生容量及びオーバーラ
   ップ容量とともに前記電荷を貯蔵する容量部を、前記各
   薄膜トランジスタに対して光電変換素子側に設けたこと
   を特徴とする画像読取装置。
2. （２）前記容量部は、光電変換素子と薄膜トランジスタ
   を接続する配線と、該配線の上層または下層に形成した
   上部または下部電極とで層間絶縁膜を挟んで成る請求項
   １記載の画像読取装置。
3. （３）前記上部または下部電極は、薄膜トランジスタの
   ソース、ドレイン電極と同一工程で着膜された部材で形
   成した請求項２記載の画像読取装置。
4. （４）前記上部または下部電極は、薄膜トランジスタの
   ゲート電極と同一工程で着膜された部材で形成した請求
   項２記載の画像読取装置。
5. （５）前記各薄膜トランジスタは主走査方向にソース、
   ドレイン電極を有し、光電変換素子側のオーバーラップ
   容量部分と同一構成のドレイン（ソース）電極を、主走
   査方向側に前記薄膜トランジスタと対称的に形成して前
   記容量部とする請求項１記載の画像読取装置。
6. （６）前記各薄膜トランジスタは、ドレイン電極または
   ソース電極を複数形成し、光電変換素子側のオーバーラ
   ップ容量部分の面積を増加させて前記容量部とする請求
   項１記載の画像読取装置。
7. （７）前記薄膜トランジスタのドレイン電極及びソース
   電極は主走査方向に沿って並設される請求項６記載の画
   像読取装置。