JPH0420305B2

JPH0420305B2 -

Info

Publication number: JPH0420305B2
Application number: JP59155263A
Authority: JP
Inventors: Tooru Umaji; Naohiko Koizumi; Toshihisa Tsukada; Hideaki Yamamoto; Taiji Shimomoto; Yasuo Tanaka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1992-04-02
Also published as: JPS6068767A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はフアクシミリ送信機や文字読取り装置
に用いる受光素子で、特に原稿に密着してこれを
読取るものに応用されるものである。

〔発明の背景〕

第１図は本発明が適応される密着読取り方式の
ラインセンサ８を用いた場合で、像を縮小するた
めの光路５が下要となるため、装置全体が小形と
なり、また調整も不要である。さらには光源４か
ら受光素子８までの距離が近いため、光の利用効
率が高く、光源として、信頼性、寿命のはるかに
高いLED（発光ダイオード）アレイを用いること
が出来、装置のメインテナンスを容易にすること
が出来る。このようなタイプの従来の密着読取ラ
インセンサの構成を第２図に示す。第２図ａは光
フアイバー９をとおして像を読取るタイプのもの
で断面図、同図ｂは平面図である。これにより高
解像度の撮像が可能となり、また図中に示す位置
から光源４を用いて原稿を効率良く照らすことが
出来る。なお、図において、１は原稿、８は基
板、１０は受光素子、１１は受光素子を駆動する
ためのIC、１３は回転ローラである。第２図ｃ，
ｄは光フアイバーを用いずにホトダイオード１０
を直接原稿１に密着させて読取るものである。各
各断面図および平面図である。この場合、光源４
からの光を原稿にあてる必要があるため、センサ
の表面には、例えばホトダイオード１０の間に１
４のような光透過用の窓を設ける。なお、図にお
いて１５は基板、１１は受光素子を駆動するため
のIC、１３は回転ローラである。これらのセン
サの走査回路構成を第３図に示す。ここで１１は
走査用のICであり、その中の１６は各ホトダイ
オードを選択するためのMOS形トランジスタ、
１７はこれらのゲートを順次駆動するためのシフ
トレジスタである。また１０は前記ホトダイオー
ドを等価回路で現わしたもので、１８は入射光量
によつて変化する光電流源、１９は等価容量であ
る。また２０はホトダイオードに印加するバイア
ス電圧である。光電変換および信号読取りの動作
は以下のようなものである。読取り直後点２２の
電位は選択用のトランジスタ１６を通して接地さ
れる。これにより容量１９はバイアス電圧電源２
０によりバイアス電圧V_Tに充電される。この後、
トランジスタ１６が開いて（OFFとなつて）端
子２２が開放される。この状態で光電流源１８に
より容量１９が放電されて行く。これにより光生
成キヤリアが容量１９に蓄積されて行く。蓄積さ
れた信号はシフトレジスタ１７により駆動される
MOS形トランジスタを逐次閉じる（ONする）
ことにより、共通線１２から読出される。このよ
うな走査方式は各画素１０に対応してトランジス
タ１６およびこれを駆動する回路１７を必要とす
る。例えば画素数が1760個の密着読取りセンサを
構成する場合、１個の走査用ICが80個の画素の
走査を受持つとして、22個ものICを必要とし、
これによつてセンサの価格が非常に高くなる。ま
た、各走査用ICのピン数は画素に接続されるピ
ン80本とクロツクパルス、電源などを供給するピ
ン数約10本の計90本であり、１個の密着読取りセ
ンサに22個のICを実装するために、実に90×22
＝1980ケ所もの接続を行なわなければならない。
通常のパツケージにICを実装する場合、接続ケ
所がせいぜい20ケ所であることを考えても、上記
センサへのIC実装プロセスは非常に高度な技術
を要する。

上述の一次元センサに関する文献として、特開
昭53−140048号公報が存在するが、該公報は走査
回路の問題にまで言及していない。

〔発明の目的〕

本発明は上記欠点を除去したセンサを提供する
ことを目的とする。

〔発明の概要〕

本発明は、全画素を連続した複数の群に分け、
群ごとをまとめて走査するため、走査回路を大幅
に簡略化することが出来る。これにより、走査用
ICを２個に、また接続部分は前記センサの場合、
100ケ所以下までに低減出来、価格面でも量産性
においても非常に優れたセンサを作ることが出来
る。

〔発明の実施例〕

以下、本発明を実施例を用いて詳述する。

第４，５図は本発明によるセンサの構成を示し
たものである。第４図ａ、第５図ａは平面の説明
図、第４図ｂ、第５図ｂは断面図である。第４図
で８はガラス基板９は光学像を伝えるための光フ
アイバー束、１０は光電変換を行なうホトダイオ
ード・アレイ、２５は信号の流れを限定して、画
素間の相互干渉（クロス・トーク）を防ぐための
ダイオード・アレイである。ダイオード・アレイ
の一端はそれぞれに対応するホトダイオードに、
また他端は、第４図の２６で示したように複数個
のものをまとめて接続し、配線２７により走査用
IC２３にまで接続する。またホトダイオード・
アレイ１０のダイオード・アレイ２５とは接続さ
れていない側は、各群（２６のように分けられた
単位）中の相対的に同位置にあるもの同士を接続
し、配線２８により走査用IC２４にまでもつて
行く。以下、２６の各群を行、またその中の相対
的に同位置にあり、したがつて共通の２８配線で
接続されたものを列とし、２３を行駆動用IC、
２４を列駆動用ICとよぶ。本センサはこの行列
の逐次走査により読出しを行なうマトリツクス
（行列）駆動方式のセンサである。第４図は、ダ
イオード・アレイを従来のSiIC作製プロセスによ
りIC化し、これをセンサに実装したものである。
これに対して第５図はホトダイオード１０を作製
するプロセスとほぼ同一のプロセスによりダイオ
ード・アレイ２９を作製したもので、第４図のも
のに比較して工程は簡略化される。この中で３０
は、上記ダイオードの共通電極または共通の導電
形をもつ部分であり、前者の場合、３０と２９に
より金属−半導体接合を形成、もしくは２９の中
にPNもしくはｐ−ｉ−ｎの接合を形成して整流
性を持たせ、後者の場合、３０と２９との間に
pnもしくはpinの接合を持たせて整流性を得る。

第６図は第４，５図で示した密着読取りライン
センサの全回路図である。１０はホトダイオード
で、その中の１８は光電流源、１９は等価容量を
示したものである。２３は行走査用ICで、３１
はMOS形トランジスタ２個による２接点スイツ
チで、選択時は分離用ダイオード２５′を順方向
にバイアスしホトダイオード１０に印加するバイ
アス電圧電流２０に、非選択時は接地するように
する。図ではスイツチ３１′により行２７′が選択
されている状態を示している。また１７はこれら
のスイツチを順次駆動するための駆動回路であ
る。例えば２相ダイナミツク・シフトレジスタを
用いることができる。２４は列走査用ICであり、
３２はMOS形トランジスタ２個を用いた２接点
スイツチであり、選択時は出力線１２に、非選択
時は分離ダイオード逆バイアス用電源３３に各列
配線２８を接続する働らきを持つ。図では２８′
が選択されている状態を示す。図中太線で示した
経路で画素１０′の信号が出力線１２に読出され
る。ここで列配線２８は２層配線となつている。
線と線が交差する２８″などでは、２線間に容量
が形成される。これをまとめてあらわしたのが、
第６図中の寄生容量５１である。後ほど詳細に説
明を行なうが、これらの寄生容量のため、出力線
１２には信号出力以上に大きな直流出力が現わ
れ、この後の増幅、積分などの信号処理を困難に
する。そこでこの直流出力を打消すために、寄生
容量５１と等しい容量５１′、バイアス電圧３３
と絶対値が同じで、符号が逆の電圧源３３′、信
号読取り直前に出力線に電圧源３３′を接続する
ためのスイツチ３６′および、列配線２８′に接続
されている他画素の寄生容量と等しい容量５１
を図のように接続する。出力回路としては、３４
で示した電圧読出しと、３５で示した電流読出し
のいずれもが可能である。電圧読出し３４は、ホ
トダイオード１０の容量１９に蓄積された信号電
荷にしたがつて、出力線１２の電圧が上昇し、こ
の電圧を３８の高入力インピーダンス増幅器で受
けて出力端子３９に出力するものである。読取後
は、走査用スイツチはそのままの状態でスイツチ
３６で画素１０′をクリアする。つまり、ここに
バイアス電圧２０を充電して初期状態に復帰させ
る。A4版（読取幅21cm）で分解能が８本／mmの
センサの場合、画素１０′に蓄積される信号電荷
は飽和時の最大値でも約1.7pCである。一方、負
荷となる容量５１，５１′，５１″は約100pFと大
きく、先の信号電荷が、これらの容量に移つたと
して、出力線１２に現われる電圧は17ｍＶであ
る。電流読出し回路３５は、電流積分器４２、積
分コンデンサ４１、コンデンサ用リミツトスイツ
チ４３は、サンプリング用スイツチ５２、信号ホ
ールド用コンデンサ４６および高入力インピーダ
ンス増幅器４７から構成されている。画素１０′
に蓄積された信号電荷Q_Sは、すべて電流の形で
本回路に流れ込み、積分コンデンサC_Fに蓄積さ
れる。積分器４２の出力にはC_Fに充電された信
号電荷Q_Sにより、−Q_S／C_Fの電圧が現われる。C_F
をlpFとすると、先ほどと同じ飽和時において
1.7Vの信号が得られる。この後に続くサンプ
ル・ホールド回路は信号の処理を容易とするた
め、積分が完了した時点で、先の−Q_S／C_Fの電
圧をサンプリングし、次のサンプリング時まで、
これを保持する機能を有する。

次に本マトリクス読出し方式の動作原理を第７
図ａ〜ｅの等価回路と第８図のタイミングチヤー
トを用いて説明する。まず第７図ａでダイオード
２５の一端をバイアス電圧２０に、容量１９の他
端をスイツチ３６又は抵抗４０を通して接地し、
ダイオード２５を順方向にバイアスして導通状態
とし、ホトダイオード１０の容量１９にビデオ電
圧２０を充電する。この後、スイツチ３２を切換
えて電源３３に接続し（第７図ｂ）、これにより
ダイオード２５を逆バイアスして、電流を遮断
し、ダイオードを等価的に２５′で示した容量と
して用いる。この状態では、容量２５′と１９の
間の節点５７は、電流源１８を除き、周囲から全
く隔離された形となり、この節点の電荷を光信号
に依存する光電流源１８で放電することにより、
ここに光信号電荷を蓄積して行く。信号蓄積中は
他画素読出しのため、ｃ図のようにスイツチ３１
を切換えて点５８を接地したり、ｄ図のように点
５８を接地したままスイツチ３２を切換えて点５
９を負荷容量５１または負荷抵抗４０に接続した
りする。いずれの状態でも、蓄積された信号電荷
を節点５７中に保持し、他画素とのクロストーク
を防止するために、この間ダイオード２５を遮断
状態にする必要がある。この間で、ダイオードが
最も導通しやすいのは、読出しｅの直前のｂの状
態である。この時列配線２８にはダイオードを逆
方向にバイアスする電源３３が接続されている
が、行配線５８にはダイオードを順方向にバイア
スさせる電源２０が接続されている上に、信号電
荷蓄積のため、容量１９はほぼ放電されつくされ
ており、電圧降下がほとんどなく、ダイオード２
５が順方向にバイアスされやすい。そこで、電源
３３の電圧V_Bを十分高めてこれを防ぐ必要があ
る。この時、蓄積された信号電荷をQ_S（クーロ
ン）、容量１９の値をC_a、ダイオード２５の容量
の値をC_d、ダイオードの順方向バイアス時の電
圧降下をV_dとすると、ダイオードの正方向にか
かる電電ＶはＶ＝Q_S−C_a（V_B−V_d）／C_a＋C_d ……(1) であり、これが正とならないためには、 V_B＞Q_S／C_a＋V_d ……(2) である必要がある。光電変換膜に非晶質Siを用い
た読取り幅220mm、分解能８本／mmセンサではQ_S
の最大値は約1.7pC、C_aの値は約0.17pFであり、
25のSiダイオードを用いた場合、V_d＝0.5Vであ
るからV_Bは10.5V以上の値をとる必要がある。信
号の読取りは第７図ｅで示すように、点５８をバ
イアス電源２０に、また点５９を出力線１２に接
続することにより行なう。この時、電源３３が寄
生容量５１を介して出力線１２に接続されるた
め、１２の電圧が上昇する。先ほども述べたよう
に、この上昇分は信号成分に比較して相当大きな
値となるため、後の信号処理が困難となる。そこ
で、第６図でも説明したように容量５１′と電源
３３′を用いてこの上昇分をキヤンセルする。

第８図は第６図の回路を駆動するタイミング・
チヤートであり、簡単にするために３行、４列の
マトリクスとしている。Y₁〜Y₃は行配線２７に
加えるパルス電圧で、Ｌレベルは接地、Ｈレベル
はホトダイオードまたは光導電膜に印加するバイ
アス電圧２０を意味する。このように各行配線に
接続された群に順次バイアス電圧２０を印加して
行く。列配線２８にはX₁〜X₄のパルス電圧を印
加し、Yiの一つがＨレベルである間に、X₁〜X₄
の全列を走査してしまう。ここでＬレベルではス
イツチ３２が電源３３に、Ｈレベルでは出力線１
２に切換わることを示している。読出し直後はク
リア・スイツチ３６を閉じてホトダイオードをリ
セツトするが、そのタイミングは図中CLRで示
される。また１行２列目のホトダイオードの点５
７の電位V₅₇を図中に示す。まずt₀〜t₁で読取り、
リセツトを行い、t₁〜t₉の間で信号が蓄積され、
t₉〜t₁₀で再び読出し、リセツトが行なわれる。６
０は光入力が無い場合、６１は光入力があり、信
号電荷の蓄積により電圧が徐々に低下していく場
合を示している。なお、ホトセンサの接続状態が
第７図のように刻々と変化しているので、第８図
のV₅₇もこれにつれて変化している。しかし、さ
きほどのV_Bの条件を満たす限り、節点５７に蓄
積される電荷は、光電流以外による変化を受けな
い。第８図V₅₉は点５９の電圧を示したもので、
この場合抵抗４０を用いない電圧読出し方式を使
用している。V_putはこの時得られる出力電圧であ
る。

電圧読出し方式より高い出力電圧の得られる電
流読出し方式について第９図を用いて説明する。
タイミング・チヤート第１０図においてS₃₂〜S₄₃
はＨレベルの時、スイツチが導通していることを
示している。まずS₃₂を出力線側に倒すと同時に、
３６′のスイツチを開放にして、出力線１２に図
中V₁₂の斜線で示したホトダイオード容量１９の
電圧信号成分を出力する。この場合、２層配線に
よる寄生容量５１とダミー容量５１が等しく、５
９に接続された他画素の容量２５′，１９′の和と
ダミー容量５１″が等しく、また電源３３と３
３′の絶対値が等しければ、端子１２には信号成
分のみが現われ、図中４０で示した負荷抵抗Ｒを
とおしての放電によりvoltになる。これと同時に
積分器４２のリセツトスイツチ４３を開放し、負
荷抵抗Ｒを通して流れる電流で容量４１を充電す
る。ここで、演算増幅器４２には容量４１をとお
して負帰還をかけているため、入力端４０′は見
かけ上、＋入力端と同電位つまり接地されている。
そこで電流Ｉはみかけ上抵抗Ｒを通じてアースに
流れこむように見えるが、実際に入力端４０′の
インピーダンスが非常に高いため、すべて容量４
１に流れ込み、これを充電する。その時の電流を
図中Ｉで示す。ホトダイオード容量１９からの信
号電荷Q_Sはすべて、このＲを通るので、図中の
Ｉの積分値（斜線で示した部分の面積）が信号電
荷Q_Sとなつている。積分用の容量４１の値をC_F
とすると、積分器４２の出力端５３にあらわれる
電圧値はQ_S／C_Fである。この電圧が安定した時
点で、サンプリングパルスS₅₂によりその電圧を
ホールド容量４６に伝達する。この電圧は高入力
インピーダンス増幅器４７で受け、出力端にはボ
ールドされた信号V₄₈が現われる。

第１１図、第１２図は本発明の具体的形態を示
したものであり、各々センサの上面図の一部およ
び断面図を示している。ここで１は読取るべき原
稿、８はガラス基板、９は光フアイバー、１０は
ホトダイオードの機能を有する光電変換膜、２５
はダイオード・アレイ、６２はホトダイオードの
光入射側の透明ネサ電極６３は行走査用のAl配
線、６４は列走査用Al配線、６５は保護および
多層配線用絶縁膜、６６はダイオードアレイ２５
を接着して接続するためのペデスタル、６８，６
８′は６５と２８の線を接なぐために絶縁膜６５
にあける穴、６９は６４とダイオードアレイを接
続するための穴、７０は２７とダイオード・アレ
イを接続するための穴である。上記センサの製作
プロセスを以下簡単に説明する。まず、ガラス基
板上全面に透明電極６２を形成する。透明電極と
してはITO（インジユムを含む酸化スズ）または
Sno₂を約1000または半透明のTaをスパツター
により形成する。つづいて全面にNi−Crを450
、Alを0.8μｍ蒸着してITO、Alを６２，６３
のパターンを残して後はエツチングにより取除
く。この後７１の部分のみAlを取除く。次に光
電変換膜１０として非晶質Siを約2μｍスパツター
により形成する。この膜形成はマスクをかけて行
ない、図中１０の部分にのみ形成する。この上か
らホトダイオードの右側の部分を除いてAlを約
0.8μｍ蒸着し、ホトダイオードの右側にホトレジ
ストをかぶせて再エツチを防ぎながら、ホトダイ
オード上および左側のAlパターンを２７，６４
のパターンにしたがつてホトエツチングを行う。
次にこの上からセンサ全面にポリイミド系絶縁体
（例えば、ポリイミドイソインドロキナゾリンジ
オン）を約4μｍ塗布し、ダイオード２５との接
続部や、２層目配線２８との接続部分に７０，６
９，６８の穴をホトエツチングによりポリイミド
系樹脂にあける。最後にダイオードチツプ２５と
の接続用ペデスタル６６および２層配線６７とし
て、下からCrを0.07μｍ、Cuを0.5μｍ蒸着し、ホ
トレジストをかぶせて露光現像を行ないペデスタ
ル、２層配線部のみを露出する。この状態でメツ
キによりCuを5μｍ、つづいてPbを3μｍ、Snを5μ
ｍメツキし、最後にホトレジストを除去して上記
パターンをマスクにさきほどの0.5μｍCu、0.07μ
ｍCrをエツチしてパターンを完成する。このセ
ンサにダイオード・アレイ２５を図のように接着
してセンサが完成する。

なお、断面が複雑となるため、本図では示され
ていないが、ホトダイオード１０の左側にも、ダ
イオード分離用電圧を印加するための配線用に２
層配線がほどこされている。

第１３図および第１４図は本センサに用いるダ
イオード・アレイの構造を示した図である。各々
平面図および断面図である。７２はｎ形半導体基
板、７３はｐ形拡散層、７４はｎ形拡散層であ
り、７４，７３の間の接合でダイオードが形成さ
れている。７２，７３の間には逆バイアスをかけ
てダイオード間のキヤリアの拡散による相互干渉
を防いでいる。７５は厚さ1μｍの絶縁分離用の
熱酸化膜、７６は厚さ0.8μｍのPSG（リン化ガラ
ス）の絶縁膜、７７はAl配線電極、７８は保護
用のCVD法によつて形成したSiO₂膜、７９はボ
ンデイング端子のAl電極、８０は基板との接続
用はんだバンプで下からCr，Cr−Cu，Cu−Sn，
Pb−Snを蒸着およびメツキにより形成する。平
面図で８１，８１′，８１″…ホトダイオード側に
接続される端子、８２は列走査線に接続される端
子、８３は基板７２に電圧を供給するための端子
で、ダイオード間の分離を完全にするため、８
３，８２間に逆方向にバイアスされる。

第１５図は本センサに用いた走査用ICであり、
行走査、列走査とも同一ICを用いている。１７
はX₁〜X_o端子に順次パルスを出力する２相ダイ
ナミツクシフトレジスタで８７端子からスタート
信号が入ると２相クロツクパルスφ₁，φ₂に同期
してX₁〜X_oにパルスを出力する。₁〜_oはこ
れらの反転した出力を出す端子である。X₁，X₂
出力から反転回路９１、NOR回路９０を用いて
MOS形スイツチ９２，９３のゲートに互いにオ
ーバーラツプせずに、かつ互いに反転した信号を
加え、これにより９４に入力される信号を９５ま
たは９６端子に接続する。９６端子にはIC内部
で抵抗負荷用の回路３５、または容量負荷用の回
路３４に接続され、出力はそれぞれ４８，３９に
現われる。回路の働きの詳細はすでに第７，８，
９図を用いて説明した。

第１６図は具体的に第１５図の回路をｎチヤネ
ルプロセスで作製したもので、低消費電力、高速
とするためにデイプリーシヨン、エンハンスメン
ト両タイプのMOS形トランジスタを混用してい
る。ここでチヤネル部分に線を入れているものが
デイプリーシヨン型である。また容量４１，４６
はMOS容量を用いている。MOSで組んだ演算増
幅器４２，４７，３４の電流源の働らきをする
MOSトランジスタ−１００はＰ型拡散層中に形
成したもので、これにより、端子９９に負電源を
印加することが可能となり、増幅器のダイナミツ
クレンジを広げている。９８端子には増幅器およ
びシフトレジスタに供給する電源を接続する。

〔発明の効果〕

以上の説明より明らかなように、本発明の駆動
方式を用いた受光素子（密着読取りラインセン
サ）は、従来の順次駆動方式で得られるセンサよ
りもはるかに少ない数の素子で走査を行なうこと
が可能のため、従来よりもはるかに生産性が高
く、また低コストなセンサを作ることが可能であ
る。

また、受光素子そのものは、これまで例示した
型のもの以外のものに限定されるものではない。
例示した等価回路に適合する受光素子で良いこと
はいうまでもない。

【図面の簡単な説明】

第１図は密着読取りタイプのセンサの説明する
ための図、第２図ａ，ｂ，ｃ，ｄは従来の密着読
取りラインセンサを説明するための図、第３図は
従来の密着読取りラインセンサの回路図、第４図
ａ，ｂは本発明のマトリクス駆動方式センサでダ
イオード・アレイICを用いたものの平面図およ
び断面図、第５図ａ，ｂは本発明のマトリクス駆
動方式センサで非晶質Siダイオードを用いたもの
の平面図および断面図、第６図は本発明の走査回
路図、第７図ａ〜ｅは本発明のラインセンサ走査
の動作原理を説明するための等価回路図、第８図
は本発明のラインセンサ走査のタイミング・チヤ
ート、第９図は電圧読出し方式の原理を示す図、
第１０図はそのタイミング・チヤート、第１１
図、第１２図はダイオード・アレイICを用いた
実施例を示す平面図および断面図、第１３図、第
１４図は用いたダイオード・アレイの構造を示す
平面図および断面図、第１５図は走査用ICのブ
ロツク図、第１６図はICの全回路図である。１……原稿、４……光源、８……基板、９……
フアイバー束、１０……受光素子（ホトダイオー
ドアレー）、１１……IC、１３……ローラー、１
４……窓、１５……基板、１６……MOSトラン
ジスタ、１７……シフトレジスタ、１８……光電
流源、１９……等価容量、２０……バイアス電
圧、２５……ダイオードアレー、２８……配線。

Claims

【特許請求の範囲】１光導電膜と分離用ダイオードを直列に接続し
た単位画素、又は、ホトダイオードと該ホトダイ
オードと整流方向が逆の分離用ダイオードを直列
に接続した単位画素を一次元に配列し、該配列し
た複数の単位画素を少なくとも２つ以上の群に分
割し、各々の群の単位画素をそれぞれその群に対
応する行配線に接続し、更に、上記群中で相対的
に同位置にある単位画素をそれぞれその単位画素
に対応する列配線に接続した読み取り装置におい
て、上記行配線のうち、読み取りを行う単位画素
の行配線には上記分離用ダイオードを順方向にバ
イアスする電圧を印加し、上記列配線のうち、読
み取りを行なわない単位画素の列配線には上記分
離用ダイオードを逆方向にバイアスする電圧を印
加することにより読み取り動作を行うこととした
ことを特徴とする読み取り装置。２特許請求の範囲第１項記載の読み取り装置に
おいて、上記分離用ダイオードを逆方向にバイア
スする電圧は逆バイアス用電源から容量を介して
上記分離用ダイオードに供給されることを特徴と
する読み取り装置。３特許請求の範囲第１項又は、第２項記載の読
み取り装置において、上記行配線のうち、読み取
りを行わない単位画素の行配線は接地電位に接続
したことを特徴とする読み取り装置。４特許請求の範囲第１項乃至第３項のいずれか
に記載の読み取り装置において、上記列配線は２
層配線構造を有し、かつ、該列配線間寄生容量に
起因する直流出力を打ち消す手段を有することを
特徴とする読み取り装置。５特許請求の範囲第４項記載の読み取り装置に
おいて、上記直流出力を打ち消す手段は、上記列
配線の出力部に直列に接続され、読み取りを行う
上記単位画素に接続された列配線と該列配線に接
続された他の単位画素との間の寄生容量と等しい
値を有する第１の容量と、該第１の容量に対して
並列に接続され、上記列配線間寄生容量と等しい
値を有する第２の容量と、該第２の容量に対して
直列に接続され、非選択時に上記列配線へ印加さ
れる分離用ダイオード逆バイアス電圧と絶対値が
同じで符号が逆の電圧源とを含むことを特徴とす
る読み取り装置。６特許請求の範囲第１項乃至第５項のいずれか
に記載の読み取り装置において、上記読み取り装
置は列駆動用ICと行駆動用ICを有し、かつ、上
記読み取り装置は単一の基板上に設けられ、上記
列駆動用ICと行駆動用ICも上記基板上に設けら
れたことを特徴とする読み取り装置。７特許請求の範囲第６項記載の読み取り装置に
おいて、上記列駆動用ICと行駆動用ICとは同一
の走査用ICで構成されたことを特徴とする読み
取り装置。８特許請求の範囲第１項乃至第７項のいずれか
に記載の読み取り装置において、上記読み取り装
置はフアクシミリ送信機であることを特徴とする
読み取り装置。９特許請求の範囲第１項乃至第７項のいずれか
に記載の読み取り装置において、上記読み取り装
置は文字読み取り装置であることを特徴とする読
み取り装置。１０特許請求の範囲第１項乃至第７項のいずれ
かに記載の読み取り装置において、上記読み取り
装置はラインセンサであることを特徴とする読み
取り装置。１１特許請求の範囲第１項乃至第１０項のいず
れかに記載の読み取り装置において、上記光導電
膜または、ホトダイオードは非晶質Siからなるこ
とを特徴とする読み取り装置。