JPS6068767A

JPS6068767A - 読み取り装置

Info

Publication number: JPS6068767A
Application number: JP59155263A
Authority: JP
Inventors: Toru Umaji; 馬路　徹; Naohiko Koizumi; 小泉　直彦; Toshihisa Tsukada; 俊久塚田; Hideaki Yamamoto; 英明山本; Taiji Shimomoto; 下元　泰治; Yasuo Tanaka; 靖夫田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1985-04-19
Also published as: JPH0420305B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はファクシミリ送信機′や文字読取り装置に用い
る受光素子で、特に原稿に密着してこれを読取るものに
応用されるものである０〔発明の背景〕第１図は本発明が適応される密着読取り方式のラインセ
ンサ８を用いた場合で、像を縮小するための光路５が下
要となるため、装置全体が小形となり、また調整も不要
である。さらには光源４から受光素子８までの距離が近
いため、光の利用効率が高く、光源として、信頼性、寿
命のはるかに高いＬＥ］）（発光ダイオード）アレイを
用いることが出来、装置のメインテナンスを容易にする
ことが出来る。このようなタイプの従来の密着読取ライ
ンセンサの構成を第２図に示す０第２図（ａ）は光ファ
イバー９をとおして像を読取るタイプのもので断面図，
同図（ｂ）は平面図である０これにより高解像度の撮像
が可能となり、また図中に示す位置から光源４を用いて
原稿を効率良く照らすことが出来る。なお、図において
、１は原稿、８は基板，１０は受光素子、１１は受光素
子を駆動するためのＩＣ，１３は回転ローラである。第
２図（Ｃ）、（ｄ）は光７アイパーを用いずにホトダイ
オード１ｏを直接原稿１に密着させて読取るものである
。各各断面図および平面図である。この場合、光源４か
らの光を原稿にあてる必要があるため、七ンサの表面に
は、例えばホトダイオード１ｏの間に１４のような光透
過用の窓を設ける。なお、図においてｌ５は基板、１１
は受光素子を駆動するだめのＩＣ％ｌ３は回転ローラで
ある。これらのセンサの走査回路構成を第３図に示す。

ここで１１は走査用のＩＣであシ、その中の１６は各ホ
トダイオードを選択するためのＭＯＳ形トランジスタ、
ｌ７はこれらのゲートを順次駆動するためのシフトレジ
スタである。また１０は前記ホトダイオードを等価回路
で現わしたもので、１８は入射光量によって変化する光
電流源、１９は等価容量である。また２０はホトダイオ
ードに印加するバイアス電圧である。光電変換および信
号読取りの動作は以下のようなものである。読取シ直後
点２２の電位は選択用の１・ランジスタｌ６全通して接
地される。これにより容量ｌ９はバイアス電圧電源２０
によりバイアス電圧ｖＴに充電される。この後、１・ラ
ンジスタ１６が開いて（０？’Ｆとなって）端子２２が
開放される。この状態で光電流源１８によシ容量」９が
放電されて行く。これにより光生成キャリアが容ｉ！：
ｌ９に蓄積されて行く。蓄積された信号はシフトレジス
タｌ７により駆動されるＭＯＳ形トランジスタを逐次閉
じる（ＯＮする）ことにより、共通線工２から読出され
る。このような走査方式は各画素１ｏに対応してトラン
ジスタｌ（５およびこれを駆動する回路１７を必要とす
る。例えば画素数が１７６０個の密着読取シセンサを構
成する場合、１個の走査用ＩＣが８０個の画素の走査を
受持つとして、２２個ものＩＣを必要とし，、これによ
ってセンサの価格が非常に高くなる。また、各走査用Ｉ
Ｃのピン数は画素に接続されるビン８０本とクロックパ
ルス、電源などを供給するピン数約ｉｏ本の計９０本で
あり、１個の密着読取９センサに２２個のＩＣｉ実装す
るために、実に９０Ｘ２２＝１９８０ケ所もの接続を行
なわなければならない。通常のパッケージにＩＣを実装
する場合、接続ケ所がせいぜい２０ケ所であることを考
えても、上記センサへのＩＣ実装プロセスは非常に高度
な技術を要する。

上述の一次元センサに関する文献として、特開昭５′３
−１４００４８号公報が存在するが、該公報は走査回路
の問題にまで言及していない。

〔発明の目的〕

本発明は上記欠点を除去したセ／サを提供することを目
的とする。

〔発明の概要〕

本発明は、全画素を連続した複数の群に分け、群ごとを
まとめて走査するため、走査回路を大幅に簡略化するこ
とが出来る。これにより、走査用ＩＣを２個に、また接
続部分は前記センサの場合、ｌＯＯケ所以下までに低減
出来、価格面でも量産性においても非常に優れたセンサ
を作ることが出来る。

〔発明の実施例〕

以下、本発明を実施例全用いて詳述する。

第４，！ｉｌｆｉは本発明によるセンサの構成を示した
ものでをラる。第４図（ａ）、第５図（ａｌは平面の説
明図、第４１！”ｌ（１））ｓ第５図（ｂ）は断面図で
ちる。第４図で８はガジス基板９は光学像を伝えるため
の光ファ・１バー束、１０は光電変換を行なうホトダイ
オード・アレイ、２５は信号の流れを限定して、画素間
の相互干渉（クロス・トーク）を防ぐためのダイオード
・アレイである。ダイオード・アレイの一端はそれぞれ
に対応するホトダイオードに、また他端Ｑハ第４図の２
６で示したように複数個のものをまとめて接続し、配線
２７により走査用ＩＣ２３にまで接続する。またホトダ
イオート・アレイ１０のダイオード・アレイ２５とＵ接
続されていない側は、各群（２６のよう（Ｃ分けられた
単位）中の相対的に同位置にあるもの同士を接続し、配
線２８によシ走査用ＩＣ２４にまでもって行く。以下、
２６の各群を列、またその中の相対的に同位置にあｐ１
したがって共通の２８配線で接続されたものを行とし、
２３を列駆動用ＩＣ，２４を行駆動用ＩＣとよぶ。本セ
ンサはこの行列の逐次走査によシ読出しを行なうマトリ
クス（行列）駆動方式のセンサである。第４図は、ダイ
オード・アレイを従来の８ｉＩＣ作製プロセスによ，９
ＩＣ化し、これをセ／サに実装したものである。

これに対して第５図はホトダイオードエ０を作製するプ
ロセスとほぼ同一のプロセスによりダイオード・アレイ
２９を作製したもので、第４図のものに比較して工程は
簡略化される。この中で３０は、上記ダイオードの共通
電極または共通の導電形をもつ部分であり、前者の場合
、３０と２９により金属一半導体接合を形成、もしくは
２９の中にＰＮもし（ｉｊｐ−ｉ−ｎの接合を形成して
整流性を持たせ、後者の場合、３０と２９との間にｐｎ
もしくはｐｉｎの接合を持たせて整流性を得る。

第６図は第４、５図で示した密着読取りライン七ンサの
全回路図である。ＩＯはホトダイオードで、その中の１
８は光電流源、１９は等価容量を示したものである。２
３は行走査用ＩＣで、３１はＭＯＳ形１・ランジスタ２
個にょる２接点スイッチで、選択時は分離用ダイオード
２５′を順方向にバイアスしホトダイオードｌＯに印加
スルハイ“アス電圧電流２０に、非選択時は接地するよ
うにする。図ではスイッチ３１′にょク行２７′が選択
されている状態を示している。甘た１７はこれらのスイ
ッチを順次駆動するための駆動回路である。例えば２相
ダイナミック・シフトレジスタを用いることができる。

２４は列走査用ＩＣであシ、３２はＭＯＳ形トラ／ジス
タ２個を用いた２接点スイツテｒ一であり、選択時は出
力線ｌ２に、非選択時は分離ダイオード逆バイアス用電
源３３に各列配線２８を接続する働らきを持つ。図では
２８′が選択されている状態を示す。図中太線で示した
経路でｉ＋ｂ７素１０’の信号がＷ力ａ１２に読出され
る。ここで列配線２８は２層配線となっている。

線と線が交差する２８″などでは、２線間に容量が形成
される。これをまとめてあらわしたのが、第６図中の寄
生容量５ｌである。後ほど詳細に説明を行なうが、これ
らの寄生容量のため、出力線ｌ２には信号出力以上に大
きな直流出力が現われ、この後の増幅、積分などの信号
処理を困難にする。

そこでこの直流出力を打消すために、寄生容量５ｌと等
しい容量５１′、バイアス電圧３３と絶対値が同じで、
符号が逆の電圧源３３′、信号読取り直前に出力線に電
圧源３３′を接続するだめのスイッチ３６′および、列
配線２８′に接続されている他画素の寄生容量と等しい
容景５１”’を図のように接続する。出力回路としては
、３４で示した電圧読出しと、３５で示した電流読出し
のいずれもが可能である。電圧読出し３４は、ホトダイ
オード１０の容量１９に蓄積された信号電荷にしたがっ
て、出力線ｌ２の電圧が上昇し、この電圧を３８の高入
力インピーダンス増幅器で受けて出力端子３９に出力す
るものである。読取後は、走査用スイッチはそのままの
状態でスイッチ３６で画素１０’をクリアする。つまり
、ここにバイアス電圧２０を充電して初期状態に復帰さ
せる。Ａ４版（読取幅２１ｃｍ）で分解能が８本／ｎｍ
のセンサの場合、画素１０′に蓄積される信号電荷は飽
和時の最大値でも約１．７ｐＣである。一方、負荷とな
る容量５１．５１’，５１”は約１００ｐＦと大きく、
先の信号電荷が、これらの容量に移ったとして、出力線
１２に現われる電圧は１７ｍＶである。電流読出し回路
３５ｆｄ１電流積分器４２、積分コンデンサ４１、コ／
デ／サ用リミットスイッチ４３は、サンプリング用スイ
ッチ５２、信号ホールド用コ？デンザ４６および高入力
インピーダンス増幅器４７から構成されている。画素Ｊ
Ｏ′に蓄積された信号電荷Ｑ８Ｕ、すべて電流の形で本
回路に流れ込み、稍分コンデンサＣＰに蓄積される。積
分器４２の出力にはＣ，に充電された信号電荷Ｑ８によ
り、Ｑｓ／ＣＦの電圧が現われる。Ｃ，を１ｐＦとする
と、先ほどと同じ飽和時におい゜Ｃ１．７Ｖの信号が得
られる。この後に続くサンプル・ホールド回路は信号の
処理を容易とするため、積分が完了した時点で、先の−
Ｑ８／Ｃ，の電圧をサンプリングし、次のザンプリング
時まで、これを保持する機能を有する。

次に本マトリクス読出し方式の動作原理を第７図（ａ）
〜（ｅ）の等価回路と第８図のタイミングチャートを用
いて説明する。まず第７図（ａ）でダイオード２５の一
端をバイアス電圧２０に、容量１９の他端をスイッチ３
６又は抵抗４０を通して接地し、ダイオード２５を順方
向にバイアスして導通状態とし、ホトダイオード１０の
容量１９にビデオ電圧２０を充電する。この後、スイッ
チ３２を切換えて電源３３に接続し（第７図（ｂｌ），
これによりダイオード２５を逆バイアスして、電流を遮
断し、ダイオードを等価的に２５′で示した容量として
用いる。この状態では、容量２５′と１９の間の節点５
７は、電流源ｌ８を除き、周囲から全く隔離された形と
なり、この節点の電荷を光信号に依存する光電流源１８
で放電することによシ、ここに光信号電荷を蓄潰して行
く。信号蓄積中は他画素読出しのため、（Ｃ）図のよう
にスイッチ３１’＆切換えて点５８を接地したり、（ｄ
）図のように点５８を接地したま壕スイッチ３２を切換
えて点５９を負荷容量５ｌまたは負荷抵抗４０に接続し
たシする。いずれの状態でも、蓄積された信号電荷を節
点５７中に保持し、他画素とのクロストークを防止する
ために、この間ダイオード２５を遮断状態にする必要が
ある。この間で、ダイオードが最も導通しやすいのは、
読出し（ｅ）の直前の（ｂ）の状態である。この時列配
ａ２８にはダイオードを逆方向にバイアスする電源３３
が接続されているが、行配線５８にはダイオードを順方
向にバイアスさせる電源２０が接続されている上に、信
号電荷蓄積のため，容量ｌ９はほほ放電されつくきれて
おシイ電圧降下がほとんどなく、ダイオード２５が順方
向にバイアスされやすい。そこで、電源３３の電ＨＥＶ
，を十分高めてこれを防ぐ必要がある。この時、蓄積さ
れた信号電荷をＱ，（クーロン）、容量ｌ９の値をＣ．
、ダイオード２５の容量の値をＣ４、ダイオードの順方
向バイアス時の電圧降下をＶｄとすると、ダイオードの
正方向にかかる電電■はであり、これが正とならないためには、Ｖ８＞Ｑｓ／Ｃ
，＋Ｖ，・・−・（２）である必要がある。光電変換膜
に非品質Ｓｉを用いた読取り幅２２０ｍｍ１分解能８本
／ｍｍセンサではＱｓの最大値は約１．７ｐＣ，Ｃ，の
値は約０．１７ｐｌ”であシ、２５にＳｉダイオードを
用いた場合、Ｖｄ＝０．５Ｖであるから■６はＩＯ．５
Ｖ以上の値をとる必要がある。信号の読取りは第７図（
ｅ）で示すように、点５８をバイアス電源２０に、また
点５９を出力線ｌ２に接続することにより行なう。この
時、電源３３が寄生容量５ｌを介して出力線１２に接続
されるため、１２の電圧が上昇する。先ほども述べたよ
うに、この上昇分は信号成分に比較して相当大きな値と
なるため、後の信号処理が困難となる。そこで、第６図
でも説明したように容量５１′と電源３３′を用いてこ
の上昇分をキャンセルする０第８図は第６図の回路を駆動するタイミング・チャート
であり、簡単にするために３行、４列のマトリクスとし
ている。Ｙ．〜Ｙ３は行配線２７に加えるパルス電圧で
、Ｌレベルは接地、Ｈレベルはホトダイオードまたは光
導電膜に印加するバイアス電圧２０を意味する。このよ
うに各行配線に接続された群に順次バイアス電圧２０を
印加して行く。列配線２８にはＸ１〜Ｘ４のパルス電圧
を印加し、Ｙｉの一つがＨレベルである間に、Ｘ１〜Ｘ
４の全列を走査してしまう。ここでＬレベルではスイッ
チ３２が電源３３に、Ｈレベルでは出力線ｌ２に切換わ
ることを示している。読出し直後はクリア・スイッチ３
６を閉じてホトダイオードをリセツｌ・するが、そのタ
イミングは図中ＣＬＲで示される。また１行２列目のホ
トダイオードの点５７の電位Ｖ５？を図中に示す。まず
ｔ。

〜ｔ１で読取り、リセットを行い、ｔ，〜ｔ，の間で信
号が蓄積され、ｔ，〜ｔ，。で再び読出し、リセットが
行なわれる。６０は光入力が無い場合、６ｌは光入力が
あシ、信号電荷の蓄積により電圧が徐々に低下していく
場合を示している。なお、ホトセンサの接続状態が第７
図のように刻々と変化しているので、第８図のＶ５？も
これにつれて変化している。しかし、さきほどのＶＢの
条件を満たす限り、節点５７に蓄積される電荷は、光電
流以外による変化を受けない。第８図■，，は点５９の
電圧を示したもので、この場合抵抗４０を用いない電圧
読出し方式を使用しているＯ■。。，はこの時得られる
出力電圧であるＯ電圧読出し方式より高い出力電圧の得られる電流読出し
方式について第９図を用いて説明する。

タイミング・チャート第１０図において８３？〜８４Ｂ
はＨレベルの時、スイッチが導通していることを示して
いるｏｆずＳ３？を出力線側に倒すと同時に、３６′の
スイッチを開放にして、出力＃ｉ！ｌ２に図中■１２の
斜線で示したホトダイオード容量１９の電圧信号成分を
出力する。この場合、２層配線による寄生容量５ｌとダ
ミー容量５ｌが等しく、５９に接続された他画素の容量
２５’，１９’の和とダミー容量５１″が等しく、まだ
電源３３と３３′の絶対値が等しければ、端子ｌ２には
信号成分のみが現われ、図中４０で示した負荷抵抗几を
とおしての放電によりＱｖｏｌｔになる。これと同時に
積分器４２のリセットスイッチ４３を開放し，負荷抵抗
Ｒを通して流れる電流で容［４１を充電する。ここで、
演算増幅器４２には容量４ｌをとおして負帰還をかけて
いるため、入力端４０’Ｖま見かけ上、十入力端と同電
位つまり接地されている。そこで電流工はみかけ上抵抗
ＩＬを通じてアースに流れこむように見えるが、実際に
入力端４０′のインピーダンスが非常に高いため、すべ
て容量４■に流れ込み，これを充電する。その時の電流
を図中Ｉで示す。ホトダイオード容量Ｊ９からの信月電
荷Ｑ８はすべて、このＲを通るので、図中の１の積分値
（斜線で示した部分の面積）が信号電荷Ｑｓとなってい
る。積分用の容量４１の値を０２とすると、積分器４２
の出力端５３にあらわれる１１ｔ圧値はＱｓ／Ｃ，であ
る。この矩；圧が安定した時点で、サンプリングパルス
Ｓ５？によりその電圧を・ホールド容量４６に伝達する
。この電圧は高入力インピーダンス増幅器４７で受け、
出力端にはホールドされた信号Ｖ４Ｂが現われる。

第１１図、第１２図は本発明の具体的形態を示したもの
であり、各々センサの上面図の一部および断面図を示し
ている。ここで１は読取るべき原稿，８はガラス基板、
９は光ファイノ＜−、１０はホトダイオードの機能を有
する光電変換膜、２５はダイオード・アレイ、６２けホ
トダイオードの光入射側の透明ネサ電極６３は行走査用
のｋｇ配線、６４は列走査用Ａｌｌ配線、６５は保護お
よび多層配線用絶縁暎、６６はダイオードアレイ２５を
接着して接続するためのべデスタル、６８．６８’け６
５と２８の線を接なぐだめに絶縁＠６５にあける穴、６
９は６４とダイオードアレイを接続するだめの穴、７０
は２７とダイオード・アレイを接続するだめの穴である
０上記センサの製作プロセスを以下簡単に説明する。ま
ず、ガラ，ス基板上全面に透明電極６２を形成する。透
明電極としてはＩＴＯ（インジュムを含む酸化スズ）ま
たはＳｎｏ２を約１０００人または半透明のＴａをスノ
《ツターにより形成する。つづいて全面にＮｉ−Ｃｒを
４５０人，Ａｌｌを０．８ａｍ蒸着してＩＴＯ，Ａｇを
６２，６３０ノくターンを残して後はエッチングによシ
取除く。この後７１０部分のみＡｊｆｆ：取除く。次に
光箪Ｓ＆換膜１０として非晶質Ｓｉを約２７３ＩＢスバ
ツクーによシ形成する。この模形成はマスクをかけて行
ない、図中ｌＯの部分にのみ形成する。この上からホト
ダイオードの右側の部分を除いてＡｇを約０．８μｍ蒸
着し、ホトダイオードの右側にホトレジストをかぶせて
再エッチを防ぎながら、ホトダイオード上および左側の
Ａｔノくターン７，２７，６４のパターンにしたがって
ホｌ・エッチングを行う０次にこの上からセ／サ全面に
ポリイミ１マ系絶縁体（例えは、ポリイミドイソインド
口キナゾリンジオン）を約４μｍ塗布し、ダイオード２
５との接続部や、２層目配線２８との接続部分に７０．
６９，６Ｂの穴をホトエッチングによりポリイミド系樹
脂にあける。最後にダイオードチツブ２５との接続用ペ
デスタル６６および２層配線６７として、−ドからＣｒ
をＱ，Ｑ７μｍ，Ｃｕを０．５μｒｒｌ蒸着し、ホトレ
ジストをかぶせて露光現像を行ないベデスタル、２層配
線部のみを露出する。この状態でメッキによシＣｕを５
μｍ１つづいてＰｂを３μｍ％Ｓｎを５μｍメッキし、
最後にホトレジストを除去して上記パターンをマスクに
さきほどの０．５ｚ＋ｍｃｕ，０．０７ｐｍｃｒをエッ
チしてパターンを完成する。このセンザにダイオード・
アレイ２５を図のように接着してセンサが完成する。

なお、断面が複雑となるため、本図では示されていオい
が、ホトダイオード１０の左側にも、ダイオード分離用
雪．圧を印加するための配線用に２層配線かにどこされ
ている。

第１３図および第１４図は本センサに用いるダイオード
・プレイの構造を示した図である。各々平面図および断
面図である。７２はｎ形半導体基板、７３はｐ形拡散層
、７４はｎ形拡散層であり、７４，７３の間の接合でダ
イオードが形成されている。７２．７３の間には逆バイ
アスをかけてダイオード間のキャリアの拡散による相互
干渉を防いでいる。７５は厚さ１μｍの絶縁分離用の熱
酸化１１ｉｊＳ，７６は厚さ０．８ｔｒｍのｐｓｃ＋（
リン化ガシス）の絶縁膜、７７はＡＮ配線電極、７８は
保護用のＣＶＤ法によって形成したＳｉＯ２ｌＩａ１７
９はボンデイング端子のＡｄ電極、８０は基板との接続
用ｄんだバンブで下からＣｒ，Ｃｒ−Ｃｕ，Ｃｕ−Ｓｎ
，Ｐｂ−Ｓｎを蒸着およびメッキによシ形成する。平面
図でｓｉ，ｓｔ’，ｓｉ”・・・ホトダイオード側に接
続される端子、８２は列走査線に接続される端子、８３
は基板７２に電圧を供給するための端子そ、ダイオード
間の分離を完全にするため、８３．８２間に逆方向にノ
くイアスされる。

第１５図は本センサに用いた走査用ＩＣであり、行走査
、列走査とも同一ＩＣを用いている。ｌ７はＸ１〜Ｘ，
，端子に順次ノくノレスを出力する２相ダイナミックシ
フトレジスタで８７端子からスタート｛１が入ると２相
クロツクノくルスφ１、φ２に同期してＸ１〜Ｘｎにパ
ルスを田カする。ｘＩ′″″．ＸＩ＋はこれらの反転し
た出力を出す端子である。Ｘ，，Ｘ２出力から反転回路
ｃ＋＋、ＮＯＲ回路９０を用いてＭＯＢ形スイツテ９２
．９３のゲートに互いにオーバーラップせずに、かつ互
いに反転した信号を加え、これにより９４に入力される
信号を９５まだは９６端子に接続する。９６端子にはＩ
Ｃ内部で抵抗負荷用の回路３５、または容量負荷用の回
路３４に接続され、出力はそれぞれ４Ｂ，３９に現われ
る。回路の働きの詳細はすでに第７，８．９図を用いて
説明した。

第１６図は具体的に第１５図の回路をｎチャネルプロセ
スで作製したもので、低消費電力、高速とするためにデ
イプリーション、エンノ・ンスメント両タイプのＭＯＳ
形トランジスタを混用している。ここでチャネル部分に
線を入れているものがデイプリーション型である。また
容量４１．４６はＭＯＳ容量を用いている。ＭＯＳで組
んだ演算増幅器４２，４７．３４の電流源の働らきをす
るＭＯ８｝ランジスターｌ００はＰ型拡散層中に形成し
たもので、これによ９、端子９９に負電源を印加するこ
とが可能となり、増幅器のダイナミックレンジを広げて
いる。９８端子には増幅器およびシフトレジスタに供給
する電源を接続する。

〔発明の効果〕

以上の説明より明らかなように、本発明の駆動方式を用
いた受光素子（密着読取りラインセンサ）は、従来の順
次駆動方式で得られるセンサよりもはるかに少ない数の
素子で走査を行なうこと力Ｌｕ丁能のため、従来よりも
はるかに生産性か高く、壕だ低コスｌ・なセンサを作る
ことが可能である。

また、受光累子そのものは、これまで例示した型のもの
以外のものに限定されるもの″Ｃはない。

例示した等価回路に適合する受光素子で良いことはいう
までもない。

【図面の簡単な説明】

第１図に密着読取りタイプのセンサの説明するだめの図
、第２図（ａ）、（ｂ）、（Ｃ）、（ｄ）は従来の密着
読取りラインセンサを説明するだめの図、第３図は従来
の密着読取りラインセ／サの回路図、第４図（ａ）、（
ｂ）は本発明のマトリクス駆動方式一ヒンヤーで夕゜イ
オード・プレイＩＣを用いたものの平面図および断面図
、第５図（ａ）、（ｂ）は本発明の７１・１）クス駆動
方式セ／サで非晶質Ｓｉダイオードを用いたものの平面
図および断面図、第６図は本発明の走査１１ｔ［、第’
ｔ図（ａ）〜（ｅ）は本発明のラインセンサた査の動作
原理を説明するための等価回路図、第８図は本発明のラ
インセンサ走査のタイミング・チャート、第９図は電圧
読出し方式の原理を示す図、第１０図はそのタイミ／グ
・チャート、第１１図、第１２図ｋｌダイオード・アレ
イＩＣ’を用いた実施例を示す平面図および断面図、第
１３図、第１４図は用いたダイオード・アレイの構造を
示す平面図および断面図、第１５図は走査用ＩＣのブロ
ック図、第１６図はＩＣの全回路図である。 ■・・・原稿、４・・・光源、８・・・基板、９・・・
ファイバー束、１０・・・受光素子（ホトダイオードア
レー）、Ｊ１・・・ＩＣ％ｌ３・・・０−ラ−，１４・
・・窓、１５・・・基板、１６・・・ＭＯＳ｝ランジス
タ、】７・・・シフトレジスタ、１８・・・光電流源、
１９・・・等価容肚、２０・・・バイアス電圧、２５・
・・ダイオードアレー、２８・・・配線。 −３７４− −３７５− −３７６− −３７７−

Claims

【特許請求の範囲】

１．光導電膜と分離用ダイオード、またはホトダイオー
ドと、これと整流方向が逆の分離用ダイオードを直列に
接続した単位画素を一次元に配列し、これらを連続した
少なくとも２つ以上の群に分割し、各々の群の全画素を
それぞれに対応する行配線に、また各群中で画素並びに
対して相対的に同位置にある画素を、それぞれに対応す
る列配線にまとめた一次元の受光素子において、読取り
を行なう画素の行配線には分離ダイオードを順方向にバ
イアスする電圧を印加し、読取りを行なわない行配線は
接地、また読取りを行なう画素の列配線は容量を介して
、該分離ダイオードを順方向にバイアスする電圧を印加
し、読出しを行なっていない列配線は該分離ダイオード
を逆方向にバイアスする電圧を印加する手段を有し、一
次元の光学像を顯次読出しをなすことを特徴とする受光
素子０