JPH04346565A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリやイメー
ジスキャナの入力部に用いられる画像読取装置に関し、
特に、駆動ＩＣの個数を削減したマトリックス駆動方式
の画像読取装置に関するものである。

【０００２】

【従来の技術】ファクシミリ等の画像読み取りに使用さ
れる画像読取装置は、例えば、原稿幅と略同一長さの光
電変換素子アレイを用い、原稿面の濃淡に応じた反射光
により発生した信号電荷を、アレイ方向の電気的走査に
より原稿面１ラインに相当する時系列的画像信号として
読み取るとともに、原稿送り装置により原稿を移動させ
（副走査方向）、順次前記電気的走査を行なって原稿面
全体を読み取る構成をとる。

【０００３】この種の画像読取装置は、例えば図５に示
すように、多数個（ｎ個）の光電変換素子１から成る光
電変換素子部１０と、前記各光電変換素子１に各々直列
に薄膜トランジスタ素子を接続して成る電荷転送部２０
と、上下の配線をマトリックス状に配置した多層配線構
造のマトリックス配線部３０と、このマトリックス配線
部３０に接続されるアナログマルチプレクサ４０とから
構成されるものが提案されている（例えば特開昭６３ー
９３５８号公報参照）。この画像読取装置によれば、全
光電変換素子を複数のブロック（Ｎ個）に分割し、ブロ
ック毎に薄膜トランジスタ素子をオンして信号電荷を一
旦マトリックス配線３０の容量ＣＬ１〜ＣＬｎに転送し
た後、各ビットのデータ信号線ＤＳ１〜ＤＳｎを、読み
出しパルスφＳ１〜φＳｎによるスイッチング動作で出
力線ＯＬに接続し、画像信号を時系列的に読み出す。従
って、スイッチング動作を行なうための駆動ＩＣは、数
ブロック毎に１個の割合で設ければよく、駆動用ＩＣの
数を大幅に削減できるため、装置を安価に供給すること
ができるという利点がある。

【０００４】

【発明が解決しようとする課題】上記画像読取装置によ
ると、光電変換素子部１０の総画素数を増加させる場合
、ブロック数を増やしたり、１ブロックを構成する光電
変換素子の数（データ数）を増やす必要がある。ブロッ
ク数を増やす場合、ブロック毎にオン・オフする薄膜ト
ランジスタ素子のゲートコントロール信号線ＧＳの本数
を増加させる必要があり、また、データ数を増やす場合
、データ信号線ＤＳの本数を増加させる必要がある。

【０００５】しかしながら、これらの信号線の数は、ア
ナログマルチプレクサ４０に使用されるＩＣにより決ま
るので、任意に増加させることができず、そのため画素
の数も制限されるという問題点があった。また、データ
信号線ＤＳを増加させる場合、マトリックス配線部３０
においてデータ信号線同士が絶縁層を介して重なる部分
が多くなるため、この部分に生じる容量がデータ信号線
ＤＳ内の信号に影響を与えるクロストーク現象が顕著に
なるという問題点がある。

【０００６】本発明は上記実情に鑑みてなされたもので
、ゲートコントロール信号線及びデータ信号線の数が限
られた画像読取装置において、画素数を増加することが
できる回路構造を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記従来例の問題点を解
消するため本発明に係る画像読取装置は、多数個の光電
変換素子と、これに各々直列に接続された薄膜トランジ
スタ素子とを備えた光電変換素子アレイを所定ビット数
から構成されるブロックに分割し、ブロック毎に前記薄
膜トランジスタ素子をオンして信号電荷を一旦マトリッ
クス配線の各容量に転送した後、各ビットのデータ信号
線のスイッチングを行なうことにより信号の読み出し行
なう画像読取装置において、複数ブロックを１グループ
とし、前記各グループに順次バイアス電圧を供給するバ
イアス電圧供給手段を設けたことを特徴としている。

【０００８】

【作用】本発明によれば、グループ毎にバイアス電圧が
印加されることにより、１つのグループを構成する複数
ブロックの各光電変換素子にバイアス電圧が印加され、
当該各光電変換素子に原稿からの反射光に応じた電荷が
蓄積される。次に、前記グループを構成する各ブロック
について、ブロック毎に薄膜トランジスタ素子を順次オ
ンし、信号電荷を一旦配線ラインの各容量に転送する。 その後、各ビットのデータ信号線のスイッチングを行な
い前記信号電荷を時系列的に抽出する。以上の動作をグ
ループ毎に行なうことにより、光電変換素子アレイから
の画像信号を得る。

【０００９】

【実施例】本発明の画像読取装置の一実施例について図
１及び図２を参照しながら説明する。図１は画像読取装
置の等価回路図、図２は断面構造説明図をそれぞれ示し
ている。実施例にかかる画像読取装置は、ｎ個のサンド
イッチ型の光電変換素子を１ブロックとし、このブロッ
クのＮ個の集合を１グループとし、このグループをｋ個
有する光電変換素子ＰＤ１，１，１〜ＰＤｋ，Ｎ，ｎか
ら成る光電変換部１０と、各光電変換素子にそれぞれ接
続された逆スタガ構造の薄膜トランジスタ素子Ｔ１，１
，１〜Ｔｋ，Ｎ，ｎから成る電荷転送部２０と、マトリ
ックス配線部３０と、マトリックス配線部３０内のｎ本
のデータ信号線ＤＳ１〜ＤＳｎに接続されたアナログマ
ルチプレクサ４０と、前記各グループに順次バイアス電
圧を供給するバイアス電圧供給回路５０とから構成され
ている。

【００１０】光電変換素子ＰＤ１，１，１〜ＰＤｋ，Ｎ
，ｎは、ガラス基板１００上に、クロム（Ｃｒ）等の金
属から成りグループ毎に帯状として共通電極とする下部
電極１１、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ
）から成る帯状の光電変換層１２、主走査方向に沿って
離散的に配置された酸化インジウム・スズ（ＩＴＯ）か
ら成る上部電極１３を順次積層したサンドイッチ型セン
サで構成されている。

【００１１】薄膜トランジスタ素子Ｔ１，１，１〜Ｔｋ
，Ｎ，ｎは、ガラス基板１００上に、クロムから成るゲ
ート電極２１、窒化シリコン膜から成るゲート絶縁膜２
２、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）から
成る半導体活性層２３、ｎ＋　水素化アモルファスシリ
コン（ｎ＋　ａ−Ｓｉ：Ｈ）から成るオーミックコンタ
クト層２４、窒化シリコン膜から成る上部絶縁層２５、
アルミニウムから成るドレイン電極２６及びソース電極
２７を順次積層して構成されている。前記光電変換素子
の上部電極１３とドレイン電極２６とは、クロムから成
る結線配線１４及びドレイン電極２６に連続して形成さ
れる結線配線２８を介して接続されている。

【００１２】また、薄膜トランジスタ素子のゲート電極
２１は、図１に示すように、各グループを構成するブロ
ック毎にゲートコントロール信号線ＧＳ１〜ＧＳＮにそ
れぞれ接続されている。従って、ゲートコントロール信
号線ＧＳの数は、グループの数（ｋ）と無関係となり、
グループを構成するブロック数（Ｎ）に対応している。

【００１３】マトリックス配線部３０は、クロム層から
成る第１配線層３１と、アルミニウム層から成る第２配
線層３４とが、窒化シリコン膜から成る第１絶縁膜３２
及びポリイミド膜から成る第２絶縁膜３３を介してマト
リックス状に配設されている。第１配線層３１と第２配
線層３４とは、第１絶縁膜３２及び第２絶縁膜３３の所
望位置にコンタクト孔３５を形成することにより接続さ
れている。

【００１４】バイアス電圧供給回路５０は、バイアス電
源５１とアナログスイッチ群５２とから構成され、ｋ個
のアナログスイッチＳ１〜Ｓｋの内の１つを順次閉状態
にすることにより、各グループを構成する光電変換素子
の下部電極１１に順次バイアス電圧を印加するようにス
イッチング動作が行なわれるようになっている。従って
、グループ毎にバイアス電圧が印加されるようになって
いる。

【００１５】次に上記実施例の画像読取装置の駆動方式
について、図３を参照しながら説明する。先ず、アナロ
グスイッチ群５２のスイッチング動作により第１グルー
プを構成する光電変換素子ＰＤ１，１，１〜ＰＤ１，Ｎ
，ｎにバイアス電源５１からのバイアス電圧が印加され
る。各光電変換素子においては、原稿面からの反射光に
より原稿の濃淡に比例する信号電荷が生じ、主として光
電変換素子ＰＤ１，１，１〜ＰＤ１，Ｎ，ｎの等価容量
Ｃ１，１，１〜Ｃ１，Ｎ，ｎに蓄積される（蓄積期間ｔ
）。

【００１６】次に、ゲートコントロール信号線ＧＳ１に
ゲートパルスφＧ１が印加され、薄膜トランジスタ素子
Ｔ１，１，１〜ＰＤ１，１，ｎがオン状態となり、前記
信号電荷を配線容量ＣＬ１〜ＣＬｎに転送する。続いて
、シフトレジスタ（図示せず）から読み出しパルスφＳ
１〜φＳｎが順次シフトして出力され、各ビットのスイ
ッチング（ＳＷ１〜ＳＷｎ）を行なうことにより、アン
プＡ１〜Ａｎを介して増幅された信号が出力線ＯＬに時
系列的に抽出される。信号抽出後は、リセットパルスφ
Ｒ１〜φＲｎによりリセットスイッチＲＳ１〜ＲＳｎが
働き、各データ信号線ＤＳ１〜ＤＳｎはアース電位にリ
セットされる。

【００１７】続いて、ゲートコントロール信号線ＧＳ２
〜ＧＳＮに順次ゲートパルスφＧ２〜φＧＮが印加し、
前記同様の動作により各ブロックからの信号電荷をブロ
ック毎に読み取り、第１グループの光電変換素子ＰＤ１
，１，１〜ＰＤ１，Ｎ，ｎからの画像信号を抽出する。 以上の動作が第２〜第ｋグループまで行なわれ、光電変
換素子ＰＤ１，１，１〜ＰＤｋ，Ｎ，ｎから画像信号を
得ることができる。この画像信号は、図３に示すように
、各グループ毎に存在する蓄積時間ｔ部分で出力信号が
途絶えたものとなる。

【００１８】上記実施例によれば、複数ブロックを１グ
ループとし、前記各グループに順次バイアス電圧を供給
するように構成することにより、多重にマトリックス駆
動を行なうようにしたので、ゲートコントロール信号線
ＧＳの数（ブロック数Ｎ）及びデータ信号線の本数（ｎ
）を増加させることなく光電変換素子の数（画素数）を
増加させることができる。

【００１９】また、上記実施例の駆動方式では、１のグ
ループのみバイアス電圧を印加し、他のグループは開放
状態となるようにしたので、光電変換素子に電圧を印加
した状態で原稿面からの反射光を照射させる蓄積時間ｔ
を必要とした。しかしながら、図４に示すように、バイ
アス電圧（例えば５Ｖ）印加時は前記実施例と同様にし
、それ以外の期間に、他のグループの信号読み出しに対
して影響を与えることなく、信号電荷を蓄積することが
可能な電圧（例えば１Ｖ程度）を印加するようにすれば
、信号電荷の読み出し以外の期間で蓄積動作が行なわれ
るので連続した画像信号を得ることができ、読み取り時
間の短縮化を図ることができる。

【００２０】

【発明の効果】本発明によれば、多数個の光電変換素子
と、これに各々直列に接続された薄膜トランジスタ素子
とを備えた光電変換素子アレイを所定ビット数から構成
されるブロックに分割し、マトリックス駆動を行なうこ
とによりブロック毎にデータ信号線から画像信号を時系
列的に抽出する画像読取装置において、複数ブロックを
１グループとし、前記各グループに順次バイアス電圧を
供給するように構成したので、ブロック数及びデータ信
号線の数を増加させることなく光電変換素子の数（画素
数）を増加させることができる。従って、ゲートコント
ロール信号線及びデータ線の数が限られた画像読取装置
において、画素の高密度化を図り高解像度化を図ること
ができる。

【図面の簡単な説明】

【図１】　　本発明の一実施例を示す画像読取装置の等
価回路図である。

【図２】　　画像読取装置の断面説明図である。

【図３】　　画像読取装置の駆動方式を示すタイミング
チャートである。

【図４】　　他の駆動方式を示すタイミングチャートで
ある。

【図５】　　従来のマトリックス駆動型の画像読取装置
の等価回路図である。

【符号の説明】

１０…光電変換部、　　２０…電荷転送部、　　３０…
マトリックス配線部、　　４０…アナログマルチプレク
サ、　　５０…バイアス電圧供給回路、　　５１…バイ
アス電源、　　５２…アナログスイッチ群

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　多数個の光電変換素子と、これに各々
   直列に接続された薄膜トランジスタ素子とを備えた光電
   変換素子アレイを所定ビット数から構成されるブロック
   に分割し、ブロック毎に前記薄膜トランジスタ素子をオ
   ンして信号電荷を一旦マトリックス配線の各容量に転送
   した後、各ビットのデータ信号線のスイッチングを行な
   うことにより信号の読み出しを行なう画像読取装置にお
   いて、複数ブロックを１グループとし、前記各グループ
   に順次バイアス電圧を供給するバイアス電圧供給手段を
   設けたことを特徴とする画像読取装置。