JPH08139852A - イメージセンサの駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡易にオフセット電圧のばらつきを小さくす
ることのできるイメージセンサの駆動方法を提供する。 【構成】 受光素子としてのフォトダイオードの電荷を
転送する薄膜トランジスタ及びフォトダイオードの残留
電荷をリセットするための薄膜トランジスタの駆動パル
スとして、それぞれのチャンネル層の移動度に応じた立
ち上がり及び立ち下がり時間ＴRを有するゲートパスル
をそれぞれ印加することで、フィードスルーに影響する
実効的なゲートパルスの振幅量を略揃え、いわゆるオフ
セット電圧のばらつきを解消する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージスキャナやフ
ァクシミリ等に用いられるイメージセンサに係り、特
に、出力信号に現れるいわゆるオフセット電圧の改善を
図ったイメージセンサの駆動方法に関する。

【０００２】

【従来の技術】従来、この種のイメージセンサとして
は、原稿等の画像情報を一対一に投影し、電気信号に変
換するようにした密着型イメージセンサがある。このイ
メージセンサの代表的なものとしては、画像を多数の画
素（受光素子）に分割し、各受光素子で発生した電荷を
薄膜トランジスタスイッチング素子（ＴＦＴ）を用い
て、特定のブロック単位で、配線間の容量に一次蓄積し
て、電気信号として数百ＫＨｚから数百ＭＨｚまでの速
度で時系列的に順次読み出すようにしたいわゆるＴＦＴ
駆動型イメージセンサがある（例えば、特開平２−２６
５３６２号公報参照）。このように、ＴＦＴを用いた場
合、単一の駆動用ＩＣで読み取りが可能となり、イメー
ジセンサを駆動する駆動用ＩＣの使用個数を少なくする
ことができるという利点があり、この種のイメージセン
サにおいては、ＴＦＴ駆動型が多く用いられている。

【０００３】図４には、このようなＴＦＴ駆動型イメー
ジセンサの等価回路例が示されており、図５には、一画
素分の等価回路図が示されている。以下、同図を参照し
つつこのイメージセンサについて説明する。このイメー
ジセンサは、原稿幅と略同じ長さに複数の受光素子１
１″をライン状に配列してなる受光素子アレイ１１と、
各受光素子１１″に一対一に対応する複数個の第１の薄
膜トランジスタＴＴi,j（i＝1〜N,J＝1〜n）及び各受光
素子１１″に一対一に対応する複数個の第２の薄膜トラ
ンジスタＴＲi,j（i＝1〜N,J＝1〜n）からなる電荷転送
部１２と、マトリックス状の配置構造を有してなる多層
配線群１３とを有しているものである。

【０００４】ここで、第１の薄膜トランジスタＴＴi,j
は電荷転送用のものであり、第２の薄膜トランジスタＴ
Ｒi,jは受光素子１１″に残留する電荷をリセットする
ためのものである。そして、受光素子アレイ１１は、Ｎ
個のブロックの受光素子群１１′に分割され、一つの受
光素子群１１′を形成するｎ個の受光素子１１″は、フ
ォトダイオードＰi,j（i＝1〜N,J＝1〜n）により等価的
に表すことができるものである。各受光素子１１″は、
各第１の薄膜トランジスタＴＴi,jのドレイン電極にそ
れぞれ接続され、更に、各第２の薄膜トランジスタＴＲ
i,jのドレイン電極にも、それぞれ接続されている。

【０００５】また、第２の薄膜トランジスタＴＲi,jの
ソース電極は接地されており、第１の薄膜トランジスタ
ＴＴi,jのソース電極はマトリックス状に接続された多
層配線群１３を介して受光素子毎にｎ本の共通信号線１
４にそれぞれ接続され、更に共通信号線１４は駆動用Ｉ
Ｃ１５に接続されている。一方、各第１の薄膜トランジ
スタＴＴi,jのゲート電極及び第２の薄膜トランジスタ
ＴＲi,jのゲート電極は、ブロック毎に導通するように
ゲートパルス発生回路１６に接続されている。

【０００６】そして、各受光素子１１″で発生する光電
荷は、一定時間受光素子の寄生容量Ｃpと第１の薄膜ト
ランジスタＴＴi,jのドレイン・ゲート間のオーバラッ
プ容量に蓄積された後、第１の薄膜トランジスタＴＴi,
jを電荷転送用のスイッチとして用いてブロック毎に多
層配線群１３の配線容量ＣLi（i＝1〜n）に順次転送、
蓄積されるようになっている。

【０００７】すなわち、ゲートパルス発生回路１６から
ゲート線ＧＴi（i＝1〜n）を経由して、先ずゲートパル
スΦＧＴ１が伝送され、第１のブロック内の第１の薄膜
トランジスタＴＴ1,1〜1,nをオンにし、第１のブロック
の各受光素子１１″で発生した電荷が各配線容量ＣLiに
転送、蓄積される。そして、各配線容量ＣLiに蓄積され
た電荷により、各共通信号線１４の電位が変化し、駆動
用ＩＣ１５内のアナログスイッチ（図示せず）を順次オ
ンして先の電位を時系列的に出力線１７に出力するよう
になっている。

【０００８】さらに、ゲートパルス発生回路１６からの
ゲート線ＧＲi（i＝1〜n）を経由してゲートパルスΦＧ
Ｒ１が伝送され、第１ブロック内の第２の薄膜トランジ
スタＴＲ1,1〜ＴＲ1,nがオンされ、各受光素子の寄生容
量と薄膜トランジスタのドレイン・ゲート間のオーバラ
ップ容量に残留された未転送電荷（残留電荷）がリセッ
トされる。

【０００９】そして、ゲートパルスΦＧＴ２〜ΦＧＴｎ
により第２乃至第Ｎブロックの第１の薄膜トランジスタ
ＴＴ2,1〜2,nからＴＴN,1〜ＴＴN,nまでがそれぞれオン
されて、ブロック毎に受光素子側の電荷が転送され、ゲ
ートパルスΦＧＲ２〜ΦＧＲｎにより、第２の薄膜トラ
ンジスタＴＲ2,1〜ＴＲ2,nからＴＲN,1〜ＴＲN,nまで
が、それぞれオンしてブロック毎に受光素子側の残留電
荷がリセットされる。さらに、共通信号線１４に転送さ
れた電荷によって変化した電位が、駆動用ＩＣ１５によ
って順次読み出されることにより、原稿の主走査方向の
１ラインの画像信号が得られ、ローラ等の原稿送り手段
（図示せず）により原稿を移動させて前記動作を繰り返
し、原稿全体の画像信号を得るようになっている。

【００１０】

【発明が解決しようとする課題】ところで、かかる構成
のイメージセンサのオフセット出力Ｖ0は、 Ｖ0＝（Ｃp／（Ｃｐ＋ＣL））×（Ｖf1−Ｖf2−Ｖf3−
Ｖf4＋ＶR−ＶIC） で表される。ここで、Ｖf1は第１の薄膜トランジスタＴ
Ｔのドレイン側におけるいわゆるフィードスルー電圧、
Ｖf2は第２の薄膜トランジスタＴＲのドレイン側におけ
るいわゆるフィードスルー電圧、Ｖf3は第１の薄膜トラ
ンジスタＴＴによるソース側におけるいわゆるフィード
スルー電圧、Ｖf4は駆動用ＩＣ１５内の図示されないＭ
ＯＳトランジスタによる第１の薄膜トランジスタのソー
ス側におけるいわゆるフィードスルー電圧、ＶRは第２
の薄膜トランジスタＴＲのリセット電圧、ＶICは駆動用
ＩＣ内のスイッチング素子ＳＷのリセット電圧である。

【００１１】この式を検討すると、オフセット電圧ＶO
を小さくするためには、各フィードスルー電圧を小さく
することが必要であることが理解できる。このフィード
スルー電圧に影響を与える一つの要素として、薄膜トラ
ンジスタＴＴ及びＴＲへのゲート配線の抵抗値がある。
すなわち、薄膜トランジスタＴＴ及びＴＲへのゲート配
線の抵抗値大きい場合、これら薄膜トランジスタＴＴ，
ＴＲで発生するフィードスルー電圧、すなわち、上述の
式で言えば、Ｖf1〜Ｖf3が設計値からずれてしまうとい
う問題が生ずる。

【００１２】このゲート配線の抵抗値に起因して生ずる
フィードスルー電圧のばらつきについて、図６を参照し
つつより具体的に説明する。図６は、先に図４により説
明したイメージセンサの１ブロック当たりの等価回路を
示したものである。例えば、同ブロック内の各薄膜トラ
ンジスタＴＲの各ゲート電極は、同一の配線により相互
に接続されてパルス発生回路１６から同時にゲートパル
スが印加されるようになっていることは、既に説明した
通りであるが、隣接する薄膜トランジスタＴＲのゲート
電極間の配線には隣接する薄膜トランジスタＴＲのゲー
ト電極同士の距離に応じてある程度の配線抵抗２１が生
ずることは、配線自体の抵抗を零としない限り回避でき
ないものである。

【００１３】また、ゲート電極とドレイン電極には、フ
ィードスルー電圧に影響を与える寄生容量２２が生ずる
こともよく知られているところである。そして、これら
配線抵抗２１及び寄生容量２２は、１ブロックを構成す
る薄膜トランジスタＴＲの数が増えるに従い増加するも
のである。このゲート電極に接続されるゲート配線の配
線抵抗２１と寄生容量２２とは、ゲート信号に対する時
定数回路として作用するためにゲートパルスの波形を鈍
らせることとなるが、ゲート配線の配線抵抗２１は、ゲ
ートパルス発生回路１６と薄膜トランジスタＴＲとの距
離に比例するので、ブロック内の位置によって、時定数
は個々に異なることとなる。

【００１４】このため、同一ブロック内の薄膜トランジ
スタであっても、ゲートパルスの立ち上がり及び立ち下
がりが図７に示されたようにブロック内の位置によって
ばらついてしまう。すなわち、図７において、ゲートパ
ルスＰを、図４，６に示されたゲートパルス発生回路１
６から出力されるゲート信号とすれば、図６のＡの位置
にある薄膜トランジスタＴＲには、図７においてＰＡの
符号で示された立ち上がり及び立ち下がりを有するゲー
トパルスが印加され、また、図６のＢの位置にある薄膜
トランジスタＴＲには、図７においてＰＢの符号で示さ
れた立ち上がり及び立ち下がりを有するゲートパルスが
印加され、さらに、図６のＤの位置にある薄膜トランジ
スタＴＲには、図７においてＰＤの符号で示された立ち
上がり及び立ち下がりを有するゲートパルスが印加され
るというように、ゲートパルス発生回路１６からの位置
が離れるに従い、立ち上がり及び立ち下がり時間が増加
し、個々に異なるゲートパルスが印加されることとな
る。

【００１５】このため、特に薄膜トランジスタのチャネ
ル層の移動度が低い場合には、上述のゲートパルスの立
ち上がり及び立ち下がり時間のばらつきにより、薄膜ト
ランジスタの導通時間が異なり、フィードスルーに影響
を与える実効的なゲートパルスの振幅の大きさがばらつ
くこととなる。すなわち、立ち上がり及び立ち下がり時
間が比較的短い場合には、ゲートパルス発生回路１６か
ら供給されるゲートパルスの振幅と、このゲートパルス
の振幅の内、フィードスルーに影響を与える実効的なゲ
ートパルスの振幅とは等しくなる。

【００１６】一方、立ち上がり及び立ち下がり時間が比
較的長い場合には、ゲートパルス発生回路１６から供給
されるゲートパルスの振幅の内、薄膜トランジスタの導
通電圧以下の振幅部分が、フィードスルーに影響を与え
る実効的な振幅量（図７に示すｔ）となる。結局、個々
の薄膜トランジスタにおいて、ゲートパルスの立ち上が
り及び立ち下がり時間が異なるため、フィードスルーに
影響を与える実効的な振幅量ｔが個々に異なり、いわゆ
る出力信号のオフセット量のばらつきを招き、出力特性
の均一なイメージセンサが得られないという問題があっ
た。

【００１７】本発明は、上記実情に鑑みてなされたもの
で、簡易にオフセット電圧のばらつきを少なくすること
ができるイメージセンサの駆動方法を提供するものであ
る。

【００１８】

【課題を解決するための手段】本発明に係るイメージセ
ンサの駆動方法は、複数の受光素子を１ブロックとして
複数ブロックをライン状に配列してなる受光素子アレイ
と、前記受光素子毎に接続されて前記受光素子で発生し
た電荷を転送する複数の第１の薄膜トランジスタと、前
記受光素子毎に接続されて前記電荷転送後に前記受光素
子に残留する電荷をリセットする複数の第２の薄膜トラ
ンジスタと、前記第１の薄膜トランジスタに接続されて
前記第１の薄膜トランジスタを介して転送された電荷を
蓄積する容量部と、を具備してなるイメージセンサの駆
動方法であって、前記第１及び第２の薄膜トランジスタ
のチャネル層の移動度の大きさに応じた立ち上がり及び
立ち下がり時間を有するパルスを前記第１及び第２の薄
膜トランジスタの駆動パルスとして印加するものであ
る。

【００１９】特に、第１及び第２の薄膜トランジスタの
チャネル層をａ−Ｓｉで形成した場合には、駆動パルス
の立ち上がり及び立ち下がり時間を５μsec以上とする
のが好適である。また、駆動パルスは、第１のパルス幅
を有し且つ第１及び第２の薄膜トランジスタの導通電圧
に略等しい振幅を有する第１のパルスに、第１のパルス
幅より小さな第２のパルス幅を有し且つ所定の振幅を有
する第２のパルスを重畳したものに等価であるものが好
適である。

【００２０】

【作用】立ち上がり及び立ち下がり時間が、これら第１
及び第２の薄膜トランジスタのチャネル層の移動度の大
きさに応じた立ち上がり及び立ち下がり時間を有するパ
ルスが駆動パルスとして第１及び第２の薄膜トランジス
タに印加されることにより、フィードスルーに影響する
実効的なパルス振幅をいずれの薄膜トランジスタにおい
ても略揃えることができ、そのため、オフセット電圧の
ばらつきの少ない均一な出力特性を有するイメージセン
サが提供されることとなるものである。

【００２１】

【実施例】以下、本発明に係るイメージセンサの駆動方
法について、図１乃至図３を参照しつつ説明する。ここ
で、図１は本発明に係るイメージセンサの駆動方法にお
いて薄膜トランジスタのゲート電極に印加されるゲート
パルスの波形図、図２は図１に示されたゲートパルスを
用いた場合のオフセットのばらつきの解消の程度を説明
するための説明図、図３はゲートパルスの第２の実施例
を示す波形図である。尚、以下に説明する部材、配置等
は本発明を限定するものではなく、本発明の趣旨の範囲
内で種々改変することができるものである。

【００２２】本実施例におけるイメージセンサの回路構
成は、基本的には図４ないし図６に示されたものと同一
であるが、ゲートパルスを出力するゲートパルス発生回
路の機能が次述するように異なるものである。このため
以下の説明においても、図４ないし図６に示された構成
要素と同一のものについては、同一の符号を使用するこ
ととし、全体の回路構成についての説明は省略すること
とする。図１には本実施例におけるイメージセンサのゲ
ートパルス発生回路から出力されるゲートパルスの信号
波形が示されており、以下、同図を参照しつつ本実施例
における薄膜トランジスタの駆動について説明する。

【００２３】本実施例においては、薄膜トランジスタＴ
Ｔ，ＴＲのチャネル層はａ−Ｓｉで形成し、薄膜トラン
ジスタＴＴ，ＴＲのゲート電極には、図１に示されたよ
うに立ち上がり及び立ち下がり時間ＴRを有するゲート
パルス（駆動パルス）ＰＳを印加するようにしている。
ここで、この立ち上がり及び立ち下がり時間ＴRは、薄
膜トランジスタＴＴ，ＴＲのチャネル層の移動度に応じ
て設定されるもので、移動度が大きい場合には立ち上が
り及び立ち下がり時間ＴRを大きくし、移動度が小さい
場合には立ち上がり及び立ち下がり時間ＴRを小さくす
る。本実施例では、薄膜トランジスタＴＴ，ＴＲのチャ
ネル層をａ−Ｓｉで形成したので、移動度が０．８〜
１．０cm²／v・secであり、後述するように立ち上がり
及び立ち下がり時間ＴRを５μsec以上とすることが好ま
しい。

【００２４】図２には薄膜トランジスタＴＴ，ＴＲのチ
ャネル層をａ−Ｓｉで形成した場合（移動度が０．８〜
１．０cm²／v・sec）において、前記ゲートパルスの立
ち上がり及び立ち下がり時間ＴRを調整した場合の出力
信号のオフセットのばらつきの一例が示されおり、以
下、同図を参照しつつその内容について説明する。この
図２は、ゲートパルスの立ち上がり及び立ち下がり時間
ＴRに何等調整を加えない場合のオフセットのばらつき
の大きさを１とし、これに対してゲートパルスの立ち上
がり及び立ち上がり時間ＴRを種々変化させた場合にお
けるオフセットのばらつきの変化を示したもので、例え
ば、ＴRを５μsecとした場合のオフセットは、約０．１
５となることが示されており、この場合は略９割のオフ
セットのばらつき低減の効果が得られることが解る。ま
た、同図においてＴRが１０μsecの場合について見る
と、オフセットばらつきは０．０５以下となっており、
オフセットのばらつきが殆ど解消されることが解る。

【００２５】このように、薄膜トランジスタＴＴ，ＴＲ
のゲートパルスの立ち上がり及び立ち下がりを薄膜トラ
ンジスタＴＴ，ＴＲのチャネル層の移動度に応じて鈍ら
せた信号を供給することにより、フィードスルーに影響
を与える実効的なゲートパルスの振幅量が個々の薄膜ト
ランジスタにおいて略等しくなり、各薄膜トランジスタ
のゲート電極側の時定数のばらつきに起因するオフセッ
トのばらつきが補償されることとなり、オフセットのば
らつきが従来と異なり問題にならない程度の出力信号を
得ることができるようになるものである。

【００２６】上記実施例においてはチャネル層をａ−Ｓ
ｉで形成したが、例えば、結晶シリコンを用いた場合に
は、移動度が１０００cm²／v・sec程度となるため、立
ち上がり及び立ち上がり時間ＴRをnsecのオーダーとす
る必要がある。

【００２７】尚、上述のように立ち上がり及び立ち下が
りに所定の時間を有する信号を発生するには、例えば、
これまでの矩形波状のゲートパルスを発生する回路に、
波形整形用回路を付加する構成とするのが最も簡易な方
法である。ここで波形整形用回路としては、例えば、抵
抗とコンデンサとからなる積分回路が簡易に所望の波形
整形、すなわち、矩形波の立ち上がり及び立ち下がりを
所望の緩慢なカーブとすることができる。

【００２８】次に、第２の実施例について図３の波形図
を参照しつつ説明する。この例は、立ち上がり及び立ち
下がり時間ＴRの調整のために、電圧レベル及びパルス
幅の異なる２つのパルスを合成したものに相当するゲー
トパルスを薄膜トランジスタＴＴ，ＴＲのゲート電極に
供給する方法である。このゲートパルスは２つのパルス
を合成することで得ることができる。すなわち、図３に
示されたゲートパルスは、先ず、立ち上がりから時間Ｔ
Rは、薄膜トランジスタＴＴ、ＴＲが導通する際の電圧
（いわゆるＯＮ電圧（図３において点線で表されたレベ
ル））に等しいか又はこれを僅かに下回る電圧振幅を有
するパルスＰ１が、続いて本来のゲートパルスとしての
電圧振幅を有するパルスＰ２が出力されてなるもので、
立ち下がりの時間ＴRの間は、再び先のパルスＰ１が出
力されてなるものである。

【００２９】この図３に示されたゲートパルスは、換言
すれば、第１のパルス幅を有し且つ第１及び第２の薄膜
トランジスタの導通電圧に略等しい振幅を有する第１の
パルス（図３のＰ１）に、第１のパルス幅より小さな第
２のパルス幅を有し且つ所定の振幅を有する第２のパル
ス（図３のＰ２）を重畳したものということもできるも
のである。

【００３０】このようにゲート電極側の時定数のばらつ
きに起因するオフセット電圧のばらつきに影響を与える
ゲートパルスの立ち上がり及び立ち下がりの所定時間
は、薄膜トランジスタのいわゆるＯＮ電圧程度の電圧を
印加するようにし、その後は本来の電圧を印加するよう
にしても、先の第１の実施例で立ち上がり及び立ち下が
りを鈍らせたゲートパルスを印加したと同様にオフセッ
トのばらつきが低減されることとなる。

【００３１】

【発明の効果】以上、述べたように本発明によれば、立
ち上がり及び立ち下がり時間が薄膜トランジスタのチャ
ンネル層の移動度に応じたパルスを印加するような構成
とすることにより、フィードスルーに影響を及ぼす実効
的なゲートパルスの振幅量が個々の薄膜トランジスタで
略均一となるので、いわゆるオフセットのばらつきの小
さな出力特性の略均一なイメージセンサを提供すること
ができるものである。

【図面の簡単な説明】

【図１】 本発明に係るイメージセンサの駆動方法にお
いて薄膜トランジスタのゲート電極に印加されるゲート
パルスの波形図である。

【図２】 図１に示されたゲートパルスを用いた場合の
オフセットのばらつきの解消の程度を説明するための説
明図である。

【図３】 ゲートパルスの第２の実施例を示す波形図で
ある。

【図４】 従来のイメージセンサの構成を示す等価回路
図である。

【図５】 図４に示されたイメージセンサの１画素当た
りの等価回路図である。

【図６】 図４に示されたイメージセンサの１ブロック
当たりの等価回路図である。

【図７】 従来のイメージセンサにおけるゲートパルス
の鈍り具合を説明するための説明図である。

【符号の説明】

１１…受光素子アレイ、 １２…電荷転送部、 １３…
多層配線群、 １４…共通信号線、 １５…駆動用Ｉ
Ｃ、 １６…ゲートパルス発生回路、 ２１…配線抵
抗、 ２２…寄生容量、 ＰＳ…ゲートパルス（駆動パ
ルス）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の受光素子を１ブロックとして複数
   ブロックをライン状に配列してなる受光素子アレイと、 前記受光素子毎に接続されて前記受光素子で発生した電
   荷を転送する複数の第１の薄膜トランジスタと、 前記受光素子毎に接続されて前記電荷転送後に前記受光
   素子に残留する電荷をリセットする複数の第２の薄膜ト
   ランジスタと、 前記第１の薄膜トランジスタに接続されて前記第１の薄
   膜トランジスタを介して転送された電荷を蓄積する容量
   部と、を具備してなるイメージセンサの駆動方法であっ
   て、 前記第１及び第２の薄膜トランジスタのチャネル層の移
   動度の大きさに応じた立ち上がり及び立ち下がり時間を
   有するパルスを前記第１及び第２の薄膜トランジスタの
   駆動パルスとして印加することを特徴とするイメージセ
   ンサの駆動方法。
2. 【請求項２】 第１及び第２の薄膜トランジスタのチャ
   ネル層をａ−Ｓｉで形成した場合に、駆動パルスの立ち
   上がり及び立ち下がり時間を５μsec以上とすることを
   特徴とする請求項１記載のイメージセンサの駆動方法。
3. 【請求項３】 駆動パルスは、第１のパルス幅を有し且
   つ第１及び第２の薄膜トランジスタの導通電圧に略等し
   い振幅を有する第１のパルスに、第１のパルス幅より小
   さな第２のパルス幅を有し且つ所定の振幅を有する第２
   のパルスを重畳したものに等価であることを特徴とする
   請求項１記載のイメージセンサの駆動方法。