JP2910485B2

JP2910485B2 - 画像読取装置及び画像読取方法

Info

Publication number: JP2910485B2
Application number: JP5053210A
Authority: JP
Inventors: 弘毅上床; 弘之三宅
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1993-02-19
Filing date: 1993-02-19
Publication date: 1999-06-23
Anticipated expiration: 2014-06-23
Also published as: US5777669A; JPH06245031A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリやスキャナ
等の画像入力装置に使用される画像読取装置及びその読
取方法に係り、特に、主走査方向にライン状に配列され
た受光素子を複数のブロックに分割し、マトリックス駆
動によりブロック毎に受光素子からの出力信号を読み取
るため、各受光素子毎に薄膜トランジスタを接続した画
像読取装置（ＴＦＴ駆動型イメージセンサ）において、
画像信号を読み取る際、各ブロックによる副走査方向の
読み取りの位置ずれを防止できる画像読取装置に関す
る。

【０００２】

【従来の技術】従来使用されている密着型のイメージセ
ンサは、原稿幅に略等しい長さの長尺状の受光素子アレ
イに原稿面からの反射光をロッドレンズアレイを介して
入射させ、受光素子アレイを構成する各受光素子の光電
変換により原稿の画像情報に対応する電気信号を検出す
るものである。この種のイメージセンサとしては、各受
光素子で発生した電荷を薄膜トランジスタ（ＴＦＴ）に
よりブロック単位でマトリックス配線を用いて転送し、
蓄積容量に電荷を一時保存した後に検出回路でブロック
毎に時系列的に信号を読み出すことにより、１個の駆動
用ＩＣで１ラインの画像情報を読み取り可能として製造
コストの軽減を図ることができるＴＦＴ駆動型イメージ
センサが提案されている。

【０００３】ＴＦＴ駆動型イメージセンサは、例えば図
８に示すように、原稿幅とほぼ同じ長さにわたり一定の
密度で複数個の受光素子Ｐを配列した受光素子アレイ５
０と、各受光素子Ｐに対して１：１に対応する複数個の
薄膜トランジスタ（ＴＦＴ）Ｔから成る薄膜トランジス
タアレイ５１と、受光素子Ｐに発生した電荷の検出を行
なう駆動用ＩＣ５２と、前記各薄膜トランジスタＴと駆
動用ＩＣ５２とをマトリックス接続する配線５３とから
構成されている。受光素子アレイ５０は、ｎ個を１ブロ
ックとしてＫブロック分の受光素子Ｐから構成されてい
る。各受光素子Ｐは薄膜トランジスタＴのドレイン電極
に接続され、ブロックを構成するｎ個の薄膜トランジス
タＴのソース電極側がそれぞれ信号検出のための駆動用
ＩＣ５２に接続されている。また、各薄膜トランジスタ
Ｔのゲート電極は、ブロック毎にゲート駆動線Ｇ1 〜Ｇ
k に接続されている。

【０００４】各受光素子Ｐはフォトダイオードであり、
カソ−ド側に正の電圧ＶB を印加することにより、逆バ
イアス状態としている。原稿面からの反射光が受光素子
アレイ５０に入射すると、蓄積期間中に光の入射によっ
て内部発生した正孔・電子対は電荷として、受光素子Ｐ
の等価容量と薄膜トランジスタＴのゲート，ドレイン間
のオーバーラップ容量に蓄積された後、薄膜トランジス
タＴのゲート駆動線Ｇ1 にパルスを印加し、ゲート駆動
線Ｇ1 により導通状態となる薄膜トランジスタ（Ｔ11〜
Ｔ1n）のドレイン側の電荷ｎビット分を、配線が有する
配線容量ＣL に転送する。そして、この蓄積電荷により
駆動用ＩＣ５２に接続される各共通信号線５４の電位が
変化し、この電位を駆動用ＩＣ５２内のボルテージフォ
ロワアンプで検出するとともに、アナログマルチプレク
サによって時系列に出力線５５に出力する。以降同様に
して、ゲート駆動線Ｇ2 〜ＧK にパルスを与えて薄膜ト
ランジスタＴをブロック毎に逐次ＯＮすることにより前
記動作を繰り返し、受光素子アレイ５０を形成するｎ×
Ｋビット分の信号を時系列的に読み取り（主走査方
向）、更にローラ等の原稿送り手段（図示せず）により
原稿を移動させて（副走査方向）前記動作を繰り返し、
原稿面全体の画像信号を得るものである（例えば、特開
平２−２６５３２号公報参照）。

【０００５】

【発明が解決しようとする課題】しかしながら上記構造
のＴＦＴ駆動型イメージセンサによると、主走査方向に
画素をブロック単位で読み取るのに対して、原稿送り手
段により原稿を受光素子アレイに対して副走査方向に相
対的に移動させるため、各ブロックで反射光により発生
する電荷を蓄積している間に、対応する原稿の位置がず
れてしまう。すなわち、画像信号のサンプリングタイミ
ングが画素毎にずれてしまう。このため、読み出した信
号に対応する画素位置が副走査方向に異なることによ
り、読み取りずれのある画像となってしまうという問題
点があった。

【０００６】また、上述した従来のイメ−ジセンサにお
いては、ブロック毎に順次画像信号を読み出すために、
各ブロックの対応する画素位置を共通の信号線で接続す
ることとなり、このため一般的には、信号線をマトリッ
クス状の多層配線としているが、信号線をこのようにマ
トリックス状に配置することにより、信号線間にいわゆ
るクロスト−ク現象が生じ、正常な画像信号が得られな
いという問題もあった。さらに、受光素子アレイを複数
列設けて、各受光素子に接続されるスイッチング素子を
設けると共に、受光素子アレイ上にカラ−フィルタを載
置し、それぞれの受光素子アレイ列で特定波長の光を読
み取るカラ−イメ−ジセンサとした場合には、主走査方
向に同じ位置を読み取るべき各色に対応する受光素子
は、副走査方向に数画素ピッチ置きに配列されている。
その一方、各ブロックでの蓄積、転送のタイミングは順
次に行われるようになっているので、原稿が移動してい
る時には、各ブロックで蓄積している時間に対応する分
だけ原稿の位置がずれてしまう。このため、画像出力と
しては色ずれのある画像になってしまうという問題があ
る。

【０００７】本発明は上記実情に鑑みてなされたもの
で、原稿画像の読取りずれや色ずれがなく、且つクロス
トークの発生を防止できる画像読取装置及び画像読取方
法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
請求項目１記載の画像読取装置は、複数ビットの受光素
子を１ブロックとし複数ブロックをライン状に配列して
成る受光素子アレイと、前記受光素子アレイで発生した
電荷を全ビット分一括に転送するため前記各受光素子に
接続した複数の第１のスイッチング素子と、前記転送動
作後に前記受光素子に残留する電荷を全ビット分一括に
リセットするため前記各受光素子に接続した複数の第２
のスイッチング素子と、前記転送された電荷を保持する
ため前記各第１のスイッチング素子に接続した複数の容
量部と、前記各容量部に保持された電荷を再転送するた
め前記第１のスイッチング素子に接続した複数の第３の
スイッチング素子とを有し、次の構成を含むことを特徴
としている。各ブロックにおける複数ビットの前記第３
のスイッチング素子同士は、ブロック数に対応する数の
各共通信号線により互に接続されている。前記各共通信
号線は、前記第３のスイッチング素子によって再転送さ
れた電荷を保持する配線容量部を有している。前記各共
通信号線は、前記配線容量部に保持された電荷を画像信
号として出力する信号検出手段に接続している。特に、
この画像読取装置において、第１のスイッチング素子及
び第２のスイッチング素子はソース電極，ドレイン電
極，ゲート電極を有する薄膜トランジスタで形成され、
前記ゲート電極は複数のビット毎に共通の制御線よりそ
れぞれ信号が供給されるように構成するものが好適であ
る。また、各受光素子は複数のビット毎に共通の電源供
給線よりバイアス電圧が供給されるように構成するのが
好適である。さらに、第１乃至第３のスイッチング素子
は薄膜トランジスタからなり、これら第１乃至第３のス
イッチング素子は順に略直線状に配設され、第１及び第
２のスイッチング素子をなす薄膜トランジスタの各ソー
ス及びドレイン電極はゲート電極を中心として同一側に
配置される一方、第３のスイッチング素子をなす薄膜ト
ランジスタのソース及びドレイン電極はそれぞれ前記第
１及び第２のスイッチング素子をなす薄膜トランジスタ
のソース及びドレイン電極の配設位置と反対側に配設さ
れたものが好適である。

【０００９】請求項５記載の画像読取方法は、請求項１
記載の画像読取装置において、各ブロック内において同
じ位置の第３のスイッチング素子を共通のゲート制御線
で駆動することにより、各ブロック内の第３のスイッチ
ング素子を順次駆動し、各容量部に保持された電荷を各
ブロックの第１ビット，各ブロックの第２ビット，各ブ
ロックの第３ビット，……の順に配線容量部に転送し、
駆動ＩＣにより順次読み取るものである。

【００１０】請求項６の画像読取方法は、請求項１記載
の画像読取装置の受光素子アレイを副走査方向に複数並
設すると共に、該複数の受光素子アレイの受光面側にカ
ラ−フィルタを配してなる画像読取装置の駆動方法であ
って、前記複数の受光素子アレイの各ブロックの同一位
置の受光素子に接続される前記第３のスイッチング素子
を同時に導通状態とすると共に、主走査方向に順に導通
状態としてゆくことにより前記複数の受光素子アレイか
ら主走査方向で同一位置にある受光素子の出力信号を同
時に得るものである。

【００１１】

【作用】請求項１記載の発明に係る画像読取装置によれ
ば、受光素子で発生した電荷は、第１のスイッチング素
子を介して容量部に一括転送されるが、この転送動作は
主走査方向で全ビット同一のタイミングで行われるの
で、そのため、従来と異なり読取りずれのない画像読取
装置が提供されることとなる。また、一括転送の後は、
各ブロックの対応ビット毎に読み取るので、ブロック毎
に共通信号線を接続することができ、共通接続線同士が
交差することなくクロストークの発生を防止することと
なる。

【００１２】請求項２記載の発明に係る画像読取装置に
よれば、第１及び第２のスイッチング素子のゲ−ト電極
はそれぞれ同一の制御線を介して制御信号が同時に入力
されるので、タイミングずれのない制御信号の供給がな
されることとなる。

【００１３】請求項３記載の発明に係る画像読取装置に
よれば、複数の受光素子毎には同一の電源供給線を介し
て電源が供給されることとなり、従来と異なり一つの電
源線が長く配設されることがないので、電源電圧の低下
が抑圧されることとなる。

【００１４】請求項４記載の発明に係る画像読取装置に
よれば、各薄膜トランジスタの製造工程におけるマスク
パタ−ンのアライメントずれに起因して生じる各薄膜ト
ランジスタの出力変動が相互に相殺されることとなり、
出力変動が抑圧される。

【００１５】請求項５記載の発明に係る画像読取方法に
よれば、各ブロックの同じ位置にある受光素子の電荷を
読み出すように第３のスイッチング素子を制御するの
で、信号線が従来と異なりマトリックス状の配線構造と
する必要がなくなり、そのため信号線間でのクロスト−
クが生じなくなるものである。

【００１６】請求項６記載の発明に係る画像読取方法に
よれば、各色毎にシリアルに読取信号が出力される従来
とは異なり、主走査方向で同一の位置にある受光素子の
信号が各色同時に読み出されることとなり、読取動作に
要する時間が従来に比して短縮されることとなる。

【００１７】

【実施例】本発明に係る画像読取装置の一実施例につい
て図１乃至図７を参照しながら説明する。ここで、図１
は本発明に係る画像読取装置の一構成例を示す回路図、
図２は図１に示された画像読取装置における一画素当り
の回路構成を示す回路図、図３は本実施例の動作を説明
するための主要部のタイミングチャ−ト、図４は配線の
配置についての他の実施例を示す構成図、図５は薄膜ト
ランジスタの配置構造の他の実施例を示す平面図、図６
はオ−バラップ容量の変化と薄膜トランジスタの配置構
造により出力値の変動量を試験した結果を示す説明図、
図７はオ−バラップ容量の変化に伴う主要部の信号波形
を示す波形図である。

【００１８】この画像読取装置は、ガラス等の絶縁性部
材からなる基板上に、フォトダイオ−ドＰをＮ個を併設
して１ブロックとし、このブロックをｎ個設けて受光素
子アレイ（Ｐ_1,1 〜Ｐ_n,N ）が形成されてなるものであ
る。本実施例においては、原稿の副走査方向において、
３つの受光素子アレイ１１ａ，１１ｂ，１１ｃが配置さ
れており、受光素子アレイ１１ａの上には赤（Ｒ）色光
のみを透過させるフィルタ（図示せず）が、受光素子ア
レイ１１ｂの上には緑（Ｇ）色光を透過させるフィルタ
が、受光素子アレイ１１ｃの上には青（Ｂ）色光を透過
させるフィルタが、それぞれ設けられていて、本装置は
カラ−の画像信号が得られるようになっている。また、
各フォトダイオ−ドＰには、電荷一括転送部１３が接続
されている。この電荷一括転送部１３は、上述の各フォ
トダイオ−ドＰに対応して設けられた薄膜トランジスタ
ＴＴからなり、１個のフォトダイオ−ドに対して１個の
薄膜トランジスタＴＴが直列接続された構成となってい
る。さらに、各フォトダイオ−ドＰ_1,1 〜Ｐ_n,N には、
電荷一括リセット部１２が接続されている。すなわち、
この電荷一括リセット部１２は、各フォトダイオ−ドＰ
_1,1 〜Ｐ_n,N に対応して設けられた薄膜トランジスタＴ
Ｒからなるもので、本実施例においては、この薄膜トラ
ンジスタＴＲのドレイン側は、フォトダイオ−ドＰ_1,1
〜Ｐ_n,N のアノ−ド側に接続される一方、ソ−ス側は接
地されている。

【００１９】上述の電荷一括転送部１３には、さらに電
荷転送部１４が接続されている。この電荷転送部１４
は、各フォトダイオ−ドＰ_1,1 〜Ｐ_n,N と同数の薄膜ト
ランジスタＴＭからなり、同一ブロック内の薄膜トラン
ジスタＴＭは、そのソ−ス側が共通信号線１５で互いに
接続されている。そして、この共通信号線１５は、先に
述べた３つの色毎に設けられた駆動用ＩＣ１８ａ，１８
ｂ，１８ｃの入力側に接続されている。また、先の電荷
転送部１４を構成する薄膜トランジスタＴＭの内、各ブ
ロックの主走査方向（図１において紙面左右方向）にお
いて同一の画素位置にある薄膜トランジスタＴＭのゲ−
ト電極は、配線１６ａによって相互に接続されると共
に、この配線１６ａは各ブロック毎に対応する画素位置
のものが、ゲ−トマトリックス部１７で接続されて、Ｎ
本のゲ−ト配線１６ｂにまとめられ、ゲ−トドライバ回
路１９に接続されるようになっている。尚、駆動用ＩＣ
１８ａ〜１８ｃは、図示しないが、ｎ本の共通信号線の
電位を時系列的に選択して出力線２０ａ，２０ｂ，２０
ｃへ出力するためのアナログスイッチが内蔵されてい
る。

【００２０】図２及び図３には、上述した画像読取装置
における一画素当りの回路図及びタイミングチャ−トが
示されており、以下、同図を参照しつつ一画素当り回路
構成及びその動作について説明する。受光素子としての
フォトダイオ−ドＰは、寄生容量Ｃｐを有しており、こ
の寄生容量Ｃｐはフォトダイオ−ドＰに対して並列接続
状態として表される。このフォトダイオ−ドＰのアノ−
ドには電荷一括転送用の薄膜トランジスタＴＴと、順次
転送用の薄膜トランジスタＴＭとが直列接続されてお
り、薄膜トランジスタＴＭのソ−ス側は駆動用ＩＣ１８
ａ〜１８ｃの電荷検出用アンプ２１に接続されている。
また、フォトダイオ−ドＰのアノ−ドとア−スとの間に
は付加容量Ｃ_ADD及び電荷リセット用の薄膜トランジス
タＴＲが接続されている。さらに、電荷一括転送用の薄
膜トランジスタＴＴと順次転送用の薄膜トランジスタＴ
Ｍとの接続点とア−ス間には、一括転送用容量ＣT が、
順次転送用の薄膜トランジスタＴＭのソ−スとア−ス間
には配線容量ＣL が、それぞれ形成されている。

【００２１】さらに、駆動用ＩＣ１８ａ〜１８ｃ内部に
は、電荷検出用アンプ２１とア−ス間に、配線容量ＣL
をリセットするためのリセット用ＭＯＳトランジスタ２
２が設けられている。尚、図２において、Ｃ_GSは薄膜ト
ランジスタのゲ−ト・ソ−ス間のオ−バラップ容量を、
Ｃ_GDはゲ−ト・ドレイン間のオ−バラップ容量を、それ
ぞれ表しており、さらに同図においては、これら記述の
横に括弧書きで上述した薄膜トランジスタＴＴ，ＴＲ，
ＴＭのいずれかを添字として記し、いずれの薄膜トラン
ジスタのオ−バラップ容量であるかを区別している。
尚、薄膜トランジスタＴＴ，ＴＲ，ＴＭは、静特性が同
一のものが用いられている。

【００２２】かかる構成において、フォトダイオ−ドＰ
で発生した光電荷は、一定時間寄生容量Ｃｐ、付加容量
Ｃ_ADD 、薄膜トランジスタＴＴの容量Ｃ_GD(TT) 及び薄
膜トランジスタＴＲのＣ_GD(TR) に、分配蓄積される。
そして、薄膜トランジスタＴＴのゲ−トにゲ−トパルス
ΦＧＴが印加されることにより、薄膜トランジスタＴＴ
が導通状態となり、上述の寄生容量Ｃｐ等に蓄積された
電荷は、一括転送用容量ＣT に転送蓄積される（図３
（ｃ）及び（ｄ））参照）。次に、薄膜トランジスタＴ
Ｔが非導通状態となった後、薄膜トラジスタＴＲのゲ−
トにゲ−トパルスΦＧＲが印加されて薄膜トランジスタ
ＴＲが導通状態となることによって寄生容量Ｃｐ、付加
容量Ｃ_ADD 、オ−バラップ容量Ｃ_GD(TT) 及びＣ_GD(TR)
に残された未転送電荷がリセットされることとなる（図
３（ａ）及び（ｂ）参照）。この後、薄膜トランジスタ
ＴＭのゲ−トにゲ−トパルスΦＧＭが印加され、薄膜ト
ランジスタＴＭが導通状態となることによって、一括転
送用容量ＣT に蓄積された電荷が配線容量ＣL に蓄積さ
れることとなる（図３（ｅ）及び（ｇ）参照）。そし
て、配線容量ＣL に電荷蓄積されたことによって駆動用
ＩＣ１８ａ〜１８ｃに接続される信号線１５の電位Ｖ３
が変化し、薄膜トランジスタＴＭが非導通状態となった
後にこの電位Ｖ３が駆動用ＩＣ１８ａ〜１８ｃ内に設け
られた電荷検出用アンプ２１により増幅されて出力線２
０ａ〜２０ｃに、それぞれ出力されることとなる。その
後、リセット用ＭＯＳトランジスタ２２がゲ−トパルス
ΦＲo の印加により導通状態となって、配線容量ＣL が
リセットされ、このリセット後の電荷検出用アンプ２１
の入力側の電位が基準電位として電荷検出用アンプ２１
に検出され、本装置に接続される信号処理回路（図示せ
ず）において、画像読取信号がない場合の基準値として
利用されるようになっている。

【００２３】尚、リセット用の薄膜トランジスタＴＲを
設けたのは、寄生容量Ｃｐと一括転送用容量ＣT の容量
比は、Ｃｐ：ＣT ＝１：１〜２程度であり、フォトダイ
オ−ドＰ側の残留電位が大となる傾向になるので、リセ
ットを行う必要があるためである。また、一括転送用容
量ＣT と配線容量ＣL との容量比は、ＣT ：ＣL ＝１：
１０程度で、先のＣｐの残留電位程でないにしても、１
０％程度の残留電位はあるので、リセット用ＭＯＳトラ
ンジスタ２２を導通させて配線容量ＣL をリセットする
際に、薄膜トランジスタＴＭも同時に導通させて一括転
送用容量ＣT をリセットするようにしている。

【００２４】次に、本装置全体の動作について図１、図
３、図９及び図１０を参照しつつ説明する。先ず、図１
及び図３を参照しつつ、本装置の基本的な動作を説明
し、次に図９及び図１０を参照しつつ特にＲ、Ｇ、Ｂの
各色素毎の画素デ−タの取得タイミングについて説明す
ることとする。初めに、図示されない回路よりスタ−ト
パルス（図３（ｈ）参照）がゲ−トドライバ−回路１９
と駆動用ＩＣ１８ａ〜１８ｃに入力され、このスタ−ト
パルスの入力から一定時間の間、フォトダイオ−ドＰ
は、光電荷の蓄積状態となる。一方、この間に駆動用Ｉ
Ｃ１８ａ〜１８ｃのリセット用ＭＯＳトランジスタ２２
にはゲ−トパルスΦＲo が入力され（図３（ｉ）参
照）、導通状態となって配線容量ＣL がリセットされ
て、この時の薄膜トランジスタＴＭのソ−ス側の電位、
すなわち、電荷検出用アンプ２１の入力側の電位が、フ
ォトダイオ−ドＰからの光電荷の読み出し開始前の基準
電位とされることとなる。次いで、薄膜トランジスタＴ
Ｔのゲ−トにゲ−トパルスΦＧＴが印加され（図３
（ｃ）参照）、薄膜トランジスタＴＴが導通状態となる
ことにより、先のフォトダイオ−ドＰの蓄積時間の間に
寄生容量Ｃｐ及び付加容量Ｃ_ADD に蓄積された電荷が一
括転送用容量ＣT に転送蓄積されることとなる。このフ
ォトダイオ−ドＰの蓄積電荷の転送は、各色のフォトダ
イオ−ドＰについて同時に行われるものである。そし
て、この電荷の転送により薄膜トランジスタＴＴのソ−
スと薄膜トランジスタＴＭとの接続点の電位Ｖ２は、転
送された電荷量に対応して図３（ｄ）に示されたように
上昇することとなる。

【００２５】一括転送用容量ＣT への転送終了後、薄膜
トランジスタＴＲのゲ−トへゲ−トパルスΦＧＲが印加
され、薄膜トランジスタＴＲが導通状態となることによ
り寄生容量Ｃｐ及び付加容量Ｃ_ADD に残った未転送電荷
のリセットが行われることとなる（図３（ａ）及び
（ｂ）参照）。そして、ゲ−トドライバ回路１９から
は、ゲ−トパルスΦＧＭ₁ が出力され（図３（ｅ）参
照）、ゲ−ト配線１６ｂ及びゲ−トマトリクス部１７を
介して各ブロックの一番目の薄膜トランジスタＴＭａ
_1,1 〜ＴＭａ_n,1 、ＴＭｂ_1,1 〜ＴＭｂ_n,1 ・・・ＴＭ
ｃ_1,1 〜ＴＭｃ_n,1 のゲ−トに印加され、これら薄膜ト
ランジスタＴＭが導通状態となって一括転送用容量ＣT
の電荷が各配線容量ＣL に転送蓄積されることとなる。
その結果、薄膜トランジスタＴＭのソ−ス側電位Ｖ３
は、配線容量ＣL へ転送された電荷量に対応して図３
（ｇ）に示されたように上昇することとなる。この電位
Ｖ３の変化は共通信号線１５の電位を変化させることと
なり、駆動用ＩＣ１８ａ〜１８ｃの内の図示しないｎ個
のアナログスイッチが順次導通状態となることによっ
て、各駆動用ＩＣ１８ａ〜１８ｃのそれぞれの出力線２
０ａ〜２０ｃには、時系列的に信号が出力される。すな
わち、駆動用ＩＣ１８ａの出力線２０ａからは、第１ブ
ロックにおける赤色用の受光素子アレイ１１ａの第１番
目のフォトダイオードＰａ_1,1 の読取り信号が、駆動用
ＩＣ１８ｂの出力線２０ｂからは、同じく第１ブロック
における緑色用の受光素子アレイ１１ｂの第１番目のフ
ォトダイオードＰｂ_1,1 の読取り信号が、駆動用ＩＣ１
８ｃの出力線２０ｃからは、同じく第１ブロックにおけ
る青色用の受光素子アレイ１１ｃの第１番目のフォトダ
イオ−ドＰｃ_1,1 の読取り信号が、同時に出力されるこ
ととなる。そして、その後には、出力２０ａからは第２
ブロックにおける赤色用の受光素子アレイ１１ａの第１
番目のフォトダイオ−ドＰａ_2,1 の読取り信号が、出力
線２０ｂからは第２ブロックにおける緑色用の受光素子
アレイ１１ｂの第１番目のフォトダイオ−ドＰｂ_2,1 の
読取り信号が、出力線２０ｃから第２ブロックにおける
青色用の受光素子アレイ１１ｃの第１番目のフォトダイ
オ−ドＰｃ_2,1 が同時に出力されるというようにして各
ブロックの同じ対応する位置にあるフォトダイオ−ドの
読取り信号が時系列的に読み出されるようになってい
る。

【００２６】そして、各ブロックの１番目のフォトダイ
オ−ドＰの出力信号が時系列的に読み出された後は、ゲ
−トパルスΦＧＭ₂ 〜ΦＧＭ_N により各ブロックの第２
乃至第Ｎの薄膜トランジスタＴＭａ_1,2 〜ＴＭａ_n,2 、
ＴＭｂ_1,2 〜ＴＭｂ_n,2 、ＴＭｃ_1,2 〜ＴＭｃ_n,2 から
ＴＭａ_1,N 〜ＴＭａ_n,N 、ＴＭｂ_1,N 〜ＴＭｂ_n,N 、Ｔ
Ｍｃ_1,N 〜ＴＭｃ_n,Nまでが、それぞれ導通状態となっ
て、上述したと同じように駆動用ＩＣ１８ａ〜１８ｃの
各出力線２０ａ〜２０ｃから各フォトダイオ−ドＰの読
取り信号が出力されることとなる。結局、本実施例にお
いては、画像を読み取る際には受光素子アレイ１１ａ〜
１１ｃにおいて主走査方向へ順次走査したのに対し、画
像信号の出力の際には、各色の画像信号が主走査方向に
おいて一度に出力されるのではなく、時間的に離散して
出力されることとなるものである。したがって、本装置
を使用する際には、図１には示されていないが、駆動用
ＩＣ１８ａ〜１８ｃの出力側にバッファメモリを設け、
駆動用ＩＣ１８ａ〜１８ｃから出力された信号をこのバ
ッファメモリに一旦蓄積して、主走査方向で１ライン分
の画像信号を得るようにする必要がある。この場合、原
稿をロ−ラ等の原稿送り手段（図示せず）により、１ラ
イン分づつ送り、その度毎に上述したような画像信号の
読取り、出力が繰り返されることとなる。

【００２７】次に、図９及び図１０を参照しつつ３色の
画素デ−タ間のタイミングの関係について説明する。初
めに、本装置の動作の理解を助けるために、従来のカラ
−画像読取装置における各色毎のデ−タの読み出しタイ
ミングについて説明する。図９（ｂ）には従来装置にお
けるカラ−画素デ−タの読み出しタイミングが示されて
いる。ここで、この従来装置の各色素毎の受光素子の配
列は、基本的には図１に示された構成と同様であるとす
る。また、図９中で用いられているＰan,N、Ｐbn,N、Ｐ
cn,N、の意味するところは、本発明の実施例におけるも
のと同一である。しかして、従来装置においては、第１
の受光素子アレイ（例えば、図１で言えば赤色（Ｒ）の
みを透過させるフィルタが取着された受光素子アレイ１
１ａに相当）の信号が読み出され（図９（ｂ）において
ＧM1〜ＧMNの期間）、つぎに第２の受光素子アレイ（例
えば、図１で言えば緑色（Ｇ）のみを透過させるフィル
タが取着された受光素子アレイ１１ｂに相当）の信号が
読み出され（図９（ｂ）において（ＧM(N+1)〜ＧM2N の
期間）、続いて第３の受光素子アレイ（例えば、図１で
言えば青色（Ｂ）のみを透過させるフィルタが取着され
た受光素子アレイ１１ｃに相当）の信号が読み出される
（図９（ｂ）において（ＧM(2N+1) 〜ＧM3N の期間）よ
うになっているものである。すなわち、従来装置におい
ては、各色毎に画素デ−タがシリアルに読み出されるよ
うになっていた。

【００２８】これに対し、本実施例の装置においては、
図９（ａ）に示されたように、各受光素子１１ａ〜１１
ｃの信号がパラレルに読み出されるようになっている。
すなわち、最初に、ゲ−ト期間ＧM1においては、ゲ−ト
パルスΦＧＭ₁ がゲ−トドライバ回路１９から出力され
ることによって、受光素子アレイ１１ａから各ブロック
の第１番目のフォトダイオ−ドＰａ_1,1 〜Ｐａ_n,1 の信
号がシリアルに、受光素子アレイ１１ｂから各ブロック
の第１番目のフォトダイオ−ドＰｂ_1,1 〜Ｐｂ_n,1 の信
号がシリアルに、受光素子アレイ１１ｃからはＰｃ_1,1
〜Ｐｃ_n,1 からの信号がシリアルに、それぞれ読み出さ
れる。そして、この各受光素子アレイ１１ａ〜１１ｃか
らの読み出しは同時に行われるようになっている（図９
（ａ）参照）。続いて、ゲ−ト期間ＧM2においては、ゲ
−トパルスΦＧＭ₂ がゲ−トドライバ回路１９から出力
されることによって、受光素子アレイ１１ａ〜１１ｃに
おける各ブロックの第２番目のフォトダイオ−ドＰの信
号が上述と同様にして読み出される。そして、以下上述
と同様にしてゲ−ト期間ＧMNまで順次読み出しが行われ
る（図９（ａ）参照）。したがって、本実施例の装置に
よればカラ−信号の読み出し時間は、図９（ｂ）で説明
した従来の方式に比して１／３に短縮されている。

【００２９】ところで、受光素子アレイ１１ａ〜１１ｃ
は、副走査方向において一定の間隔を隔て配置されてい
るので、各受光素子アレイ１１ａ〜１１ｃから同一の出
力タイミングで出力される信号は、被読み取り原稿の同
一の部位に対するものではない。したがって、図９
（ａ）で示されたようなタイミングで読み出された信号
を単純に合成すると、いわゆる色ずれが生じた画像信号
となってしまう。このため、各受光素子アレイ１１ａ〜
１１ｃから出力された信号を合成するには、この同一の
読み取り部分に対する各受光素子アレイ１１ａ〜１１ｃ
からの信号出力タイミングのずれを考慮して合成（いわ
ゆる色合わせ処理）を行う必要がある。図１０は、この
事を模式的に表したもので、図１０（ａ）は図９（ａ）
に示された各受光素子アレイ１１ａ〜１１ｃからの信号
の出力状態を、３サイクルに渡って表したものである。
先に述べたような色ずれの発生を回避するためには、図
１には示されてないが駆動用ＩＣ１８ａ〜１８ｃの出力
側に記憶回路を設け、図１０（ａ）に示されたタイミン
グで出力された信号をこの記憶回路に蓄積し、各受光素
子アレイ１１ａ〜１１ｃと被読み取り原稿（図示せず）
との副走査方向における相対速度を考慮しつつ一定時間
のずれを設けて蓄積された信号を出力してこれを合成す
ることが必要となる。本実施例においては、受光素子ア
レイ１１ａの信号については蓄積時間Ｔ１における信号
を、受光素子アレイ１１ｂの信号については蓄積時間Ｔ
２における信号を、受光素子アレイ１１ｃの信号につい
ては蓄積時間Ｔ３における信号を、それぞれ合成する
（図１０（ｂ）の区間イの部分参照）ことにより色ずれ
がない画像信号が得られることとなる。例えば、被読み
取り原稿（図示せず）が固定され、受光素子アレイ１１
ａ〜１１ｃが副走査方向で移動されるものとすれば、図
１０（ｂ）では、蓄積時間Ｔ１経過した時点で受光素子
１１ｂが丁度被読み取り原稿と正対する位置に移動し、
さらに、蓄積時間Ｔ２経過した時点で受光素子１１ｃが
丁度被読み取り原稿と正対する位置に移動し、それぞれ
被読み取り原稿を正面から読み取った信号が得られるこ
ととなるので、これらを合成することによって先に述べ
たように色ずれのない画像信号が得られるものである。

【００３０】次に、電源電圧等を供給する配線の構造に
ついての他の実施例を図４を参照しつつ説明する。尚、
同図においてＰＤは、１ブロック分の受光素子アレイを
示すものである。この例は、受光素子アレイの各ブロッ
クの電源線を相互に接続する第１の均圧配線２３を配す
る一方、薄膜トランジスタＴＲ、ＴＴにおいても、ゲ−
トパルスΦＧＲ、ΦＧＴが供給される配線を各ブロック
間で接続する第２の均圧配線２４及び第３の均圧配線２
５を設けているものである（図４（ａ）参照）。このよ
うな均圧配線を設けることにより、例えば、図４（ｂ）
に示されたように薄膜トランジスタＴＲのゲ−トを順に
接続した際、この接続線を電気的に解析すると、図４
（ａ）に示されたように各ゲ−ト間に直列に配された複
数の抵抗ｒと、この抵抗ｒの接続点とア−ス間に配され
たコンデンサＣとで表される。したがって、この抵抗ｒ
とコンデンサＣとによって、ゲ−トパルスの印加点から
離れるに従って、パルス波形が崩れると共にその信号値
が小さくなり、本来同時に導通となるべきものが、その
動作タイミングにずれを生じたり、最悪の場合には導通
しない薄膜トランジスタも現れることがある。しかし、
図４（ａ）に示された実施例で設けられた各均圧配線２
３〜２５の等価抵抗Ｒ（図４（ｂ）参照）は、先の等価
抵抗ｒが複数直列に接続されたものと比して比較的小さ
いので、上述したような不具合を解消することができる
ものである。

【００３１】次に、図５を参照しつつ各薄膜トランジス
タＴＴ、ＴＲ、ＴＭのソ−ス・ドレインの配置構造の他
の実施例について説明する。先ず、薄膜トランジスタの
製造工程において、マスクアライメントに誤差が生じる
と、ゲ−トとソ−ス或いはゲ−トとドレイン間に形成さ
れるいわゆるオ−バ−ラップ容量が変化するが、このオ
−バラップ容量の変化は次のような理由により薄膜トラ
ンジスタの出力信号の大きさに影響を与える。すなわ
ち、オ−バラップ容量の変化は、ソ−ス又はドレインに
接続されるコンデンサ容量と共に、いわゆるフィ−ドス
ル−電圧を変えることとなるが、このフィ−ドスル−電
圧は薄膜トランジスタの出力値を変えるものであるの
で、結局、マスクアライメントの誤差に起因するオ−バ
ラップ容量の変化は、薄膜トランジスタの出力値に変動
をきたすものとなる。

【００３２】一方、各薄膜トランジスタＴＴ、ＴＲ、Ｔ
Ｍの構造としては、それぞれソ−ス・ドレインをゲ−ト
を中心に左右（図５において紙面左右）いずれにも配置
することができるので、考えられる構造の組み合わせと
しては８通り（２×２×２）あることとなる。そして、
このソ−ス・ドレインの配置構造は先のオ−バラップ容
量に影響を与えるが、その影響の度合いは、それぞれ構
造によってことなるものである。しかし、８通りの組み
合わせの内、ゲ−トを中心として線対称となるものが丁
度半分あるので、オ−バラップ容量に与える構造は、図
５に示されるように４つのタイプに分類することができ
る。例えば、図５のＴｙｐｅ１には、２つの配置構造が
示されている。すなわち、同図（ａ）は薄膜トランジス
タＴＴ、ＴＲ、ＴＭが配される基板上面（図５において
紙面表面）からみて、いずれの薄膜トランジスタＴＴ、
ＴＲ、ＴＭもドレイン２６ａ〜２６ｃが左側に、ソ−ス
２７ａ〜２７ｃが右側に、ぞれぞれ配置されており、薄
膜トランジスタＴＴのソ−ス２７ａと薄膜トランジスタ
ＴＭのドレイン２６ｃを接続する配線が薄膜トランジス
タＴＲのソ−ス２７ｂ側を通るように配されている。

【００３３】これに対して、同図（ｂ）に示された構造
は、各薄膜トランジスタＴＴ、ＴＲ、ＴＭのドレイン２
６ａ〜２６ｃは右側に、ソ−ス２７ａ〜２７ｃは左側
に、それぞれ配されると共に、薄膜トランジスタＴＴの
ソ−ス２７ａと薄膜トランジスタＴＭのドレイン２６ｃ
を接続する配線が薄膜トランジスタＴＲのソ−ス２７ｂ
側を通るように配されているものである。この２つ構造
は、丁度ゲ−ト２８ａ〜２８ｃを中心として線対称であ
るので、その構造がオ−バラップ容量に与える影響は、
基本的に同一である。以下、同図（ｃ）及び（ｄ）に示
されたタイプ２、同図（ｅ）及び（ｆ）に示されたタイ
プ３、同図（ｇ）及び（ｈ）に示されたタイプ４は、そ
れぞれ構造が線対称となるものである。

【００３４】図６には３つの薄膜トランジスタＴＴ、Ｔ
Ｒ、ＴＭの大きさが、ＴＴ＜ＴＲ＜ＴＭである場合にお
いて、マスクアライメントのずれが出力変動に及ぼす影
響が図５に示された４つの配置構造でどのように異なる
かを、試験した結果が示されている。同図は、ゲ−トと
ドレインとのオ−バラップによって生ずる容量Ｃ_GDの変
化によって生じる出力変動が先の薄膜トランジスタの配
線構造の４つのタイプによってどのように異なるかを表
したものである。例えば、同図において、タイプ１での
出力変動を見ると、マスクアライメントにずれが無く、
Ｃ_GDが０．０８５ｐＦの場合、出力の変動は２．２ｍＶ
である。これに対し、マスクアライメントにずれが生
じ、Ｃ_GDが大きくなった場合、すなわち、この図６の試
験例においてはＣ_GD＝０．１０５となった場合の出力の
変動は２６ｍＶであった。一方、Ｃ_GDが小さくなった場
合、すなわちこの試験例においてはＣ_GD＝０．０６５と
なった場合、その出力変動は−２０．３ｍＶであった。
そして、図６においてＣ_GDの変化に対する出力変動値を
記した欄の右隣には、マスクアライメントずれが無い場
合の出力値の変動量とマスクアライメントのずれによっ
てＣ_GDが小さくなった場合における出力値の変動量との
差ΔＶ１が、また、その右隣にはマスクアライメントず
れが無い場合の出力値の変動量とマスクアライメントの
ずれによってＣ_GDが大きくなった場合における出力値の
変動量との差ΔＶ２が、それぞれ示されている。先のタ
イプ１の例では、ΔＶ１＝−２２．５ｍＶと、ΔＶ２＝
２３．８ｍＶとなっている。結局、この図６に示された
試験結果からは、タイプ２（図５（ｃ）及び（ｄ）参
照）の場合に出力変動が最も小さいと言うことができ
る。換言すれば、タイプ２の配置がマスクアライメント
のずれに伴うオ−バラップ容量の変化が出力変動へ及ぼ
す影響の度合いが一番小さくて済むと言うことができ
る。

【００３５】また、図７にはマスクアライメントのずれ
が薄膜トランジスタの出力値の変動をプラス方向とする
ような場合にあって、薄膜トランジスタの配置構造のタ
イプ１乃至４における主要部の信号波形の変化を示した
波形図が示されており、以下、同図を参照しつつ主要部
における信号の変化について説明する。尚、同図におい
て、点線はマスクアライメントのずれがない場合を、実
線は出力変動がプラス側の場合を、それぞれ示してい
る。また、Ｖ１は薄膜トランジスタＴＴのドレイン側の
電位（図２参照）を、Ｖ２は薄膜トランジスタＴＴと薄
膜トランジスタＴＭとの接続点における電位（図２参
照）を、Ｖ３は薄膜トランジスタＴＭのソ−ス電位（図
２参照）を、それぞれ表している。

【００３６】同図において（ａ）はタイプ１におけるＶ
１〜Ｖ３の波形図を、（ｂ）はタイプ２におけるＶ１〜
Ｖ３の波形図を、（ｃ）はタイプ３におけるＶ１〜Ｖ３
の波形図を、（ｄ）はタイプ４におけるＶ１〜Ｖ３の波
形図を、それぞれ示している。例えば、タイプ１におい
て、薄膜トランジスタＴＴのドレイン側のオ−バラップ
容量が増える方向へマスクアライメントにずれが生じた
場合、他の薄膜トランジスタＴＲ、ＴＭも同一基板上に
製造される関係から何等影響を受けないわけではなく、
薄膜トランジスタＴＴのドレイン側のオ−バラップ容量
Ｃ_GDが増加するだけでなく、薄膜トランジスタＴＲのド
レイン側オ−バラップ容量及び薄膜トランジスタＴＭの
ソ−ス側のオ−バラップ容量も増加する一方、薄膜トラ
ンジスタＴＴ、ＴＲのソ−ス側のオ−バラップ容量及び
薄膜トランジスタＴＭのドレイン側のオ−バラップ容量
は減少することとなり、それに伴っていわゆるフィ−ド
スル−量も変化し、その結果、Ｖ１乃至Ｖ３は図７
（ａ）において実線で示されるように変化する。特に、
Ｖ３はマスクアライメントのずれがない場合（同図点線
波形参照）に比して、プラス方向へ増大しているのが窺
え、これは先の図６において、タイプ１の場合Ｃ_GDが大
きくなった際に、出力の変動がプラス側へ増大している
ことと一致しており、図６の試験結果を裏付けしている
といえるものである。他のタイプ２乃至４については、
説明は省略するがタイプ１の場合と同様に図６の試験結
果を裏付ける波形図となっている。

【００３７】

【発明の効果】以上、説明したように、請求項１記載の
発明に係る画像読取装置においては、各受光素子で発生
した電荷を同時に一旦蓄積する容量部を設けると共にこ
の容量部に転送された電荷を各ブロックの同じ位置にあ
る受光素子の電荷毎に読み出すように構成することによ
り、受光素子からの電荷の出力は、主走査方向において
同一のタイミングとなるので、従来と異なり読取りずれ
のない画像読取装置を提供することができるという効果
を奏するものである。また、同一タイミングで一括して
容量部に転送された電荷は、各ブロックの同じ位置にあ
る受光素子の電荷毎に読み出すようにしているので、共
通接続線同士が交差することのない配線が可能となり
（ブロック毎に共通信号線を接続することができ）、い
わゆる従来のクロストーク現象の発生がなくなり良好な
画像信号を得ることができる画像読取装置を提供すると
いう効果を奏するものである。

【００３８】また、請求項２記載の発明に係る画像読取
装置においては、タイミングのずれのない制御信号が供
給されるので、制御信号のタイミングずれに起因するよ
うな誤動作がなく、装置の信頼性を向上することができ
る。さらに、請求項３記載の発明に係る画像読取装置に
おいては、従来と異なり電源から離れた受光素子へ印加
される電源電圧が低下するようなことがなくなり、所定
の電源電圧が確実に供給されることにより動作の確実性
が確保される。

【００３９】またさらに、請求項４記載の発明に係る画
像読取装置においては、薄膜トランジスタの製造過程に
おけるマスクパタ−ンのアライメントずれによる出力変
動が小さく抑圧される。さらに、請求項５及び６記載の
画像読取方法においては、受光素子の電荷を各ブロック
で同じ位置にある受光素子毎に読み出すようにしたの
で、そのため信号線はブロック毎に共通とすることがで
き、従来と異なり信号線がマトリクス状の構造となるこ
とがないので、いわゆる従来のクロスト−ク現象の発生
がなくなり良好な画像信号を得ることができるという効
果を奏するものである。

【図面の簡単な説明】

【図１】本発明に係る画像読取装置の一実施例を示す
回路図である。

【図２】図１に示された実施例における一画素当りの
等価回路図である。

【図３】図１に示された画像読取装置の動作を説明す
るための主要部におけるタイミングチャート図である。

【図４】画像読取装置の配線構造の他の実施例を示す
平面図である。

【図５】画像読取装置に用いられる薄膜トランジスタ
の配置構造の他の実施例を示す平面図である。

【図６】オ−バラップ容量の変動に起因する出力変動
が薄膜トラジスタ配置構造によりどのように異なるかを
説明するために試験した結果を示した説明図である。

【図７】オ−バラップ容量の変動に起因する出力変動
が薄膜トラジスタ配置構造によりどのように異なるかを
説明するための主要部の信号波形図である。

【図８】従来のＴＦＴ駆動型イメ−ジセンサの一実施
例を示す回路図である。

【図９】本実施例及び従来装置における各受光素子ア
レイからの信号出力タイミングを説明するためのタイミ
ング図である。

【図１０】副走査方向における各受光素子アレイの位
置ずれに起因する色合わせを説明するための説明図であ
る。

【符号の説明】

１１ａ〜１１ｃ…受光素子アレイ、１２…電荷一括リ
セット部、１３…電荷一括転送部、１４…電荷転送
部、１５…共通信号線、１７…ゲ−トマトリクス
部、１８ａ〜１８ｃ…駆動用ＩＣ、１９…ゲ−トド
ライバ回路、２０ａ〜２０ｃ…出力線、２３…第１
の均圧線、２４…第２の均圧線、２５…第３の均圧
線

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 1/024 - 1/207 H01L 27/14 - 27/148

Claims

(57)【特許請求の範囲】

【請求項１】複数ビットの受光素子を１ブロックとし複
数ブロックをライン状に配列して成る受光素子アレイ
と、前記受光素子アレイで発生した電荷を全ビット分一
括に転送するため前記各受光素子に接続した複数の第１
のスイッチング素子と、前記転送動作後に前記受光素子
に残留する電荷を全ビット分一括にリセットするため前
記各受光素子に接続した複数の第２のスイッチング素子
と、前記転送された電荷を保持するため前記各第１のス
イッチング素子に接続した複数の容量部と、前記各容量
部に保持された電荷を再転送するため前記第１のスイッ
チング素子に接続した複数の第３のスイッチング素子と
を有し、各ブロックにおける複数ビットの前記第３のスイッチン
グ素子同士はブロック数に対応する数の各共通信号線に
より互に接続し、前記各共通信号線は前記第３のスイッチング素子によっ
て再転送された電荷を保持する配線容量部を有し、前記各共通信号線は前記配線容量部に保持された電荷を
画像信号として出力する信号検出手段に接続して成るこ
とを特徴とする画像読取装置。
【請求項２】請求項１記載の画像読取装置において、
第１のスイッチング素子及び第２のスイッチング素子は
ソース電極，ドレイン電極，ゲート電極を有する薄膜ト
ランジスタで形成され、前記ゲート電極は複数のビット
毎に共通の制御線よりそれぞれ信号が供給されるよう構
成する画像読取装置。
【請求項３】請求項１記載の画像読取装置において、
各受光素子は複数のビット毎に共通の電源供給線よりバ
イアス電圧が供給されるよう構成する画像読取装置。
【請求項４】請求項１記載の画像読取装置において、
第１乃至第３のスイッチング素子は薄膜トランジスタか
らなり、これら第１乃至第３のスイッチング素子は順に
略直線状に配設され、第１及び第２のスイッチング素子
をなす薄膜トランジスタの各ソ−ス及びドレイン電極は
ゲ−ト電極を中心として同一側に配置される一方、第３
のスイッチング素子をなす薄膜トランジスタのソ−ス及
びドレイン電極はそれぞれ前記第１及び第２のスイッチ
ング素子をなす薄膜トランジスタのソ−ス及びドレイン
電極の配設位置と反対側に配設されたことを特徴とする
画像読取装置。
【請求項５】請求項１記載の画像読取装置の画像読取
方法において、各ブロック内において同じ位置の第３の
スイッチング素子を共通のゲート制御線で駆動すること
により、各ブロック内の第３のスイッチング素子を順次
駆動し、各容量部に保持された電荷を各ブロックの第１
ビット，各ブロックの第２ビット，各ブロックの第３ビ
ット，……の順に配線容量部に転送し、駆動ＩＣにより
順次読み取る画像読取方法。
【請求項６】請求項１記載の画像読取装置の受光素子
アレイを副走査方向に複数並設すると共に、該複数の受
光素子アレイの受光面側にカラ−フィルタを配してなる
画像読取装置の読取方法であって、前記複数の受光素子
アレイの各ブロックの同一位置の受光素子に接続される
前記第３のスイッチング素子を同時に導通状態とすると
共に、主走査方向に順に導通状態としてゆくことにより
前記複数の受光素子アレイから主走査方向で同一位置に
ある受光素子の出力信号を同時に得ることを特徴とする
画像読取装置の画像読取方法。