CN212571000U - 低温多晶氧化物阵列基板 - Google Patents
低温多晶氧化物阵列基板 Download PDFInfo
- Publication number
- CN212571000U CN212571000U CN202021506936.9U CN202021506936U CN212571000U CN 212571000 U CN212571000 U CN 212571000U CN 202021506936 U CN202021506936 U CN 202021506936U CN 212571000 U CN212571000 U CN 212571000U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor pattern
- gate
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 239000004065 semiconductor Substances 0.000 claims abstract description 240
- 239000010409 thin film Substances 0.000 claims abstract description 122
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 45
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 513
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 54
- 238000002161 passivation Methods 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 45
- 238000000034 method Methods 0.000 description 46
- 230000008569 process Effects 0.000 description 39
- 238000000151 deposition Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229910021645 metal ion Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 239000012495 reaction gas Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型提供一种低温多晶氧化物阵列基板。本实用新型提供的低温多晶氧化物阵列基板，包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，第一遮光层和第二遮光层间隔设置在衬底基板上，第一薄膜晶体管和第二薄膜晶体管沿阵列基板的层叠方向分别设置在第一遮光层和第二遮光层上方；第一薄膜晶体管包括第一半导体图形、第一源极、第一漏极和第一栅极；第二薄膜晶体管包括第二半导体图形、第二源极、第二漏极和第二栅极；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形。本实用新型提供的阵列基板在满足高分辨率要求的同时，可降低显示面板的功耗。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种低温多晶氧化物阵列基板。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称： TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。近年来随着TFT-LCD的飞速发展，尤其液晶电视的发展更为迅速，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的主流。
传统TFT-LCD通常采用多晶硅薄膜晶体管，其迁移率较高，迁移率大于 30cm2/V.s。多晶硅薄膜晶体管一般通过准分子激光退火(Excimer Laser Annealing，简称：ELA)工艺制作而成，但是在进行激光退火时，由于激光脉冲宽幅的限制，形成的多晶硅均一性差，这直接影响到薄膜晶体管的均一性，使其不适用于大尺寸的液晶面板；另外，多晶硅薄膜晶体管虽然迁移率高，但关态电流大，用其驱动像素电极时功耗较高。目前，TFT-LCD还采用金属氧化物薄膜晶体管，金属氧化物薄膜晶体管也具有较高的迁移率，一般在10～30cm2/V.s左右，虽然迁移率比多晶硅薄膜晶体管稍低，但也可以充分满足像素区域的驱动需求，且金属氧化物薄膜晶体管的关态电流远小于多晶硅薄膜晶体管，用其驱动像素电极，可以降低显示面板的功耗。
但是，随着显示产品向大尺寸、高分辨率的方向发展，现有的薄膜晶体管结构无法完全满足需求，且增大了显示面板的功耗。
实用新型内容
本实用新型提供一种低温多晶氧化物阵列基板，阵列基板在满足高分辨率要求的同时，可降低显示面板的功耗。
本实用新型的一方面提供一种低温多晶氧化物阵列基板，该阵列基板包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，第一遮光层和第二遮光层间隔设置在衬底基板上，第一薄膜晶体管和第二薄膜晶体管沿阵列基板的层叠方向分别设置在第一遮光层和第二遮光层上方；
第一薄膜晶体管包括位于第一遮光层上方的第一半导体图形、分别连接在第一半导体图形两侧的第一源极和第一漏极以及间隔设置在第一半导体图形上方的第一栅极；第二薄膜晶体管包括位于第二遮光层上方的第二半导体图形、分别连接在第二半导体图形两侧的第二源极和第二漏极以及间隔设置在第二半导体图形上方的第二栅极；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形；
其中，第一栅极与第一遮光层连接，第二栅极与第二遮光层连接。
在一种可能的实施方式中，第一半导体图形在衬底基板上的正投影位于第一遮光层的覆盖范围内，第二半导体图形在衬底基板上的正投影位于第二遮光层的覆盖范围内。
在一种可能的实施方式中，阵列基板还包括缓冲层和栅极绝缘层，缓冲层设在衬底基板上且覆盖第一遮光层和第二遮光层，第一半导体图形和第二半导体图形设在缓冲层上；
栅极绝缘层设在缓冲层上且覆盖第一半导体图形和第二半导体图形，第一栅极和第二栅极设在栅极绝缘层上。
在一种可能的实施方式中，栅极绝缘层和缓冲层中设有贯通的第一接触孔和第二接触孔，第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
在一种可能的实施方式中，缓冲层包括依次层叠在衬底基板上的第一缓冲层和第二缓冲层。
在一种可能的实施方式中，第一缓冲层为氮化硅层，第二缓冲层为氧化硅层。
在一种可能的实施方式中，栅极绝缘层包括依次层叠在缓冲层上的第一氧化硅层和第二氧化硅层，第一氧化硅层的致密性高于第二氧化硅层的致密性。
在一种可能的实施方式中，阵列基板还包括栅极保护层，栅极保护层设在栅极绝缘层上且覆盖第一栅极和第二栅极。
在一种可能的实施方式中，第一源极、第一漏极、第二源极和第二漏极设在栅极保护层上，栅极保护层和栅极绝缘层中设有贯通的第三接触孔、第四接触孔、第五接触孔和第六接触孔，第一源极和第一漏极分别通过第三接触孔和第四接触孔与第一半导体图形接触，第二源极和第二漏极分别通过第五接触孔和第六接触孔与第二半导体图形接触。
在一种可能的实施方式中，阵列基板还包括钝化层和像素电极，钝化层设置在栅极保护层上且覆盖第一源极、第一漏极、第二源极和第二漏极，像素电极设置在钝化层上，钝化层中设有导电过孔，第二漏极通过导电过孔与第二漏极接触。
本实用新型的另一方面提供一种低温多晶氧化物阵列基板的制作方法，用于制作如上任一项所述的低温多晶氧化物阵列基板，该制作方法包括如下步骤：
在衬底基板上形成间隔的第一遮光层和第二遮光层；
在第一遮光层和第二遮光层上方分别形成第一半导体图形和第二半导体图形；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形；
在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极；
在第一栅极和第二栅极上方同时形成与第一半导体图形两侧连接的第一源极、第一漏极和与第二半导体图形两侧连接的第二源极和第二漏极；并使得第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
在一种可能的实施方式中，在衬底基板上形成间隔的第一遮光层和第二遮光层，具体包括如下步骤：
在衬底基板上沉积遮光层；
对遮光层进行光刻工艺以使其形成间隔的第一遮光层和第二遮光层。
在一种可能的实施方式中，在第一遮光层和第二遮光层上方分别形成第一半导体图形和第二半导体图形，具体包括如下步骤：
在衬底基板上沉积形成缓冲层，缓冲层覆盖第一遮光层和第二遮光层；
在缓冲层上沉积形成非晶硅层；
对非晶硅层进行退火工艺以使其形成多晶硅层；
对多晶硅层进行光刻工艺以使其形成第一半导体图形；
在缓冲层上沉积形成金属氧化物半导体层，金属氧化物半导体层覆盖第一半导体图形；
对金属氧化物半导体层进行光刻工艺以使其形成第二半导体图形。
在一种可能的实施方式中，在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极，具体包括如下步骤：
在缓冲层上沉积形成栅极绝缘层，栅极绝缘层覆盖第一半导体图形和第二半导体图形；
在栅极绝缘层和缓冲层中形成贯通的第一接触孔和第二接触孔；
在栅极绝缘层上沉积形成栅金属层；
对栅金属层进行光刻工艺以使其形成第一栅极和第二栅极；其中，第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
在一种可能的实施方式中，在第一栅极和第二栅极上方同时形成与第一半导体图形两侧连接的第一源极、第一漏极和与第二半导体图形两侧连接的第二源极和第二漏极，具体包括如下步骤：
在栅极绝缘层上沉积形成栅极保护层，栅极保护层覆盖第一栅极和第二栅极；
在栅极保护层和栅极绝缘层中形成贯通的第三接触孔、第四接触孔、第五接触孔和第六接触孔；
在栅极保护层上沉积形成源漏极金属层；
对源漏极金属层进行一次光刻工艺以使其形成第一源极、第一漏极、第二源极和第二漏极；其中，第一源极和第一漏极分别通过第三接触孔和第四接触孔与第一半导体图形接触，第二源极和第二漏极分别通过第五接触孔和第六接触孔与第二半导体图形接触。
在一种可能的实施方式中，在第一栅极和第二栅极上方同时形成与第一半导体图形两侧连接的第一源极、第一漏极和与第二半导体图形两侧连接的第二源极和第二漏极之后，还包括如下步骤：
在栅极保护层上沉积形成钝化层，钝化层覆盖第一源极、第一漏极、第二源极和第二漏极；
在钝化层中对应第二漏极的部位形成贯通的导电过孔；
在钝化层上沉积形成透明导电层；
对透明导电层进行光刻工艺以使其形成像素电极，像素电极通过导电过孔与第二漏极接触。
本实用新型提供一种低温多晶氧化物阵列基板，阵列基板通过在衬底基板上设置第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一半导体图形为多晶硅半导体图形，第二薄膜晶体管的第二半导体图形为金属氧化物半导体图形，即第一薄膜晶体管为多晶硅TFT，第二薄膜晶体管为金属氧化物TFT；在实际应用中，可利用多晶硅TFT高迁移率的特性使其驱动周边电路，利用金属氧化物TFT关态电流小的特性使其驱动像素电极，第一薄膜晶体管和第二薄膜晶体管共同作用于阵列基板的每个像素，可以满足大尺寸显示面板的高分辨率需求，且可降低显示面板的功耗；其中，通过在衬底基板上对应第一半导体图形和第二半导体图形的部位分别设置第一遮光层和第二遮光层，可以避免光线照射至第一半导体图形和第二半导体图形，以免影响第一薄膜晶体管和第二薄膜晶体管的稳定性。
LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)薄膜晶体管阵列基板通过在一个子像素内集成低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)TFT和氧化物(Oxide)TFT这两种器件，LTPO面板技术结合了LTPS TFT 工艺驱动能力强和Oxide TFT工艺漏电小、功耗低的优点，利用LTPS TFT驱动显示器，Oxide TFT用于开关，因而可以有效降低显示面板的功耗。
附图说明
为了更清楚地说明本实用新型或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例一提供的低温多晶氧化物阵列基板的结构示意图；
图2为本实用新型实施例一提供的在栅极绝缘层和缓冲层中形成第一接触孔和第二接触孔的俯视结构图；
图3为本实用新型实施例二提供的低温多晶氧化物阵列基板的制作方法的流程示意图；
图4为本实用新型实施例二提供的在衬底基板上形成间隔的第一遮光层和第二遮光层的结构示意图；
图5为本实用新型实施例二提供的在第一遮光层和第二遮光层上分别形成第一半导体图形和第二半导体图形的流程示意图；
图6为本实用新型实施例二提供的在衬底基板上形成缓冲层的结构示意图；
图7为本实用新型实施例二提供的在缓冲层上形成第一半导体图形的结构示意图；
图8为本实用新型实施例二提供的在缓冲层上形成第二半导体图形的结构示意图；
图9为本实用新型实施例二提供的在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极的流程示意图；
图10为本实用新型实施例二提供的在缓冲层上形成栅极绝缘层的结构示意图；
图11为本实用新型实施例二提供的在栅极绝缘层上形成第一栅极和第二栅极的结构示意图；
图12为本实用新型实施例二提供的形成第一源极、第一漏极、第二源极和第二漏极的流程示意图；
图13为本实用新型实施例二提供的在栅极绝缘层上形成栅极保护层的结构示意图；
图14为本实用新型实施例二提供的在栅极保护层和栅极绝缘层中形成第三接触孔、第四接触孔、第五接触孔和第六接触孔的结构示意图；
图15为本实用新型实施例二提供的在栅极保护层上形成第一源极、第一漏极、第二源极和第二漏极的结构示意图；
图16为本实用新型实施例二提供的在栅极保护层上形成钝化层和像素电极的结构示意图。
附图标记说明：
1-衬底基板；21-第一遮光层；22-第二遮光层；3-第一薄膜晶体管；31-第一半导体图形；32-第一源极；33-第一漏极；34-第一栅极；4-第二薄膜晶体管；41-第二半导体图形；42-第二源极；43-第二漏极；44-第二栅极；5-缓冲层；51-第一缓冲层； 52-第二缓冲层；6-栅极绝缘层；61-第一氧化硅层；62-第二氧化硅层；7-栅极保护层； 8-钝化层；81-导电过孔；9-像素电极；
a-第一接触孔；b-第二接触孔；c-第三接触孔；d-第四接触孔；e-第五接触孔；f-第六接触孔。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
近年来薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称： TFT-LCD)获得了飞速发展，尤其对于液晶电视，其尺寸和分辨率不断提高，目前世界上最大的液晶电视已经超过100英寸。
目前，TFT-LCD中的薄膜晶体管(Thin-film transistor，简称：TFT)大多为迁移率较高的多晶硅TFT，多晶硅TFT通常采用准分子激光退火(Excimer Laser Annealing，简称：ELA)工艺制成，由于激光脉冲宽幅的限制，形成的多晶硅均一性差，这直接影响到TFT的均一性，严重限制其应用，TFT一般只能用于6G (1200*1800mm)以下的显示面板，不适合大尺寸显示面板。
另外，多晶硅TFT虽然迁移率较高，但多晶硅TFT的关态电流大，用其驱动像素电极时，功耗较高。因此，现有技术中，通过金属氧化物TFT来代替多晶硅TFT，金属氧化物TFT的迁移率也较高(略低于多晶硅TFT)，可以充分满足像素驱动需求；并且，金属氧化物TFT具有较低的关态电流，用其驱动像素电极，可以降低显示面板的功耗。
但是，随着显示面板的分辨率的增大，无论是多晶硅TFT还是金属氧化物TFT，均无法满足显示面板的高分辨率需求，且显示面板的功耗增大。
因此，本实施例提供一种低温多晶氧化物阵列基板，以在满足大尺寸显示面板的高分辨率需求的基础上，降低显示面板的功耗。
其中，LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)阵列基板通过在一个子像素内集成低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)TFT和氧化物(Oxide)TFT这两种器件，LTPO面板技术结合了LTPS TFT工艺驱动能力强和Oxide TFT工艺漏电小、功耗低的优点，利用LTPS TFT驱动显示器， Oxide TFT用于开关，因而可以有效降低显示面板的功耗。
实施例一
图1为本实用新型实施例一提供的低温多晶氧化物阵列基板的结构示意图。如图1所示，本实施例提供一种低温多晶氧化物阵列基板，低温多晶氧化物阵列基板可应用且不局限于OLED、Mini-LED、Micro-LED、液晶显示领域。
低温多晶氧化物阵列基板(以下简称阵列基板)包括衬底基板1、第一遮光层 21、第二遮光层22、第一薄膜晶体管3和第二薄膜晶体管4，第一薄膜晶体管3和第二薄膜晶体管4沿阵列基板的层叠方向分别设置在第一遮光层21和第二遮光层22 上方。
如图1所示，阵列基板中包括衬底基板1，衬底基板1作为阵列基板的基础承载结构，阵列基板的其余层级结构均形成在衬底基板1上，其中，衬底基板1可以选用玻璃基板或有机基板，例如衬底基板1由聚酰亚胺(Polyimide，简称：PI)或聚对苯二甲酸乙二醇酯(polyethylene terephthalate，简称：PET)等材料构成。
阵列基板在衬底基板1上形成用于显示图像的像素区域，该像素区域内分布有多条数据线和多条扫描线，多条数据线和多条扫描线将像素区域划分为在平面内呈矩阵式排布的多个子像素，每个子像素内均设置有至少一个薄膜晶体管(Thin-film transistor，简称：TFT)，通过各TFT对相应子像素的显示状态进行控制。
具体的，多条数据线之间相互平行且等距间隔设置，多条扫描线之间相互平行且等距间隔设置，且数据线和扫描线在空间上横纵交错设置，例如，以阵列基板的形状为矩形为例，数据线可以沿阵列基板的宽度方向延伸，扫描线可以沿阵列基板的长度方向延伸，以通过数据线和扫描线将阵列基板上的像素区域分隔为呈矩阵式排布的多个子像素。例如，可以形成多个尺寸大小相同的形状为矩形的子像素。
随着TFT-LCD尺寸的不断增大、分辨率的不断提高，为了提高显示质量， TFT-LCD采用更高频率的驱动电路来驱动像素，现有的非晶硅TFT的迁移率很难满足需求，非晶硅TFT的迁移率一般在0.5cm2/V.s左右。液晶显示器的尺寸超过80 英寸，驱动频率为120Hz时需要1cm2/V.s以上的迁移率，现有的非晶硅的迁移率显然很难满足。
对此，如图1所示，本实施例提供的阵列基板，通过在衬底基板1上的每个子像素内均设置第一薄膜晶体管3和第二薄膜晶体管4构成薄膜晶体管组件，对于大尺寸、高分辨率的显示面板，通过第一薄膜晶体管3和第二薄膜晶体管4来共同驱动子像素，不仅可满足子像素的驱动需求，并且可以提升薄膜晶体管组件的迁移率，满足高分辨率需求。
另外，随着分辨率的提高，阵列基板中排布的子像素越多，每个子像素的面积越小，显示面板的驱动电路的频率不断提高，且功耗增大。本实施例中，通过在衬底基板1上对应第一遮光层21和第二遮光层22的上方分别设置第一薄膜晶体管3 和第二薄膜晶体管4，通过第一薄膜晶体管3和第二薄膜晶体管4共同驱动子像素，在满足显示面板的高分辨率需求的基础上，可以降低显示面板的功耗。
具体的，第一薄膜晶体管3包括第一半导体图形31、第一源极32、第一漏极33 和第一栅极34，其中第一半导体图形31位于第一遮光层21上方，第一源极32和第一漏极33分别连接在第一半导体图形31的两侧，第一栅极34间隔设在第一半导体图形31上方；第二薄膜晶体管4与第一薄膜晶体管3并列设置，第二薄膜晶体管4 包括第二半导体图形41、第二源极42、第二漏极43和第二栅极44，其中第二半导体图形41位于第二遮光层22上方，第二源极42和第二漏极43分别连接在第二半导体图形41的两侧，第二栅极44间隔设在第二半导体图形41上方。
在具体应用中，第一源极32和第二源极42均与阵列基板中的数据线连接，第一栅极34和第二栅极44均与阵列基板中的扫描线连接，数据线将数据信号传递至第一源极32和第二源极42，扫描线将扫描信号传递至第一栅极34和第二栅极44，第一栅极34和第二栅极44中带电荷和可将与两者分别对应的第一半导体图形31和第二半导体图形41导体化，导体化的第一半导体图形31和第二半导体图形41分别将第一源极32和第二源极42的信号传递至第一漏极33和第二漏极43，进而导通第一薄膜晶体管3和第二薄膜晶体管4，此时第一薄膜晶体管3和第二薄膜晶体管4可控制相应的子像素显示图像。
本实施例中，第一薄膜晶体管3中的第一半导体图形31为多晶硅半导体图形，第二薄膜晶体管4中的第二半导体图形41为金属氧化物半导体图形，即第一薄膜晶体管3为多晶硅TFT，第二薄膜晶体管4为金属氧化物TFT。其中，第二半导体图形41例如可以由铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)构成，或者由Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、 Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物构成。
通过设置多晶硅TFT作为第一薄膜晶体管3，多晶硅TFT的迁移率高，其迁移率通常大于30cm2/V.s，可以满足频率较高的驱动电路；通过设置金属氧化物TFT作为第二薄膜晶体管4，金属氧化物TFT的迁移率虽然略低于多晶硅TFT，其迁移率通常为10～30cm2/V.s，但其能够满足对子像素的驱动需求，并且金属氧化物TFT的均一性好、透明度稿，制作工艺简单，可以更好的满足大尺寸液晶显示器和有源有机电致发光的需求，可满足高刷新频率、高迁移率的LCD及OLED的需求。
由于多晶硅TFT的迁移率较高，而金属氧化物TFT的关态电流较小，因此，在一些实施例中，对于一个子像素内设置的第一薄膜晶体管3和第二薄膜晶体管4，作为第一薄膜晶体管3的多晶硅TFT可以用于驱动其周边电路，由于周边区域集成度高且面积小，对迁移率要求更高，因而迁移率高的多晶硅TFT可以充分满足周边电路的需求；作为第二薄膜晶体管4的金属氧化物TFT可以用于驱动像素电极9，金属氧化物TFT可以满足子像素的驱动需求，同时可以有效降低显示面板的功耗。
基于此，本实施例通过充分利用多晶硅TFT和金属氧化物TFT的性能，在一个子像素内分区域设置多晶硅TFT和金属氧化物TFT分别作为第一薄膜晶体管3和第二薄膜晶体管4，可以有效解决多晶硅TFT无法适用于大尺寸显示面板的技术问题，并且利用金属氧化物TFT驱动像素电极9可有效降低显示面板的功耗。
其中，TFT的关态电流是指在TFT处于关闭状态下，TFT中产生的漏电流。
需要说明的是，对于同一子像素，第一源极32和第二源极42可以和同一数据线连接，由该数据线同时向第一源极32和第二源极42传递信号；或者，阵列基板中具有分别与第一源极32和第二源极42对应连接的不同的数据线，通过不同的数据线来分别向第一源极32和第二源极42传递信号。例如，与第一源极32对应连接的数据线和第一源极32同层设置，与第二源极42对应连接的数据线和第二源极42 同层设置。
同样的，对于同一子像素，第一栅极34和第二栅极44可以和同一扫描线连接，由该扫描线同时向第一栅极34和第二栅极44传递信号；或者，阵列基板中具有分别与第一栅极34和第二栅极44对应连接的不同扫描线，通过不同扫描线来分别向第一栅极34和第二栅极44传递信号，第一栅极34和第二栅极44分别单独控制第一半导体图形31和第二半导体图形41的状态，以实现对第一薄膜晶体管3和第二薄膜晶体管4的单独控制。
本实施例中，第一薄膜晶体管3的第一半导体图形31及第二薄膜晶体管4的第二半导体图形41均靠近衬底基板1设置，而与之相对的，第一栅极34和第二栅极 44远离衬底基板1设置。以阵列基板应用于LCD为例，如图1所示，为了防止LCD 中的背光源发出的光线穿过衬底基板1照射至第一半导体图形31和第二半导体图形 41，进而在第一半导体图形31和第二半导体图形41上产生光生载流子而影响第一薄膜晶体管3和第二薄膜晶体管4的关态电流特性，本实施例中，在衬底基板1上间隔设置有第一遮光层21和第二遮光层22，以免背光源发出的光线影响第一薄膜晶体管3和第二薄膜晶体管4的稳定性。
如图1所示，具体的，第一遮光层21对应设置在第一半导体图形31下方，第二遮光层22对应设置在第二半导体图形41下方，通过第一遮光层21和第二遮光层 22的遮光作用，可以防止背光源发出的光线照射至第一半导体图形31和第二半导体图形41，进而可避免光线影响第一半导体图形31和第二半导体图形41的半导体特性，提升第一薄膜晶体管3和第二薄膜晶体管4的稳定性。
为了保证第一半导体图形31和第二半导体图形41完全不受背光源发出的光线的影响，在一种可能的实施方式中，第一半导体图形31在衬底基板1上的正投影可以位于第一遮光层21的覆盖范围内，第二半导体图形41在衬底基板1上的正投影可以位于第二遮光层22的覆盖范围内。
如图1所示，本实施例中，第一遮光层21的表面积大于第一半导体图形31的表面积，且第一半导体图形31在衬底基板1上的正投影位于第一遮光层21的覆盖范围内，第二遮光层22的表面积大于第二半导体图形41的表面积，且第二半导体图形41在衬底基板1上的正投影位于第二遮光层22的覆盖范围内。这样第一遮光层21可完全遮盖第一半导体图形31，第二遮光层22可完全遮盖第二半导体图形41，以保护第一半导体图形31和第二半导体图形41的各部位均不会受到背光源的照射，以进一步提升第一薄膜晶体管3和第二薄膜晶体管4的稳定性。
具体的，第一遮光层21和第二遮光层22可以经同样的工序形成在衬底基板1 上，且第一遮光层21和第二遮光层22的厚度可以相同。具体的，第一遮光层21和第二遮光层22的厚度可以为300～1500埃，且第一遮光层21和第二遮光层22可以由Cr、W、Ti、Ta、Mo等热稳定性好的金属或合金制成，或者，制作第一遮光层 21和第二遮光层22的材料也可以选择黑色有机树脂或其他不透光材料。
需要说明的是，第一遮光层21和第二遮光层22通常不选用Al、Cu等导热性好的材料，以免在阵列基板的制作过程中，高温高热工艺过程带来的热量使得第一遮光层21和第二遮光层22影响阵列基板的其他结构层的性能。
如图1所示，在一些实施例中，阵列基板还可以包括缓冲层5和栅极绝缘层6，缓冲层5设在衬底基板1上且覆盖第一遮光层21和第二遮光层22，第一半导体图形 31和第二半导体图形41设在缓冲层5上；栅极绝缘层6设在缓冲层5上且覆盖第一半导体图形31和第二半导体图形41，第一栅极34和第二栅极44设在栅极绝缘层6 上。
通过在衬底基板1上设置缓冲层5，缓冲层5覆盖第一遮光层21和第二遮光层22，第一半导体图形31和第二半导体图形41设置在缓冲层5上，缓冲层5可对第一半导体图形31和第二半导体图形41起到保护作用，以保护第一半导体图形31和第二半导体图形41的半导体性能不受影响。
在一种具体实施方式中，缓冲层5可以包括依次层叠在衬底基板1上的第一缓冲层51和第二缓冲层52。通过在衬底基板1上依次设置第一缓冲层51和第二缓冲层52，将第一半导体图形31和第二半导体图形41设置在第二缓冲层52上，第一缓冲层51和第二缓冲层52对第一半导体图形31和第二半导体图形41具有更好的保护作用。
具体的，第一缓冲层51可以为氮化硅层，第二缓冲层52可以为氧化硅层。氮化硅层作为第一缓冲层51直接形成在衬底基板1上，其具有较好的隔离水汽的作用，可以隔离阵列基板外部或来自衬底基板1的水汽，防止水汽进入到第一半导体图形 31和第二半导体图形41；氧化硅层作为第二缓冲层52直接与第一半导体图形31和第二半导体图形41接触，其致密性好，含有较多氧原子，这些氧原子可以扩散到第一半导体图形31和第二半导体图形41内补充两者的氧原子，帮助第一半导体图形 31和第二半导体图形41维持其半导体特性，以防第一半导体图形31(第二半导体图形41)中的氧原子和第一源极32(第二源极42)或第一漏极33(第二漏极43) 中的金属离子结合而使其失去半导体特性。
示例性的，作为第一缓冲层51的氮化硅层的厚度可以为1000～4000埃，作为第二缓冲层52的氧化硅层的厚度可以为200～2000埃。
如图1所示，本实施例中，第一半导体图形31和第二半导体图形41设在缓冲层5上，缓冲层5上还设有栅极绝缘层6，第一栅极34和第二栅极44设在栅极绝缘层6上。栅极绝缘层6覆盖第一半导体图形31和第二半导体图形41，通过在第一栅极34与第一半导体图形31、第二栅极44与第二半导体图形41之间设置栅极绝缘层 6，一方面，栅极绝缘层6起到绝缘间隔作用，这样当第一栅极34和第二栅极44中产生电信号后，第一栅极34(第二栅极44)可通过栅极绝缘层6将第一半导体图形 31(第二半导体图形41)导体化，使第一半导体图形31(第二半导体图形41)可以将第一源极32(第二源极42)中的信号传递至第一漏极33(第二漏极43)；另一方面，栅极绝缘层6可保护第一半导体图形31(第二半导体图形41)不受第一栅极34(第二栅极44)中金属离子扩散的影响，使第一半导体图形31(第二半导体图形 41)维持其半导体性能。
如图1所示，在一种具体实施方式中，栅极绝缘层6可以包括依次层叠在缓冲层5上的第一氧化硅层61和第二氧化硅层62，第一氧化硅层61的致密性高于第二氧化硅层62的致密性。本实施例中，栅极绝缘层6可以为氧化硅层，氧化硅层中富含的氧原子可以吸收第一栅极34(第二栅极44)中向第一半导体图形31(第二半导体图形41)扩散的金属离子，保证第一半导体图形31(第二半导体图形41)的半导体特性。
通过设置依次层叠的第一氧化硅层61和第二氧化硅层62作为栅极绝缘层6，第一栅极34(第二栅极44)中的金属离子向第一半导体图形31(第二半导体图形41) 扩散时，首先会扩散至第二氧化硅层62，第二氧化硅层62会吸收部分或全部的金属离子，剩余金属离子继续向第一氧化硅层61扩散，第一氧化硅层61可以完全吸收剩余的金属离子。因此，通过设置第一氧化硅层61和第二氧化硅层62两层氧化硅层，可以保证栅极绝缘层6将扩散的金属离子吸收完全，有效保证第一半导体图形 31(第二半导体图形41)的半导体特性。
其中，直接层叠在第一半导体图形31(第二半导体图形41)上的第一氧化硅层 61的致密性高于第二氧化硅层62的致密性。具体的，相较于第二氧化硅层62，可以采用低速、低温沉积第一氧化硅层61，以使第一氧化硅层61成形为更为致密的氧化硅层，第一氧化硅层61的平坦性好，作为多晶硅TFT的界面，有利于载流子的传输，提升多晶硅TFT的迁移率，从而提升多晶硅TFT的驱动能力。
另外，可以将致密性更好的第一氧化硅层61设置为较薄的氧化硅层，在保证第一氧化硅层61和第二氧化硅层62可将扩散的金属离子吸收完全的基础上，进一步降低阵列基板的厚度。示例性的，第一氧化硅层61的厚度可以为300～1500埃，第二氧化硅层62的厚度可以为1000～8000埃。
需要说明的是，如前所述，第一栅极34(第二栅极44)通过在与其间隔的第一半导体图形31(第二半导体图形41)中产生感应电荷来控制第一薄膜晶体管3(第二薄膜晶体管4)的开关状态，而由于第一栅极34(第二栅极44)下方还间隔设置有第一遮光层21(第二遮光层22)，第一栅极34(第二栅极44)中产生电信号时，同样会在第一遮光层21(第二遮光层22)中产生感应电荷，这会直接影响第一薄膜晶体管3(第二薄膜晶体管4)的稳定性。
对此，为了防止第一遮光层21(第二遮光层22)中产生感应电荷而影响第一薄膜晶体管3(第二薄膜晶体管4)的稳定性，本实施例中，通过将第一遮光层21(第二遮光层22)与第一栅极34(第二栅极44)电连接，使第一遮光层21(第二遮光层22)与第一栅极34(第二栅极44)处于相同电位，进而避免第一遮光层21(第二遮光层22)影响第一薄膜晶体管3(第二薄膜晶体管4)的稳定性。
具体的，本实施例中，栅极绝缘层6和缓冲层5中设有贯通的第一接触孔a和第二接触孔b，第一栅极34通过第一接触孔a与第一遮光层21接触，第二栅极44 通过第二接触孔b与第二遮光层22接触。
图2为本实用新型实施例一提供的在栅极绝缘层和缓冲层中形成第一接触孔和第二接触孔的俯视结构图。如图2所示，通过在栅极绝缘层6和缓冲层5中对应第一栅极34(第二栅极44)和第一遮光层21(第二遮光层22)的部位开设贯通的第一接触孔a(第二接触孔b)，第一遮光层21(第二遮光层22)的局部区域暴露在第一接触孔a(第二接触孔b)内，这样在栅极绝缘层6上形成第一栅极34(第二栅极44)时，第一栅极34(第二栅极44)可通过第一接触孔a(第二接触孔b)与第一遮光层21(第二遮光层22)接触，进而第一栅极34(第二栅极44)与第一遮光层21(第二遮光层22)之间等电位，第一遮光层21(第二遮光层22)中不会产生感应电荷，不会影响第一薄膜晶体管3(第二薄膜晶体管4)的稳定性。
如图1所示，本实施例提供的阵列基板还可以包括栅极保护层7，栅极保护层7 设在栅极绝缘层6上且覆盖第一栅极34和第二栅极44，第一源极32、第一漏极33、第二源极42和第二漏极43设在栅极保护层7上。
通过栅极保护层7对第一薄膜晶体管3和第二薄膜晶体管4进行保护，栅极保护层7可隔开第一源极32(第二源极42)、第一漏极33(第二漏极43)与第一栅极34(第二栅极44)，以防三者中的金属离子相互扩散，而导致第一薄膜晶体管3 (第二薄膜晶体管4)短路失效。
如图1所示，具体的，栅极保护层7和栅极绝缘层6中设有贯通的第三接触孔c、第四接触孔d、第五接触孔e和第六接触孔f，第一源极32和第一漏极33分别通过第三接触孔c和第四接触孔d与第一半导体图形31接触，第二源极42和第二漏极 43分别通过第五接触孔e和第六接触孔f与第二半导体图形41接触。
通过在栅极保护层7和栅极绝缘层6中对应第一半导体图形31(第二半导体图形41)两侧的部位分别设置第三接触孔c(第五接触孔e)和第四接触孔d(第六接触孔f)，这样在栅极保护层7上形成第一源极32(第二源极42)和第一漏极33(第二漏极43)时，第一源极32(第二源极42)和第一漏极33(第二漏极43)可通过第三接触孔c(第五接触孔e)和第四接触孔d(第六接触孔f)与第一半导体图形 31(第二半导体图形41)两侧接触。
其中，第一栅极34(第二栅极44)、第一源极32(第二源极42)、第一漏极 33(第二漏极43)可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金制作而成。
在一种可能的实施方式中，阵列基板还可以包括钝化层8和像素电极9，钝化层 8设置在栅极保护层7上且覆盖第一源极32、第一漏极33、第二源极42和第二漏极 43，像素电极9设置在钝化层8上，钝化层8中设有导电过孔81，第二漏极43通过导电过孔81与第二漏极43接触。
如图1所示，通过在栅极保护层7上设置钝化层8，钝化层8可保护第一源极 32、第一漏极33、第二源极42和第二漏极43不受损伤，钝化层8可以隔离外界水汽，并且可以起到使阵列基板平坦化的作用。示例性的，钝化层8可以为氧化物层、氮化物层或氧氮化合物层。
像素电极9设置在钝化层8上，在钝化层8中对应第二漏极43的部位开设有贯通钝化层8的导电过孔81，像素电极9通过导电过孔81与第二漏极43接触，这样第二薄膜晶体管4可驱动像素电极9。需要说明的是，本实施例中，第二半导体图形 41为金属氧化物半导体图形，第二薄膜晶体管4为金属氧化物TFT，通过金属氧化物TFT驱动像素电极9，可降低显示面板的功耗；通过另外的多晶硅TFT作为第一薄膜晶体管3驱动周边电路，可满足周边电路对TFT迁移率的需求。
本实施例提供的阵列基板通过在衬底基板上设置第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一半导体图形为多晶硅半导体图形，第二薄膜晶体管的第二半导体图形为金属氧化物半导体图形，即第一薄膜晶体管为多晶硅TFT，第二薄膜晶体管为金属氧化物TFT；在实际应用中，可利用多晶硅TFT高迁移率的特性使其驱动周边电路，利用金属氧化物TFT关态电流小的特性使其驱动像素电极，第一薄膜晶体管和第二薄膜晶体管共同作用于阵列基板的每个像素，可以满足大尺寸显示面板的高分辨率需求，且可降低显示面板的功耗；其中，通过在衬底基板上对应第一半导体图形和第二半导体图形的部位分别设置第一遮光层和第二遮光层，可以避免光线照射至第一半导体图形和第二半导体图形，以免影响第一薄膜晶体管和第二薄膜晶体管的稳定性。
实施例二
图3为本实用新型实施例二提供的低温多晶氧化物阵列基板的制作方法的流程示意图。如图3所示，本实施例提供一种低温多晶氧化物阵列基板的制作方法，该制作方法用于制作实施例一中所述的低温多晶氧化物阵列基板。其中，低温多晶氧化物阵列基板的结构、功能以及工作原理在实施例一中进行了详细的介绍，此处不再赘述。
如图3所示，低温多晶氧化物阵列基板的制作方法包括如下步骤：
S100、在衬底基板1上形成间隔的第一遮光层21和第二遮光层22。
图4为本实用新型实施例二提供的在衬底基板上形成间隔的第一遮光层和第二遮光层的结构示意图。如图4所示，首先在衬底基板1上沉积遮光层。具体的，采用溅射或热蒸发的方法在衬底基板1上沉积厚度约为300～1500埃的遮光层，形成遮光层的材料可以选用Cr、W、Ti、Ta、Mo等热稳定性好的金属或合金，或黑色有机树脂，或其他不透光的材料。
然后对遮光层进行光刻工艺使其形成第一遮光层21和第二遮光层22。沉积形成遮光层后，经过第一次光刻工艺，对遮光层进行图案化处理，在衬底基板1上形成具有间隔的第一遮光层21和第二遮光层22。
需要说明的是，对遮光层进行光刻工艺形成第一遮光层21和第二遮光层22，具体过程可以为：先在遮光层上涂覆一层光刻胶层，在遮光层上方设置掩模版，掩模版上设置有透光区和不透光区，紫外光通过掩模版照射到光刻胶层表面，引起光刻胶层的曝光区域的光刻胶发生化学反应，再通过显影技术溶解去除曝光区域的光刻胶(正性光刻胶)或未曝光区域的光刻胶(负性光刻胶)；如此光刻胶层中剩余的光刻胶仅覆盖遮光层中对应第一遮光层21和第二遮光层22的区域，遮光层的其他区域均暴露出来，此时再对暴露出来的遮光层的区域进行刻蚀，最终仅保留第一遮光层21和第二遮光层22，最后再清除覆盖第一遮光层21和第二遮光层22的光刻胶，便可在衬底基板1上形成第一遮光层21和第二遮光层22。
可以理解的是，利用紫外光通过掩模版照射向光刻胶层，以使掩模版上的掩模图形转移到光刻胶层形成光刻胶层图形的曝光和显影工艺，以及形成光刻胶层图形后对未被光刻胶层覆盖的区域进行刻蚀的工艺，与上述工艺流程相同或类似，对于本实施例之后出现的曝光显影及刻蚀过程，不再一一赘述。
S200、在第一遮光层21和第二遮光层22上分别形成第一半导体图形31和第二半导体图形41；其中，第一半导体图形31为多晶硅半导体图形，第二半导体图形41为金属氧化物半导体图形。
图5为本实用新型实施例二提供的在第一遮光层和第二遮光层上分别形成第一半导体图形和第二半导体图形的流程示意图；图6为本实用新型实施例二提供的在衬底基板上形成缓冲层的结构示意图；图7为本实用新型实施例二提供的在缓冲层上形成第一半导体图形的结构示意图；图8为本实用新型实施例二提供的在缓冲层上形成第二半导体图形的结构示意图。
如图5所示，步骤S200具体包括如下步骤：
S210、在衬底基板1上沉积形成缓冲层5，缓冲层5覆盖第一遮光层21和第二遮光层22。
如图6所示，在衬底基板1上形成第一遮光层21和第二遮光层22后，通过等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称：PECVD) 工艺在衬底基板1上连续沉积厚度为2000～15000埃的缓冲层5。
其中，沉积缓冲层5包括先在衬底基板1上沉积厚度为1000～4000埃的氮化硅层作为第一缓冲层51，沉积氮化硅层采用的反应气体为SiH4、NH3、N2或SiH2Cl2、 NH3、N2；再在氮化硅层上沉积厚度为200～2000埃的氧化硅层作为第二缓冲层52，沉积氧化硅层采用的反应气体为SiH4、N2O。
需要说明的是，本实施例中，与第一半导体图形31接触的第二缓冲层52采用氧化硅层，若与第一半导体图形31直接接触的第二缓冲层52由氮化硅或氮氧化硅构成，由于第二缓冲层52中的H含量较高，为了提升第一薄膜晶体管3的稳定性，可对第二缓冲层52进行高温退火工艺，减少第二缓冲层52中的H，同时可避免在形成第一半导体图形31(多晶硅半导体图形)进行的ELA退火工艺中的H爆炸，在提升多晶硅TFT性能的同时，防止多晶硅TFT发生H爆炸。
S220、在缓冲层5上沉积形成非晶硅层。
S230、对非晶硅层进行退火工艺以使其形成多晶硅层。
S240、对多晶硅层进行光刻工艺以使其形成第一半导体图形31。
如图7所示，形成缓冲层5后，通过PECVD工艺在缓冲层5上连续沉积厚度为 200～800埃的非晶硅层。形成非晶硅层后，对非晶硅层进行高温退火，如采用ELA 工艺退火，在短时间内使非晶硅层融化，重结晶生长成多晶硅层；或者，也可使用快速退火炉进行高温退火，如采用600℃以上的温度退火，使非晶硅层融化再生长为多晶硅层。形成多晶硅层后，通过第二次光刻工艺，使多晶硅层图案化为第一半导体图形31。
S250、在缓冲层5上沉积形成金属氧化物半导体层，金属氧化物半导体层覆盖第一半导体图形31。
S260、对金属氧化物半导体层进行光刻工艺使其形成第二半导体图形41。
如图8所示，在缓冲层5上形成第一半导体图形31后，通过溅射或热蒸发的方法在缓冲层5上沉积厚度约为100～2000埃的金属氧化物半导体层，金属氧化物半导体层可以由铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)构成，或者由 Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、 ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物构成。然后通过第三次光刻工艺，使金属氧化物半导体层图案化为第二半导体图形41。
S300、在第一半导体图形31和第二半导体图形41上方分别形成第一栅极34和第二栅极44；其中，第一栅极34通过第一接触孔a与第一遮光层21接触，第二栅极44通过第二接触孔b与第二遮光层22接触。
图9为本实用新型实施例二提供的在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极的流程示意图；图10为本实用新型实施例二提供的在缓冲层上形成栅极绝缘层的结构示意图；图11为本实用新型实施例二提供的在栅极绝缘层上形成第一栅极和第二栅极的结构示意图。
如图9所示，步骤S300具体包括如下步骤：
S310、在缓冲层5上沉积形成栅极绝缘层6，栅极绝缘层6覆盖第一半导体图形 31和第二半导体图形41。
如图10所示，在缓冲层5上形成第一半导体图形31和第二半导体图形41后，通过PECVD工艺在缓冲层5上沉积栅极绝缘层6。具体的，沉积栅极绝缘层6包括在缓冲层5上依次沉积第一氧化硅层61和第二氧化硅层62。
首先在缓冲层5上采用低速、低温沉积厚度约为300～1500埃的第一氧化硅层61，反应气体可采用SiH4、N2O，第一氧化硅层61中的H含量低于6％，例如H含量在 3％～4％之间，可以减少H对第二半导体图形41的影响；然后在第一氧化硅层61上采用高速、高温沉积厚度约为1000～8000埃的第二氧化硅层62，反应气体可采用SiH4、 N2O。
S320、在栅极绝缘层6和缓冲层5中形成贯通的第一接触孔a和第二接触孔b。参照图2所示，通过在栅极绝缘层6和缓冲层5中对应第一遮光层21和第二遮光层22的部位分别形成第一接触孔a和第二接触孔b，例如第一接触孔a和第二接触孔b 可以通过干法刻蚀的方式形成，这样后续形成第一栅极34和第二栅极44时，第一栅极34和第二栅极44可分别通过第一接触孔a和第二接触孔b与第一遮光层21和第二遮光层22接触。
S330、在栅极绝缘层6上沉积形成栅金属层。
S340、对栅金属层进行光刻工艺以使其形成第一栅极34和第二栅极44；其中，第一栅极34通过第一接触孔a与第一遮光层21接触，第二栅极44通过第二接触孔 b与第二遮光层22接触。
如图11所示，采用溅射或热蒸发的方法在栅极绝缘层6上连续沉积厚度约为 500～4000埃的栅金属层，栅金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金。然后通过第四次光刻工艺，使栅金属层图案化为第一栅极34和第二栅极44。
S400、在第一栅极34和第二栅极44上方同时形成与第一半导体图形31两侧连接的第一源极32、第一漏极33和与第二半导体图形41两侧连接的第二源极42和第二漏极43。
图12为本实用新型实施例二提供的形成第一源极、第一漏极、第二源极和第二漏极的流程示意图；图13为本实用新型实施例二提供的在栅极绝缘层上形成栅极保护层的结构示意图；图14为本实用新型实施例二提供的在栅极保护层和栅极绝缘层中形成第三接触孔、第四接触孔、第五接触孔和第六接触孔的结构示意图；图15为本实用新型实施例二提供的在栅极保护层上形成第一源极、第一漏极、第二源极和第二漏极的结构示意图。
如图12所示，步骤S400具体包括如下步骤：
S410、在栅极绝缘层6上沉积形成栅极保护层7，栅极保护层7覆盖第一栅极 34和第二栅极44。
如图13所示，在栅极绝缘层6上形成第一栅极34和第二栅极44后，通过PECVD 工艺在栅极绝缘层6上沉积厚度约为2000～10000埃的栅极保护层7，栅极保护层7 可以选用氧化物、氮化物或氧氮化合物；其中，硅的氧化物对应的反应气体可以为 SiH4、N2O，氮化物或者氧氮化合物对应的反应气体可以为SiH4、NH3、N2或SiH2Cl2、 NH3、N2。
S420、在栅极保护层7和栅极绝缘层6中形成贯通的第三接触孔c、第四接触孔 d、第五接触孔e和第六接触孔f。
如图14所示，形成栅极保护层7后，通过第五次光刻工艺，在栅极保护层7和栅极绝缘层6中对应第一半导体图形31两侧的部位分别形成第三接触孔c和第四接触孔d、对应第二半导体图形41两侧的部位分别形成第五接触孔e和第六接触孔f。
S430、在栅极保护层7上沉积形成源漏极金属层。
S440、对源漏极金属层进行一次光刻工艺以使其形成第一源极32、第一漏极33、第二源极42和第二漏极43；其中，第一源极32和第一漏极33分别通过第三接触孔 c和第四接触孔d与第一半导体图形31接触，第二源极42和第二漏极43分别通过第五接触孔e和第六接触孔f与第二半导体图形41接触。
如图15所示，在完成步骤S420后，采用溅射或热蒸发的方法在栅极保护层7 上连续沉积厚度约为500～4000埃的源漏极金属层，形成源漏极金属层的材料可选用 Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金。然后通过第六次光刻工艺，使源漏极金属层图案化为第一源极32、第一漏极33、第二源极42和第二漏极43。
在一种可能的实施方式中，在形成第一源极32、第一漏极33、第二源极42和第二漏极43之后，还可以包括如下步骤：
S500、在栅极保护层7上形成钝化层8和像素电极9。
图16为本实用新型实施例二提供的在栅极保护层上形成钝化层和像素电极的结构示意图。如图16所示，S500具体包括如下步骤：
首先在栅极保护层7上沉积形成钝化层8，钝化层8可以选用氧化物、氮化物或氧氮化合物；其中，硅的氧化物对应的反应气体可以为SiH4、N2O，氮化物或者氧氮化合物对应的反应气体可以为SiH4、NH3、N2或SiH2Cl2、NH3、N2。形成的钝化层8覆盖第一源极32、第一漏极33、第二源极42和第二漏极43。
然后在钝化层8中对应第二漏极43的部位形成贯通的导电过孔81，具体可以通过干法刻蚀的方式，在钝化层8中刻蚀形成导电过孔81。之后在钝化层8上沉积形成透明导电层，透明导电层例如可以是氧化铟锡(Indium tin oxide，简称：ITO)层，透明导电层通过导电过孔81和第二漏极43接触。最后通过光刻工艺使透明导电层图案化为像素电极9。
本实施例还提供一种显示面板，该显示面板包括彩膜基板、液晶层和阵列基板，彩膜基板和阵列基板相对设置，液晶层夹设在彩膜基板和阵列基板之间。通过在阵列基板和彩膜基板之间施加电场，电场中的电压可以控制液晶层内的液晶分子的排列状况，从而达到遮光和透光的目的，以使显示面板显示图像。
其中，阵列基板的结构、功能以及工作原理在实施例一中进行了详细的介绍，此处不再赘述。
本实施例的另一方面还提供一种显示装置，显示装置包括上述显示面板。示例性的，本实施例中，显示装置可以为液晶电视、笔记本电脑、平板电脑、电子纸等。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种低温多晶氧化物阵列基板，其特征在于，包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，所述第一遮光层和所述第二遮光层间隔设置在所述衬底基板上，所述第一薄膜晶体管和所述第二薄膜晶体管沿所述阵列基板的层叠方向分别设置在所述第一遮光层和所述第二遮光层上方；
所述第一薄膜晶体管包括位于所述第一遮光层上方的第一半导体图形、分别连接在所述第一半导体图形两侧的第一源极和第一漏极以及间隔设置在所述第一半导体图形上方的第一栅极；所述第二薄膜晶体管包括位于所述第二遮光层上方的第二半导体图形、分别连接在所述第二半导体图形两侧的第二源极和第二漏极以及间隔设置在所述第二半导体图形上方的第二栅极；其中，所述第一半导体图形为多晶硅半导体图形，所述第二半导体图形为金属氧化物半导体图形；
其中，所述第一栅极与所述第一遮光层连接，所述第二栅极与所述第二遮光层连接。
2.根据权利要求1所述的低温多晶氧化物阵列基板，其特征在于，所述第一半导体图形在所述衬底基板上的正投影位于所述第一遮光层的覆盖范围内，所述第二半导体图形在所述衬底基板上的正投影位于所述第二遮光层的覆盖范围内。
3.根据权利要求1所述的低温多晶氧化物阵列基板，其特征在于，还包括缓冲层和栅极绝缘层，所述缓冲层设在所述衬底基板上且覆盖所述第一遮光层和所述第二遮光层，所述第一半导体图形和所述第二半导体图形设在所述缓冲层上；
所述栅极绝缘层设在所述缓冲层上且覆盖所述第一半导体图形和所述第二半导体图形，所述第一栅极和所述第二栅极设在所述栅极绝缘层上。
4.根据权利要求3所述的低温多晶氧化物阵列基板，其特征在于，所述栅极绝缘层和所述缓冲层中设有贯通的第一接触孔和第二接触孔，所述第一栅极通过所述第一接触孔与所述第一遮光层接触，所述第二栅极通过所述第二接触孔与所述第二遮光层接触。
5.根据权利要求3所述的低温多晶氧化物阵列基板，其特征在于，所述缓冲层包括依次层叠在所述衬底基板上的第一缓冲层和第二缓冲层。
6.根据权利要求5所述的低温多晶氧化物阵列基板，其特征在于，所述第一缓冲层为氮化硅层，所述第二缓冲层为氧化硅层。
7.根据权利要求3-6任一项所述的低温多晶氧化物阵列基板，其特征在于，所述栅极绝缘层包括依次层叠在所述缓冲层上的第一氧化硅层和第二氧化硅层，所述第一氧化硅层的致密性高于所述第二氧化硅层的致密性。
8.根据权利要求3-6任一项所述的低温多晶氧化物阵列基板，其特征在于，还包括栅极保护层，所述栅极保护层设在所述栅极绝缘层上且覆盖所述第一栅极和所述第二栅极。
9.根据权利要求8所述的低温多晶氧化物阵列基板，其特征在于，所述第一源极、第一漏极、第二源极和第二漏极设在所述栅极保护层上，所述栅极保护层和所述栅极绝缘层中设有贯通的第三接触孔、第四接触孔、第五接触孔和第六接触孔，所述第一源极和所述第一漏极分别通过所述第三接触孔和所述第四接触孔与所述第一半导体图形接触，所述第二源极和所述第二漏极分别通过所述第五接触孔和所述第六接触孔与所述第二半导体图形接触。
10.根据权利要求9所述的低温多晶氧化物阵列基板，其特征在于，还包括钝化层和像素电极，所述钝化层设置在所述栅极保护层上且覆盖所述第一源极、第一漏极、第二源极和第二漏极，所述像素电极设置在所述钝化层上，所述钝化层中设有导电过孔，所述第二漏极通过所述导电过孔与所述第二漏极接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021506936.9U CN212571000U (zh) | 2020-07-27 | 2020-07-27 | 低温多晶氧化物阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021506936.9U CN212571000U (zh) | 2020-07-27 | 2020-07-27 | 低温多晶氧化物阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212571000U true CN212571000U (zh) | 2021-02-19 |
Family
ID=74631393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021506936.9U Active CN212571000U (zh) | 2020-07-27 | 2020-07-27 | 低温多晶氧化物阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212571000U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193363A1 (zh) * | 2021-03-17 | 2022-09-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
-
2020
- 2020-07-27 CN CN202021506936.9U patent/CN212571000U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193363A1 (zh) * | 2021-03-17 | 2022-09-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692893B2 (en) | Substrate for display device and display device including the same | |
| CN111725244A (zh) | 低温多晶氧化物阵列基板及其制作方法 | |
| CN111668237B (zh) | 一种显示基板及其制备方法、驱动方法、显示装置 | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP3964223B2 (ja) | 薄膜トランジスタ装置 | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US9281324B2 (en) | Array substrate, fabrication method thereof and display device | |
| US8183102B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
| US8299470B2 (en) | Flat display device and method of manufacturing the same | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| CN212571000U (zh) | 低温多晶氧化物阵列基板 | |
| CN111725243A (zh) | 低温多晶氧化物阵列基板及其制作方法 | |
| CN109564916B (zh) | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 | |
| US7348197B2 (en) | Liquid crystal display device and fabrication method thereof | |
| CN114649349A (zh) | 显示基板及其制作方法、显示面板 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| CN113433747A (zh) | 阵列基板及制作方法、移动终端 | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| CN220934081U (zh) | 阵列基板及显示装置 | |
| CN116941028A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN117631389A (zh) | 显示面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200 Patentee after: Chengdu BOE Display Technology Co.,Ltd. Country or region after: China Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200 Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |