JP3733278B2 - アクティブ・マトリックス型液晶表示装置 - Google Patents
アクティブ・マトリックス型液晶表示装置 Download PDFInfo
- Publication number
- JP3733278B2 JP3733278B2 JP2000149711A JP2000149711A JP3733278B2 JP 3733278 B2 JP3733278 B2 JP 3733278B2 JP 2000149711 A JP2000149711 A JP 2000149711A JP 2000149711 A JP2000149711 A JP 2000149711A JP 3733278 B2 JP3733278 B2 JP 3733278B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- liquid crystal
- shielding layer
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブ・マトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】
従来、アクティブ・マトリックス型液晶表示装置の画素スイッチ素子を構成するＴＦＴは、図８に示すように画素電極１９とデータ線１７が同層でＴＦＴを形成していたため、データ線が最上層になり、データ線間に遮光層を形成し画像表示領域外周部に見切りを形成することができなかった。よって、図９に示すように対向基板２２上のカラーフィルター（以下、ＣＦと称す）２３外周部に遮光層２７で見切りを形成していた。
【０００３】
【発明が解決しようとする課題】
ＴＦＴ基板２６と対向基板２２を貼り合わせる方法として、紫外線照射によりシール剤２２を硬化させているが、この際、画像表示領域２５に形成しているＴＦＴ素子を保護するために対向基板側から紫外線光を照射する。対向基板上の遮光層２７は紫外線光を通さないため、シール剤２４を確実に硬化させるためには、対向基板上のＣＦ外周部遮光層２７から対向基板端までシール用の透明絶縁領域を設けなければならない。前記透明絶縁領域により、画像表示領域外周部の見切りとなる遮光領域面積を拡大することができないため、モジュールに組み込む際の合わせ精度が要求され、実装の簡略化，低コスト化の妨げとなる問題点を有する。また、ＴＦＴ基板側の画像表示領域２５の拡大が図れず、画素数の増加や画像表示領域がバックライトの光を透過する割合である開口率を向上することができないといった微細化の妨げとなる問題点をも有する。
【０００４】
【課題を解決するための手段】
本発明のアクティブ・マトリックス型表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記ゲート線を駆動するゲート線駆動用ドライバを具備したアクティブ・マトリックス型表示装置において、前記一対の基板間には、シール材が形成され、前記画像表示領域と前記ゲート線駆動用ドライバとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うゲート線にまたがるように遮光層が配置されてなることを特徴とする。
また、本発明のアクティブ・マトリックス型表示装置の前記遮光層は、前記データ線と同一膜からなることを特徴とする。また、前記遮光層は、前記データ線上に形成された絶縁膜上に設けられていることを特徴とする。
また、本発明のアクティブ・マトリックス型表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記データ線に接続されたサンプルホルダーを具備したアクティブ・マトリックス型表示装置において、前記一対の基板間には、シール材が形成され、前記画像表示領域と前記サンプルホルダーとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うデータ線にまたがるように遮光層が配置されてなることを特徴とする。
【０００５】
【実施例】
本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の構成図を、図１に示す。本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板側画素領域外周部に遮光層１を形成することにより、画像表示領域を明確化している。前記アクティブ・マトリックス型液晶表示装置は、データ線駆動用ドライバとゲート線駆動用ドライバを画素と同一基板上に内蔵している。データ線は、サンプルホルダーに取り込んだビデオ信号を画素に順次送信している。またゲート線には、走査信号を印加している。走査信号によりＯＮしたＴＦＴ２は、データ線に取り込まれたビデオ信号を液晶セル３に書き込む。液晶はここではダイナミックメモリーとして使われる。一般に液晶の時定数は１００ｍｓ前後であるから、これより短い周期でリフレッシュすれば十分信号を保持することができる。また、必要に応じて保持容量を液晶容量と並列に付加すると保持特性はさらに向上する。保持容量の構成の仕方としては、透明導電膜を画素電極の下に設ける方法，前段のゲート線に画素電極を重ねる方法，専用の容量線をゲート線または信号線と平行に配置して作り込む方法等がある。
【０００６】
次に、本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の工程プロセスについて詳細に説明する。図２、図３は、本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の工程断面図を表している。
透明絶縁性基板９上にチャネル導電膜１０を５００〜１５００オングストローム成膜する。チャネル導電膜としては、駆動用ドライバを内蔵するため、ＣＭＯＳ構造が形成可能でＴＦＴのＯＮ／０ＦＦ比が高い多結晶シリコンを使用する。多結晶シリコン成膜方法としては、モノシラン（以下、ＳｉＨ4と称す）を５５０℃〜６５０℃の温度で熱分解して堆積する減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法がある。また、更にＴＦＴのＯＮ電流を向上させるために、前駆膜としてプラズマＣＶＤ装置や減圧ＣＶＤ装置により非晶質シリコンを堆積した後、５５０〜６５０℃で４時間以上の熱アニールを施すことにより、シリコン結晶を１μｍ以上に大粒径化することができる。結晶を大粒径化するには、熱アニールの他にエキシマ・レーザやアルゴン・レーザなどのレーザアニール等がある。次に、前記多結晶シリコン膜をフォトリソグラフィ法により島状にパターニングした後、ゲート絶縁膜１１を形成する。ゲート絶縁膜には透明絶縁性基板として石英基板を使用した場合、ＭＯＳ工程を流用した高温ドライ酸化により緻密で信頼性の高い酸化膜を形成できる。また、窒化膜やＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｓｉｌｉｃｏｎ ＤｉｏｘｉｄｅＦｉｌｍ）等を用いても良い。次にゲート線１２を形成する。ゲート線材料としては、多結晶シリコンを使用する。しかし、多結晶シリコンはシート抵抗が２０Ω以上と高いため、横方向の画素数が増大するとゲート走査線遅延を生じ易くなる。そこで、更に低抵抗なモリブデンシリサイド（以下、ＭｏＳｉXと称す）やタングステンシリサイド（以下、ＷＳｉXと称す）などの金属化合物やクロム（以下、Ｃｒと称す）やモリブデン（以下、Ｍｏと称す），タングステン（以下、Ｗと称す）などの金属配線を使用する場合もある。次に、ゲート線をマスクとして、イオン打ち込みにより、自己整合的にソース領域１３，ドレイン領域１４を形成する。
次に、基板全面に第１の層間絶縁膜を形成する。第１の層間絶縁膜は、常圧ＣＶＤ法や、テトラエトキシシラン（以下、ＴＥＯＳと称す）ガスを用いてＳｉＯ2膜を成膜する。前記ＳｉＯ2膜の他にプラズマＣＶＤ法を用いて窒化膜を成膜しても良い。次に、データ線と多結晶シリコンで形成したチャネル導電層１０を導通させるためにソース領域１３上に開孔部を開け、データ線１７を形成する。データ線の材料としては、アルミニュウム（以下、Ａｌと称す）やＣｒ，Ｍｏ，Ｗなどのメタル配線を行う。データ線と同層に画素電極１９を形成してもかまわないが、データ線が最上層にくるため、データ線間上に画像表示領域見切り用の遮光層１を形成できない。また、画素が高精細化してくると、パターンルール上、データ線と画素電極間のライン・アンド・スペースが厳しくなり、容量カップリングが大きくなる。これにより、リーク電流が大きくなり、コントラスト不足による表示品質劣化の原因となる。そこで、本発明ではデータ線を画素電極より下層に埋め込んだ。これにより、画素電極とデータ線のスペースを考慮する必要がなく、画素電極領域を広げることが可能となり、光を透過させることができる開口部面積を稼ぐことができる。データ線をフォトリソグラフィ法によりパターニングした後、基板全面に第２層間絶縁膜を成膜する。第２層間絶縁膜の成膜方法としては、データ線材料として使用する金属薄膜の溶融温度以下の温度で処理しなければならない。そこで、データ線にＡｌを使用する場合、４５０℃以下の低温で絶縁膜を形成する必要がある。そこで、プラズマＴＥＯＳ装置やプラズマ・オゾンＴＥＯＳ装置，常圧オゾンＴＥＯＳ装置などで低温に絶縁膜を形成する。前記第２層間絶縁膜上に金属あるいは金属化合物をスパッタ法等により堆積し、フォトリソグラフィ法によりパターニングして遮光層１を形成する。前記遮光層は、画像表示領域外周部の見切りだけでなく、図３（ｃ）のように画像表示領域中のデータ線やゲート線上を遮光することも可能である。前記遮光層としては、Ａｌ，Ｃｒ，Ｍｏ，Ｗ等の金属薄膜や、ＭｏＳｉX，ＷＳｉX等の金属化合物薄膜の他に、黒色系の有機薄膜を用いても良い。次に、ドレイン領域１４上にウエット・エッチングあるいはドライ・エッチングにより開孔し、画素電極１９でをスパッタ法により成膜し、フォトリソグラフィ法によりパターニングする。画素電極としては、透明導電膜であるインジュム・スズ酸化物（以下、ＩＴＯと称す）等を用いる。遮光層と画素電極の工程は逆でも問題ない。以上の工程により、ＴＦＴを形成する。
次に、画像表示領域外周部の構成を実施例に基づいて説明する。最初に、データ線のサンプルホルダーと画素間に形成する遮光層について２種類の構造を試みた。第１の構造の平面図及び断面図を図４に示す。図４（ｂ）は、図４（ａ）のＡ−Ａ´線の断面を表している。透明絶縁性基板上９に第１層間絶縁膜１６が堆積し、前記絶縁膜上にデータ配線１７が通り、第２層間絶縁膜１８上に遮光膜が堆積される。前記遮光膜は金属あるいは金属化合物により形成するため、第２の層間絶縁膜に欠陥がある場合、データ線同士が遮光膜を介してショートし、縦方向の線欠陥を生じる可能性がある。データ線は、Ａｌ等の金属により配線するので、それ自体、遮光層の役目を果たす。そこで、第２の構造として図５に示すように隣あうデータ線間のみに遮光膜１をフォトリソグラフィ法により島状に形成した。これにより、絶縁膜不良によるデータ線同士がショートするのを大幅に防ぐことが可能となり、表示不良を抑制できる。
【０００７】
次に、ゲート線駆動用ドライバと画素間に形成する遮光層についても本実施例では、２種類の構造を試みた。第１の構造の平面図及び断面図を図６に示す。図６（ｂ）は、図６（ａ）のＣ−Ｃ´線の断面図を表している。透明絶縁性基板９上にゲート線１２を形成し、前記ゲート線上に第１層間絶縁膜１６と第２層間絶縁膜１８を成膜し、最上層に遮光膜１を形成した構造をしている。また、ゲート線は最下層に埋め込まれているため、第１層間絶縁膜上にデータ線で使用する金属薄膜を遮光膜１の代わりに形成しても良い（図示なし）。この構造は、前記図４で示したデータ線の構造と同様に層間絶縁膜に欠陥が生じた場合、ゲート配線同士でショートし、横方向の線欠陥になる可能性がある。そこで第２の構造として図７に示すように隣あうゲート線間にフォトリソグラフィ法により島状にパターニングして遮光層１を形成した。この際、ゲート線が多結晶シリコンなどの透過性の材料を用いた場合は、図７（ｂ）に示すように第１層間絶縁膜１６上に、ゲート線膜上１２を覆うようにデータ線１７で使用した金属材料を島状に堆積する。これにより、見切り領域を遮光することが可能となり、第１層間絶縁膜及び第２層間絶縁膜不良による表示不良を抑制できる。
【０００９】
▲１▼図１０に示すように、従来のシール領域に遮光領域を広げることができるため見切り幅が広くなる。これにより、本発明の液晶表示装置をテレビやビデオムービー、プロジェクター等のモジュールに組み込む際の合わせ精度に余裕ができるため、実装面での簡略化、低コスト化が図れる。
▲２▼図１１に示すように、対向基板上に遮光層２７を形成せずに、ＴＦＴ基板２６上の遮光層１上部にシール領域を形成できるため、ＴＦＴ基板に形成した画像表示領域２５を広げることが可能となり、アクティブ・マトリックス型液晶表示装置の外形サイズを拡大させることなく、画素数の増加や開口率の向上を図れる。
【発明の効果】
本発明は上記の構成要件を具備することにより、以下に述べる如き顕著な効果を奏することができる。
（ａ）トランジスタが形成された一方の基板側に遮光層を形成するため、他方の基板側に遮光層を形成する場合と比較して、他方の基板とのアライメントずれ等を考慮して遮光層を大きめに形成する必要がなく、画像表示領域を広げることが可能である。
（ｂ）データ線と同一膜からなる遮光層を隣り合うゲート線にまたがるように配置されるため、画像表示領域周辺を遮光することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の平面構成図。
【図２】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の画素ＴＦＴのデータ線形成までの工程断面図。
【図３】本発明の実施例を示すアクティブマトリックス型液晶表示装置の画素ＴＦＴの前記図２以降の工程断面図。
【図４】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のサンプルホルダーと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＡ−Ａ´線上の断面図。
【図５】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のサンプルホルダーと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＢ−Ｂ´線上の断面図。
【図６】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のゲート線駆動用ドライバと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＣ−Ｃ´線上の断面図。
【図７】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のゲート線駆動用ドライバと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＤ−Ｄ´線上の断面図。
【図８】従来のアクティブ・マトリックス型液晶表示装置の画素ＴＦＴの断面図。
【図９】従来のアクティブ・マトリックス型液晶表示装置の断面図。
【図１０】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の断面図。
【図１１】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の断面図。
【符号の説明】
１ 遮光層
２ ＴＦＴ素子
３ 液晶セル
４ データ線駆動用クロック信号入力端子
５ データ線駆動用スタート信号入力端子
６ ビデオ信号入力端子
７ ゲート線駆動用クロック信号入力端子
８ ゲート線駆動用スタート信号入力端子
９ 透明絶縁性基板
１０ チャネル導電層
１１ ゲート絶縁膜
１２ ゲート線
１３ ソース領域
１４ ドレイン領域
１５ イオン不純物
１６ 第１層間絶縁膜
１７ データ線
１８ 第２層間絶縁膜
１９ 画素電極
２０ 液晶
２１ 偏向板
２２ 対向基板
２３ カラーフィルター
２４ シール剤
２５ 画像表示領域（画素）
２６ ＴＦＴ基板
２７ 対向基板側画像表示領域（カラーフィルター）外周遮光層
【発明の属する技術分野】
本発明は、アクティブ・マトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】
従来、アクティブ・マトリックス型液晶表示装置の画素スイッチ素子を構成するＴＦＴは、図８に示すように画素電極１９とデータ線１７が同層でＴＦＴを形成していたため、データ線が最上層になり、データ線間に遮光層を形成し画像表示領域外周部に見切りを形成することができなかった。よって、図９に示すように対向基板２２上のカラーフィルター（以下、ＣＦと称す）２３外周部に遮光層２７で見切りを形成していた。
【０００３】
【発明が解決しようとする課題】
ＴＦＴ基板２６と対向基板２２を貼り合わせる方法として、紫外線照射によりシール剤２２を硬化させているが、この際、画像表示領域２５に形成しているＴＦＴ素子を保護するために対向基板側から紫外線光を照射する。対向基板上の遮光層２７は紫外線光を通さないため、シール剤２４を確実に硬化させるためには、対向基板上のＣＦ外周部遮光層２７から対向基板端までシール用の透明絶縁領域を設けなければならない。前記透明絶縁領域により、画像表示領域外周部の見切りとなる遮光領域面積を拡大することができないため、モジュールに組み込む際の合わせ精度が要求され、実装の簡略化，低コスト化の妨げとなる問題点を有する。また、ＴＦＴ基板側の画像表示領域２５の拡大が図れず、画素数の増加や画像表示領域がバックライトの光を透過する割合である開口率を向上することができないといった微細化の妨げとなる問題点をも有する。
【０００４】
【課題を解決するための手段】
本発明のアクティブ・マトリックス型表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記ゲート線を駆動するゲート線駆動用ドライバを具備したアクティブ・マトリックス型表示装置において、前記一対の基板間には、シール材が形成され、前記画像表示領域と前記ゲート線駆動用ドライバとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うゲート線にまたがるように遮光層が配置されてなることを特徴とする。
また、本発明のアクティブ・マトリックス型表示装置の前記遮光層は、前記データ線と同一膜からなることを特徴とする。また、前記遮光層は、前記データ線上に形成された絶縁膜上に設けられていることを特徴とする。
また、本発明のアクティブ・マトリックス型表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記データ線に接続されたサンプルホルダーを具備したアクティブ・マトリックス型表示装置において、前記一対の基板間には、シール材が形成され、前記画像表示領域と前記サンプルホルダーとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うデータ線にまたがるように遮光層が配置されてなることを特徴とする。
【０００５】
【実施例】
本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の構成図を、図１に示す。本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板側画素領域外周部に遮光層１を形成することにより、画像表示領域を明確化している。前記アクティブ・マトリックス型液晶表示装置は、データ線駆動用ドライバとゲート線駆動用ドライバを画素と同一基板上に内蔵している。データ線は、サンプルホルダーに取り込んだビデオ信号を画素に順次送信している。またゲート線には、走査信号を印加している。走査信号によりＯＮしたＴＦＴ２は、データ線に取り込まれたビデオ信号を液晶セル３に書き込む。液晶はここではダイナミックメモリーとして使われる。一般に液晶の時定数は１００ｍｓ前後であるから、これより短い周期でリフレッシュすれば十分信号を保持することができる。また、必要に応じて保持容量を液晶容量と並列に付加すると保持特性はさらに向上する。保持容量の構成の仕方としては、透明導電膜を画素電極の下に設ける方法，前段のゲート線に画素電極を重ねる方法，専用の容量線をゲート線または信号線と平行に配置して作り込む方法等がある。
【０００６】
次に、本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の工程プロセスについて詳細に説明する。図２、図３は、本発明のアクティブ・マトリックス型液晶表示装置のＴＦＴ基板の工程断面図を表している。
透明絶縁性基板９上にチャネル導電膜１０を５００〜１５００オングストローム成膜する。チャネル導電膜としては、駆動用ドライバを内蔵するため、ＣＭＯＳ構造が形成可能でＴＦＴのＯＮ／０ＦＦ比が高い多結晶シリコンを使用する。多結晶シリコン成膜方法としては、モノシラン（以下、ＳｉＨ4と称す）を５５０℃〜６５０℃の温度で熱分解して堆積する減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法がある。また、更にＴＦＴのＯＮ電流を向上させるために、前駆膜としてプラズマＣＶＤ装置や減圧ＣＶＤ装置により非晶質シリコンを堆積した後、５５０〜６５０℃で４時間以上の熱アニールを施すことにより、シリコン結晶を１μｍ以上に大粒径化することができる。結晶を大粒径化するには、熱アニールの他にエキシマ・レーザやアルゴン・レーザなどのレーザアニール等がある。次に、前記多結晶シリコン膜をフォトリソグラフィ法により島状にパターニングした後、ゲート絶縁膜１１を形成する。ゲート絶縁膜には透明絶縁性基板として石英基板を使用した場合、ＭＯＳ工程を流用した高温ドライ酸化により緻密で信頼性の高い酸化膜を形成できる。また、窒化膜やＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｓｉｌｉｃｏｎ ＤｉｏｘｉｄｅＦｉｌｍ）等を用いても良い。次にゲート線１２を形成する。ゲート線材料としては、多結晶シリコンを使用する。しかし、多結晶シリコンはシート抵抗が２０Ω以上と高いため、横方向の画素数が増大するとゲート走査線遅延を生じ易くなる。そこで、更に低抵抗なモリブデンシリサイド（以下、ＭｏＳｉXと称す）やタングステンシリサイド（以下、ＷＳｉXと称す）などの金属化合物やクロム（以下、Ｃｒと称す）やモリブデン（以下、Ｍｏと称す），タングステン（以下、Ｗと称す）などの金属配線を使用する場合もある。次に、ゲート線をマスクとして、イオン打ち込みにより、自己整合的にソース領域１３，ドレイン領域１４を形成する。
次に、基板全面に第１の層間絶縁膜を形成する。第１の層間絶縁膜は、常圧ＣＶＤ法や、テトラエトキシシラン（以下、ＴＥＯＳと称す）ガスを用いてＳｉＯ2膜を成膜する。前記ＳｉＯ2膜の他にプラズマＣＶＤ法を用いて窒化膜を成膜しても良い。次に、データ線と多結晶シリコンで形成したチャネル導電層１０を導通させるためにソース領域１３上に開孔部を開け、データ線１７を形成する。データ線の材料としては、アルミニュウム（以下、Ａｌと称す）やＣｒ，Ｍｏ，Ｗなどのメタル配線を行う。データ線と同層に画素電極１９を形成してもかまわないが、データ線が最上層にくるため、データ線間上に画像表示領域見切り用の遮光層１を形成できない。また、画素が高精細化してくると、パターンルール上、データ線と画素電極間のライン・アンド・スペースが厳しくなり、容量カップリングが大きくなる。これにより、リーク電流が大きくなり、コントラスト不足による表示品質劣化の原因となる。そこで、本発明ではデータ線を画素電極より下層に埋め込んだ。これにより、画素電極とデータ線のスペースを考慮する必要がなく、画素電極領域を広げることが可能となり、光を透過させることができる開口部面積を稼ぐことができる。データ線をフォトリソグラフィ法によりパターニングした後、基板全面に第２層間絶縁膜を成膜する。第２層間絶縁膜の成膜方法としては、データ線材料として使用する金属薄膜の溶融温度以下の温度で処理しなければならない。そこで、データ線にＡｌを使用する場合、４５０℃以下の低温で絶縁膜を形成する必要がある。そこで、プラズマＴＥＯＳ装置やプラズマ・オゾンＴＥＯＳ装置，常圧オゾンＴＥＯＳ装置などで低温に絶縁膜を形成する。前記第２層間絶縁膜上に金属あるいは金属化合物をスパッタ法等により堆積し、フォトリソグラフィ法によりパターニングして遮光層１を形成する。前記遮光層は、画像表示領域外周部の見切りだけでなく、図３（ｃ）のように画像表示領域中のデータ線やゲート線上を遮光することも可能である。前記遮光層としては、Ａｌ，Ｃｒ，Ｍｏ，Ｗ等の金属薄膜や、ＭｏＳｉX，ＷＳｉX等の金属化合物薄膜の他に、黒色系の有機薄膜を用いても良い。次に、ドレイン領域１４上にウエット・エッチングあるいはドライ・エッチングにより開孔し、画素電極１９でをスパッタ法により成膜し、フォトリソグラフィ法によりパターニングする。画素電極としては、透明導電膜であるインジュム・スズ酸化物（以下、ＩＴＯと称す）等を用いる。遮光層と画素電極の工程は逆でも問題ない。以上の工程により、ＴＦＴを形成する。
次に、画像表示領域外周部の構成を実施例に基づいて説明する。最初に、データ線のサンプルホルダーと画素間に形成する遮光層について２種類の構造を試みた。第１の構造の平面図及び断面図を図４に示す。図４（ｂ）は、図４（ａ）のＡ−Ａ´線の断面を表している。透明絶縁性基板上９に第１層間絶縁膜１６が堆積し、前記絶縁膜上にデータ配線１７が通り、第２層間絶縁膜１８上に遮光膜が堆積される。前記遮光膜は金属あるいは金属化合物により形成するため、第２の層間絶縁膜に欠陥がある場合、データ線同士が遮光膜を介してショートし、縦方向の線欠陥を生じる可能性がある。データ線は、Ａｌ等の金属により配線するので、それ自体、遮光層の役目を果たす。そこで、第２の構造として図５に示すように隣あうデータ線間のみに遮光膜１をフォトリソグラフィ法により島状に形成した。これにより、絶縁膜不良によるデータ線同士がショートするのを大幅に防ぐことが可能となり、表示不良を抑制できる。
【０００７】
次に、ゲート線駆動用ドライバと画素間に形成する遮光層についても本実施例では、２種類の構造を試みた。第１の構造の平面図及び断面図を図６に示す。図６（ｂ）は、図６（ａ）のＣ−Ｃ´線の断面図を表している。透明絶縁性基板９上にゲート線１２を形成し、前記ゲート線上に第１層間絶縁膜１６と第２層間絶縁膜１８を成膜し、最上層に遮光膜１を形成した構造をしている。また、ゲート線は最下層に埋め込まれているため、第１層間絶縁膜上にデータ線で使用する金属薄膜を遮光膜１の代わりに形成しても良い（図示なし）。この構造は、前記図４で示したデータ線の構造と同様に層間絶縁膜に欠陥が生じた場合、ゲート配線同士でショートし、横方向の線欠陥になる可能性がある。そこで第２の構造として図７に示すように隣あうゲート線間にフォトリソグラフィ法により島状にパターニングして遮光層１を形成した。この際、ゲート線が多結晶シリコンなどの透過性の材料を用いた場合は、図７（ｂ）に示すように第１層間絶縁膜１６上に、ゲート線膜上１２を覆うようにデータ線１７で使用した金属材料を島状に堆積する。これにより、見切り領域を遮光することが可能となり、第１層間絶縁膜及び第２層間絶縁膜不良による表示不良を抑制できる。
【０００９】
▲１▼図１０に示すように、従来のシール領域に遮光領域を広げることができるため見切り幅が広くなる。これにより、本発明の液晶表示装置をテレビやビデオムービー、プロジェクター等のモジュールに組み込む際の合わせ精度に余裕ができるため、実装面での簡略化、低コスト化が図れる。
▲２▼図１１に示すように、対向基板上に遮光層２７を形成せずに、ＴＦＴ基板２６上の遮光層１上部にシール領域を形成できるため、ＴＦＴ基板に形成した画像表示領域２５を広げることが可能となり、アクティブ・マトリックス型液晶表示装置の外形サイズを拡大させることなく、画素数の増加や開口率の向上を図れる。
【発明の効果】
本発明は上記の構成要件を具備することにより、以下に述べる如き顕著な効果を奏することができる。
（ａ）トランジスタが形成された一方の基板側に遮光層を形成するため、他方の基板側に遮光層を形成する場合と比較して、他方の基板とのアライメントずれ等を考慮して遮光層を大きめに形成する必要がなく、画像表示領域を広げることが可能である。
（ｂ）データ線と同一膜からなる遮光層を隣り合うゲート線にまたがるように配置されるため、画像表示領域周辺を遮光することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の平面構成図。
【図２】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の画素ＴＦＴのデータ線形成までの工程断面図。
【図３】本発明の実施例を示すアクティブマトリックス型液晶表示装置の画素ＴＦＴの前記図２以降の工程断面図。
【図４】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のサンプルホルダーと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＡ−Ａ´線上の断面図。
【図５】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のサンプルホルダーと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＢ−Ｂ´線上の断面図。
【図６】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のゲート線駆動用ドライバと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＣ−Ｃ´線上の断面図。
【図７】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置のゲート線駆動用ドライバと画像表示領域間の構成図。（ａ）は平面図。（ｂ）はＤ−Ｄ´線上の断面図。
【図８】従来のアクティブ・マトリックス型液晶表示装置の画素ＴＦＴの断面図。
【図９】従来のアクティブ・マトリックス型液晶表示装置の断面図。
【図１０】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の断面図。
【図１１】本発明の実施例を示すアクティブ・マトリックス型液晶表示装置の断面図。
【符号の説明】
１ 遮光層
２ ＴＦＴ素子
３ 液晶セル
４ データ線駆動用クロック信号入力端子
５ データ線駆動用スタート信号入力端子
６ ビデオ信号入力端子
７ ゲート線駆動用クロック信号入力端子
８ ゲート線駆動用スタート信号入力端子
９ 透明絶縁性基板
１０ チャネル導電層
１１ ゲート絶縁膜
１２ ゲート線
１３ ソース領域
１４ ドレイン領域
１５ イオン不純物
１６ 第１層間絶縁膜
１７ データ線
１８ 第２層間絶縁膜
１９ 画素電極
２０ 液晶
２１ 偏向板
２２ 対向基板
２３ カラーフィルター
２４ シール剤
２５ 画像表示領域（画素）
２６ ＴＦＴ基板
２７ 対向基板側画像表示領域（カラーフィルター）外周遮光層
Claims (4)
- 一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記ゲート線を駆動するゲート線駆動用ドライバを具備したアクティブ・マトリックス型表示装置において、
前記一対の基板間には、シール材が形成され、
前記画像表示領域と前記ゲート線駆動用ドライバとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うゲート線にまたがるように遮光層が配置されてなることを特徴とするアクティブ・マトリックス型表示装置。 - 前記遮光層は、前記データ線と同一膜からなることを特徴とする請求項１に記載のアクティブ・マトリックス型表示装置。
- 前記遮光層は、前記データ線上に形成された絶縁膜上に設けられていることを特徴とする請求項１に記載のアクティブ・マトリックス型表示装置。
- 一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線と前記データ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域、及び前記データ線に接続されたサンプルホルダーを具備したアクティブ・マトリックス型表示装置において、
前記一対の基板間には、シール材が形成され、
前記画像表示領域と前記サンプルホルダーとの間の前記一方の基板上の前記シール材と重なる領域には、隣り合うデータ線にまたがるように遮光層が配置されてなることを特徴とするアクティブ・マトリックス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149711A JP3733278B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32926692A JP3351833B2 (ja) | 1992-12-09 | 1992-12-09 | 補修材料およびアスファルト構造物の補修法 |
| JP2000149711A JP3733278B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32962292A Division JP3244552B2 (ja) | 1992-12-09 | 1992-12-09 | アクティブ・マトリックス型表示装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003394341A Division JP3614166B6 (ja) | 2003-11-25 | アクティブ・マトリックス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013526A JP2001013526A (ja) | 2001-01-19 |
| JP3733278B2 true JP3733278B2 (ja) | 2006-01-11 |
Family
ID=18655526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149711A Expired - Lifetime JP3733278B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733278B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544809B2 (ja) | 2001-07-18 | 2010-09-15 | 三星電子株式会社 | 液晶表示装置 |
| CN110534533B (zh) * | 2015-10-12 | 2022-05-10 | 群创光电股份有限公司 | 显示面板 |
-
2000
- 2000-05-22 JP JP2000149711A patent/JP3733278B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013526A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7615783B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3788387B2 (ja) | 電気光学装置および電気光学装置の製造方法 | |
| US20120248443A1 (en) | Active matrix substrate and method for manufacturing the same | |
| US5846855A (en) | Thin-film transistor and method for fabricating same and liquid crystal display device | |
| US20070254415A1 (en) | Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same | |
| JP3244552B2 (ja) | アクティブ・マトリックス型表示装置及びその製造方法 | |
| JP4211674B2 (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
| JP3081497B2 (ja) | 表示装置及びその製造方法 | |
| KR100546707B1 (ko) | 박막트랜지스터 및 그의 형성방법 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| US20020052057A1 (en) | Method of fabricating thin film transistor liquid crystal display | |
| JP3733278B2 (ja) | アクティブ・マトリックス型液晶表示装置 | |
| JP3760082B2 (ja) | アクティブ・マトリックス型液晶表示装置 | |
| JP3815508B2 (ja) | アクティブ・マトリックス型液晶表示装置及びアクティブ・マトリックス型液晶表示装置の製造方法 | |
| US7064351B2 (en) | Circuit array substrate | |
| JP3614166B6 (ja) | アクティブ・マトリックス型表示装置 | |
| JP3614166B2 (ja) | アクティブ・マトリックス型表示装置 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3767204B2 (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |