JPWO2012063436A1 - 表示装置用基板及び表示装置 - Google Patents

表示装置用基板及び表示装置 Download PDF

Info

Publication number
JPWO2012063436A1
JPWO2012063436A1 JP2012542802A JP2012542802A JPWO2012063436A1 JP WO2012063436 A1 JPWO2012063436 A1 JP WO2012063436A1 JP 2012542802 A JP2012542802 A JP 2012542802A JP 2012542802 A JP2012542802 A JP 2012542802A JP WO2012063436 A1 JPWO2012063436 A1 JP WO2012063436A1
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
substrate
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012542802A
Other languages
English (en)
Inventor
督章 國吉
督章 國吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2012063436A1 publication Critical patent/JPWO2012063436A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/34—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 reflector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/05—Function characteristic wavelength dependent
    • G02F2203/055—Function characteristic wavelength dependent wavelength filtering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

薄膜トランジスタ基板（２０ａ）は、絶縁基板（１０ａ）と、絶縁基板（１０ａ）上に設けられ、チャネル領域（Ｃ）を有する半導体層（１３ａ）と、チャネル領域（Ｃ）に設けられたチャネル保護層（２５）とを備えている。チャネル保護層（２５）は、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により形成されており、第１絶縁膜の屈折率をＲａ、第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する。

Description

本発明は、表示装置用基板及びその製造方法、表示装置に関する。
薄膜トランジスタ基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
また、一般に、薄膜トランジスタ基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた薄膜トランジスタが使用されている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、このボトムゲート型のＴＦＴにおいては、チャネル領域の上部が、ＳｉＯ２等からなる層間絶縁膜により覆われるとともに、この層間絶縁膜上に画素電極が形成されて薄膜トランジスタ基板が製造される。そして、薄膜トランジスタ基板に対向するように対向基板を設け、薄膜トランジスタ基板及び対向基板の間に液晶層を設けることにより、液晶表示装置が製造される。
ここで、従来のＴＦＴの構造では、半導体層はゲート電極の上層に位置するため、ゲート電極が遮光膜として機能しているが、液晶表示装置では、薄膜トランジスタ基板側からバックライトの光を表示領域へ照射している。従って、一旦、遮光膜以外の部分から入射した光が対向基板などで反射して、ＴＦＴの上側から半導体層へ入射した場合、遮光膜が存在しないため、アモルファスシリコンにより形成された半導体層のチャネル領域に光が照射されることになる。従って、光励起に起因して、ＴＦＴのオフ状態でリーク電流が生じたり、アモルファスシリコンの光劣化が生じてしまい、結果として、ＴＦＴ特性が低下して、液晶表示装置の表示品位が低下するという問題があった。
そこで、このような不都合を回避するための薄膜トランジスタ基板が提案されている。より具体的には、ゲート配線とソース配線の交差部近傍にＴＦＴが設けられ、ＴＦＴと画素電極が接続された薄膜トランジスタ基板において、ＴＦＴのチャネル領域上に絶縁層を介して、遮光用の金属層を設けた薄膜トランジスタ基板が開示されている（例えば、特許文献１参照）。
特開平１０−１８６４０２号公報
しかし、上記特許文献１に記載の薄膜トランジスタ基板においては、遮光用の金属層が導電性の金属材料（ソース電極及びドレイン電極を形成する金属材料）により形成されているため、半導体層のチャネル領域と金属層との距離によっては、ＴＦＴの特性に悪影響を及ぼすという問題があった。
より具体的には、例えば、ゲート電極に電圧をかけてＴＦＴをＯＮさせる際に、チャネル領域上に導電性の金属層があると、この金属層が寄生容量として機能する。そして、チャネル領域と金属層との距離が近い場合、例えば、ゲート電圧を反転させてＯＦＦさせる際に、帯電した金属層の電荷に引っ張られて、半導体層のチャネル領域が素早くＯＮからＯＦＦに切り替わらず、ＴＦＴの動作に悪影響を及ぼすという問題があった。
そこで、本発明は、上述の問題に鑑みてなされたものであり、ＴＦＴの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる表示装置用基板及びその製造方法、表示装置を提供することを目的とする。
上記目的を達成するために、本発明に係る第１の表示装置用基板は、絶縁基板と、絶縁基板上に設けられ、チャネル領域を有する半導体層と、チャネル領域に設けられたチャネル保護層とを備えた表示装置用基板であって、チャネル保護層が、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により形成されており、第１絶縁膜の屈折率をＲａ、第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立することを特徴とする。
同構成によれば、チャネル保護層を、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により形成する構成とし、また、第１絶縁膜の屈折率をＲａ、第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する構成としている。従って、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、チャネル保護層が第１及び第２絶縁膜が積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
また、本実施形態においては、チャネル保護層は、第１及び第２絶縁膜が積層された積層膜により形成されているため、例えば、プラズマＣＶＤ法により、窒化シリコン膜や酸化シリコン膜を、順次、成膜して、第１及び第２絶縁膜が積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層を形成することができる。従って、導電性の金属材料により形成された遮光用の金属層とは異なり、金属膜の成膜や、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が不要となり、工程数を減少させることができる。その結果、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる。
本発明に係る第１の表示装置用基板においては、積層膜における積層数が５層以上であってもよい。同構成によれば、半導体層の劣化を誘起する特定波長の光を確実に反射することができる。
本発明に係る第２の表示装置用基板は、絶縁基板と、絶縁基板上に設けられ、チャネル領域を有する半導体層と、チャネル領域に設けられ、絶縁性材料により形成されたチャネル保護層とを備えた表示装置用基板であって、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造が形成されていることを特徴とする。
同構成によれば、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を形成している。従って、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、チャネル保護層が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
本発明に係る第２の表示装置用基板においては、凹凸構造における隣接する凸部間、または隣接する凹部間の距離が、３８０ｎｍ以下であること特徴とする。
同構成によれば、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層により広く光を反射させることができる。
本発明に係る第２の表示装置用基板においては、凸部の高さ、または凹部の深さが、７６０ｎｍ以上であることを特徴とする。
同構成によれば、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層により広く光を反射させることができる。
本発明に係る表示装置用基板においては、半導体層は、薄膜トランジスタの半導体層であってもよい。
また、本発明に係る表示装置用基板においては、半導体層は、光センサを構成してもよい。
また、本発明に係る表示装置用基板は、薄膜トランジスタまたは光センサの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができるという優れた特性を備えている。従って、本発明は、表示装置用基板と、表示装置用基板に対向して配置された他の表示装置用基板と、表示装置用基板及び他の表示装置用基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明に係る第１の表示装置用基板の製造方法は、絶縁基板上に、チャネル領域を有する半導体層を形成する半導体層形成工程と、チャネル領域に、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により構成され、第１絶縁膜の屈折率をＲａ、第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立するチャネル保護層を形成するチャネル保護層形成工程とを少なくとも備えることを特徴とする。
同構成によれば、半導体層のチャネル領域に、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により構成され、第１絶縁膜の屈折率をＲａ、第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立するチャネル保護層を形成するため、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる表示装置用基板を提供することができる。
また、チャネル保護層が第１及び第２絶縁膜が積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる表示装置用基板を提供することができる。
また、本実施形態においては、チャネル保護層は、第１及び第２絶縁膜が積層された積層膜により形成されているため、例えば、プラズマＣＶＤ法により、窒化シリコン膜や酸化シリコン膜を、順次、成膜して、第１及び第２絶縁膜が積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層を形成することができる。従って、導電性の金属材料により形成された遮光用の金属層とは異なり、金属膜の成膜や、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が不要となり、工程数を減少させることができる。その結果、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる表示装置用基板を提供することができる。
本発明に係る第２の表示装置用基板の製造方法は、絶縁基板上に、チャネル領域を有する半導体層を形成する半導体層形成工程と、チャネル領域に、絶縁性材料により形成され、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を有するチャネル保護層を形成するチャネル保護層形成工程とを少なくとも備えることを特徴とする。
同構成によれば、半導体層のチャネル領域に、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を有するチャネル保護層を形成するため、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる表示装置用基板を提供することができる。
また、チャネル保護層が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる表示装置用基板を提供することができる。
本発明によれば、ＴＦＴの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
本発明の第１の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板の平面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。 図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が５層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が６層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が７層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が８層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が１０層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の第１の実施形態に係る対向基板の製造工程を断面で示す説明図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板の断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための斜視図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の第３の実施形態に係る薄膜トランジスタ基板の断面図である。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の第１の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の第１の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の第１の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。また、図５は、本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３５の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂと、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁膜１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁膜１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁膜１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する半導体層１３ａとを備えている。また、ＴＦＴ５ａは、半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁膜１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体や、アモルファスシリコンを使用することができる。なお、アモルファスシリコンを使用する場合は、下層の真性アモルファスシリコン層と、その上層のリンがドープされたｎ＋アモルファスシリコン層とを備え、ソース電極１６ａａ及びドレイン電極１６ｂから露出する真性アモルファスシリコン層がチャネル領域Ｃを構成する。
対向基板３０は、後述する図１６（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
また、本実施形態においては、図４に示すように、半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
また、本実施形態においては、図５に示すように、チャネル保護層２５が、屈折率比が１．３倍以上異なる第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成されている点に特徴がある。
例えば、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する。
また、第１及び第２絶縁膜２５ａ，２５ｂは、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の絶縁性材料により形成されている。
そして、本実施形態においては、このような構成により、特定の波長を有する光（特に、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光）を、チャネル保護層２５により効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。従って、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下と液晶表示装置５０の表示品位の低下を効果的に抑制することが可能になる。
また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
また、上記従来技術においては、金属層を形成する際に、金属膜の成膜や、所定のパターン形状を有するフォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が必要となり、工程数が増加するため、製造コストが増加するとともに、歩留まりが低下するという不都合があった。
一方、本実施形態においては、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、例えば、プラズマＣＶＤ法により、窒化シリコン膜や酸化シリコン膜を、順次、成膜して、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。従って、導電性の金属材料により形成された遮光用の金属層とは異なり、金属膜の成膜や、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が不要となり、工程数を減少させることができる。その結果、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる。
なお、半導体層１３ａの劣化を誘起する特定波長の光を確実に反射するとの観点から、チャネル保護層２５を構成する積層膜における絶縁膜２５ａ，２５ｂの積層数は５層以上が好ましく、５層以上であれば、特に限定されない。
以下、本特徴を詳しく説明する。図６は、積層膜における第１及び第２絶縁膜２５ａ，２５ｂの積層数が５層の場合のＰ偏光の波長と反射率との関係を示すグラフである。
なお、図６に示す関係においては、第１絶縁膜２５ａとして、屈折率Ｒａ＝１．４、膜厚が６０ｎｍの酸化シリコン膜を使用し、第２絶縁膜２５ｂとして、屈折率Ｒｂ＝２、膜圧が６０ｎｍの窒化シリコン膜を使用した。また、層間絶縁膜１７として、屈折率＝１．４、膜厚が２６５ｎｍの酸化シリコン膜を使用し、液晶層４０として、屈折率＝１のネマチックの液晶材料を使用し、半導体層１３ａとして、屈折率＝２の酸化インジウムガリウム亜鉛（ＩＧＺＯ）を使用した。そして、チャネル保護層２５に対して、液晶層４０の方向から垂直にＰ偏光を入射させ、入射させたＰ偏光の波長を、３００ｎｍ〜９００ｎｍの波長域において１ｎｍ刻みで変化させて、反射率を測定した。
図６に示すように、第１及び第２絶縁膜２５ａ，２５ｂにより形成されたチャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４５０ｎｍの波長を有するＰ偏光を約６０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第２絶縁膜２５ｂを１層追加し、６層構造とした場合（図７参照）のＰ偏光の波長と反射率との関係を図８に示す。
図８に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約８０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第１絶縁膜２５ａを１層追加し、７層構造とした場合（図９参照）のＰ偏光の波長と反射率との関係を図１０に示す。
図１０に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４４０ｎｍの波長を有するＰ偏光を約８０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第２絶縁膜２５ｂを１層追加し、８層構造とした場合（図１１参照）のＰ偏光の波長と反射率との関係を図１２に示す。
図１２に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約９０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第１絶縁膜２５ａと第２絶縁膜２５ｂを各々１層追加し、１０層構造とした場合（図１３参照）のＰ偏光の波長と反射率との関係を示すグラフを図１４に示す。
図１４に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約９５％の割合で反射することが判る。
以上より、第１及び第２絶縁膜２５ａ，２５ｂの積層数は５層以上であれば、チャネル保護層２５によって、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光を効果的に反射することができることが判り、第１及び第２絶縁膜２５ａ，２５ｂの積層数が多くなる程、光の反射効率が向上することが判る。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図１５、図１６を用いて説明する。図１５は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図１６は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜する。その後、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図１５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜３００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜半導体層形成工程＞
続いて、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図１５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うようにゲート絶縁膜１２を形成する。
なお、ゲート絶縁膜１２を２層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜（ＳｉＮｘ）以外に、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）等を使用することができる。
また、絶縁基板１０ａからの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、ＳｉＨ４とＮＨ３とを反応ガスとして膜厚１００ｎｍから２００ｎｍの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、Ｎ２Ｏ、ＳｉＨ４を反応ガスとして膜厚５０ｎｍから１００ｎｍの酸化シリコン膜を形成することができる。
また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁膜１２を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。
その後、スパッタリング法により、例えば、ＩＧＺＯ系の酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１５（ｂ）に示すように、チャネル領域を有する半導体層１３ａを形成する。
＜チャネル保護層形成工程＞
次いで、半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜と酸化シリコン膜を、順次、成膜し、図５に示す第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成して、図１５（ｃ）に示すように、半導体層１３ａのチャネル領域Ｃに当該チャネル領域Ｃを保護するためのチャネル保護層２５を厚さ５０〜１５０ｎｍ程度に形成する。
この際、上述のごとく、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により構成されているため、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。
また、第１絶縁膜２５ａとして、例えば、屈折率Ｒａ＝１．４、膜厚が６０ｎｍの酸化シリコン膜を形成し、第２絶縁膜２５ｂとして、例えば、屈折率Ｒｂ＝２、膜圧が６０ｎｍの窒化シリコン膜を形成する。
＜ソースドレイン形成工程＞
次いで、半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図１５（ｄ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
即ち、本工程では、半導体層形成工程で形成された半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、半導体層１３ａのチャネル領域Ｃを露出させる。
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図１５（ｅ）に示すように、ＴＦＴ５ａを覆う（即ち、半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ２６５ｎｍ程度に形成する。
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図１５（ｆ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａが形成される。
＜画素電極形成工程＞
次いで、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜する。その後、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１６（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図１６（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図１６（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１６（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、チャネル保護層２５を、第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成する構成としている。また、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する構成としてる。従って、チャネル保護層２５により、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光を効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。その結果、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下を効果的に抑制することが可能になる。
（２）また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
（３）また、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。従って、工程数を減少させることができるため、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる。
（４）本実施形態においては、積層膜における積層数を５層以上に設定する構成としている。従って、半導体層１３ａの劣化を誘起する特定波長の光を確実に反射することができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図１７は、本発明の第２の実施形態に係る薄膜トランジスタ基板の断面図であり、図１８は、本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための断面図である。また、図１９は、本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための斜視図である。なお、本実施形態においては、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成及び製造方法については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。
本実施形態においては、図１７に示すように、上述のチャネル保護層２５の代わりに、表面に微細な凹凸構造を有するチャネル保護層３３が設けられている点に特徴がある。
より具体的には、図１７〜図１９に示すように、チャネル保護層３３の、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２が形成されており、凹部３４及び凸部３６は、断面略矩形状を有している。
また、チャネル保護層３３は、上述のチャネル保護層２５と同様に、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の絶縁性材料により形成されている。
なお、本実施形態においては、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させるとの観点から、凹凸構造３２において隣接する凸部３６間（または隣接する凹部３４間）の距離（即ち、ピッチ）Ｐは、可視光の半波長以下である３８０ｎｍ以下（即ち、Ｐ≦３８０ｎｍ）に設定されている。
また、同様の観点から、凸部３６の高さ（または、凹部３４の深さ）Ｈは、可視光域の最大波長以上である７６０ｎｍ以上（即ち、Ｈ≧７６０ｎｍ）に設定されている。
そして、本実施形態においても、上記凹凸構造３２による光の回析作用により、上述の第１の実施形態の場合と同様に、特定の波長を有する光（特に、ＴＦＴ５ａの光劣化を誘起する７６０ｎｍ以下の可視光）を効果的に反射することが可能になる。従って、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。その結果、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下と液晶表示装置５０の表示品位の低下を効果的に抑制することが可能になる。
また、チャネル保護層３３が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層３３がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
なお、チャネル保護層３３の凹凸構造３２は、フォトリソグラフィーやナノインプリントリソグラフィーを用いて形成することができる。
ここで、ナノインプリントグラフィーを用いてチャネル保護層３３の凹凸構造３２を形成する場合は、まず、図２０に示すように、例えば、チャネル保護層３３を形成する窒化シリコン膜４５を成膜後、窒化シリコン膜４５上にレジスト４６を形成する。次いで、レジスト４６に転写する凹凸形状が形成されたモールド４７を、図２０に示す矢印の方向に移動させて、モールド４７をレジスト４６に押し当て、熱または光によりレジスト４６を硬化させる。そして、モールド４７を取り外すと、図２１に示すように、モールド４７の凹凸形状に対応して、レジスト４６に所定のマスクパターンが形成される。次いで、このレジスト４６をマスクとして、窒化シリコン膜４５に対するエッチングを行うと、レジスト４６の厚みが薄い部分ほど、早くレジストのエッチングが完了し、結果として、図２２に示すように、レジスト４６の形状に合わせて窒化シリコン膜４５の表面もエッチングされ、凹凸構造３２を有するチャネル保護層３３が形成される。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図２３を用いて説明する。図２３は、本発明の第２の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
まず、ＴＦＴ及びアクティブマトリクス基板作製工程において、上述の第１の実施形態において説明した図１５（ａ）、（ｂ）と同様に、ゲート電極形成工程、及び半導体層形成工程を行う。
＜チャネル保護層形成工程＞
次いで、半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、例えば、上述のナノインプリントリソグラフィーにより、図２３に示すように、チャネル領域に、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２を有するチャネル保護層３３を厚さ５０〜１００ｎｍ程度に形成する。
なお、ナノインプリントリソグラフィーの代わりに、レジストをマスクとしたフォトリソグラフィ、及びエッチングを行うことにより、チャネル保護層３３を形成する構成としてもよい。
次いで、上述の第１の実施形態において説明した図１５（ｄ）〜（ｆ）と同様に、ソースドレイン形成工程、層間絶縁膜形成工程、開口部形成工程、及び画素電極形成工程を行うことにより、図１７に示す薄膜トランジスタ基板２０ａを作製することができる。
更に、上述の第１の実施形態において説明した対向基板作製工程、及び液晶注入工程を行うことにより、本実施形態の液晶表示装置５０を製造することができる。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（５）本実施形態においては、チャネル保護層３３の、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２を形成している。従って、チャネル保護層３３により、ＴＦＴ５ａの光劣化を誘起する７６０ｎｍ以下の可視光を効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。従って、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下を効果的に抑制することが可能になる。
（６）また、チャネル保護層３３が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層３３がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
（７）本実施形態においては、凹凸構造３２における隣接する凸部３６間、または隣接する凹部３４間の距離を３８０ｎｍ以下に設定する構成としている。従って、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させることができる。
（８）本実施形態においては、凸部３６の高さ、または凹部３４の深さを７６０ｎｍ以上に設定している。従って、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させることができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図２４は、本発明の第３の実施形態に係る薄膜トランジスタ基板の断面図である。なお、本実施形態においては、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成及び製造方法については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。また、本実施形態においては、半導体素子として、光センサーであるフォトダイオードを例に挙げて説明するとともに、フォトダイオードを有する表示装置用基板（薄膜トランジスタ基板）について説明する。
本実施形態における薄膜トランジスタ基板６０は、各画素毎に、ＴＦＴ（不図示）に加えて、図２４に示す光センサーであるフォトダイオード６１を備えている。
このフォトダイオード６１は、各画素において、ＴＦＴに隣接して設けられており、半導体層６２により構成されている。より具体的には、このフォトダイオード６１は、高濃度にボロン等の不純物がドープされたＰ型半導体層６３と、高濃度にリン等の不純物がドープされたＮ型半導体層６４と、Ｐ型半導体層６３とＮ型半導体層６４との間に配置され、真性半導体で形成される高比抵抗領域であるＩ（Intrinsic）層６５の３層からなる横型構造を有するＰＩＮフォトダイオードである。
また、このフォトダイオード６１を備える薄膜トランジスタ基板６０は、絶縁基板１０ａ上に、ベースコート膜７５、半導体層６２、及び絶縁膜６６がこの順に積層された構造を有するものである。
より具体的には、図２４に示すように、薄膜トランジスタ基板６０は、絶縁基板１０ａの表面上に形成されたベースコート膜７５と、ベースコート膜７５の表面上に形成された半導体層６２と、半導体層６２を覆うようにベースコート膜７５の表面上に形成された絶縁膜６６とを備えている。
また、薄膜トランジスタ基板６０は、半導体層６２の下方に配置されるとともに、絶縁基板１０ａの表面上に形成された遮光膜６７を有しており、ベースコート膜７５は、遮光膜６７を覆うように絶縁基板１０ａ上に積層されている。
また、図２４に示すように、絶縁膜６６には、半導体層６２におけるＰ型半導体層６３の一部が露出するように形成されたコンタクトホール６８と、半導体層６２におけるＮ型半導体層６４の一部が露出するように形成されたコンタクトホール６９とが形成されている。なお、これらのコンタクトホール６８，６９は、エッチングにより同時に形成され、これらのコンタクトホール６８，６９の各々には、導電性部材７０が充填されている。
また、図２４に示すように、絶縁膜６６の表面には、アノード電極７１、及びカソード電極７２が形成されている。そして、アノード電極７１は、コンタクトホール６８を介して半導体層６２のＰ型半導体層６３に電気的に接続されており、カソード電極７２は、コンタクトホール６９を介して半導体層６２のＮ型半導体層６４に電気的に接続されている。
また、このフォトダイオード６１は、例えば、上述の対向基板３０上に載置された対象物（例えば、紙、指、ペン等）の有無や濃淡を検知するために使用される。より具体的には、例えば、液晶表示装置５０の背面側に設けられたバックライトの光源から照射された照射光が、上述の対象物により反射され、その反射光（例えば、不可視である赤外光）がフォトダイオード６１に入射すると、フォトダイオード６１において、入射した反射光の強度に対応した光リーク電流が流れ、この光リーク電流に基づいて、対象物の有無や濃淡が検知される構成となっている。
ベースコート膜７５を構成する材料としては、例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド等の材料が挙げられる。なお、ベースコート膜７５は、これらの材料による積層構造としても良い。また、ベースコート膜７５の厚みは、５０〜３００ｎｍが好ましい。
半導体層６２は、ポリシリコン膜からなり、半導体層６２を構成するポリシリコン膜は、アモルファスシリコン膜等のシリコン膜にレーザー光を照射して多結晶化したものである。なお、半導体層６２の厚みは、２０〜１００ｎｍが好ましい。
絶縁膜６６を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）や、ＳｉＯＦ、ＳｉＯＣ等の酸化シリコンよりも誘電率が低い材料、四窒化三ケイ素（Ｓｉ３Ｎ４）等の窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等の酸化シリコンよりも誘電率が高い材料が挙げられる。なお、絶縁膜６６は、単層構造であってもよいし、積層構造であってもよい。また、絶縁膜６６の厚みは、３０〜１５０ｎｍが好ましい。
導電性部材７０を構成する材料としては、高融点を有しているものが好ましく、例えば、モリブテン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属や、モリブデンシリサイド等の高融点シリサイドが好適に使用される。
遮光膜６７は、フォトダイオード６１への光（バックライトの光源からの照射光）の入射を防止して、上述の対象物により反射された反射光のみがフォトダイオード６１に入射されるようにするためのものである。
遮光膜６７を構成する材料としては、特に限定されず、例えば、モリブテン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属や、これらの高融点金属を主成分とする合金材料もしくは化合物材料が好適に使用される。なお、遮光膜６７の厚みは、５０〜３００ｎｍが好ましい。
そして、本実施形態においても、上述の第１の実施形態の場合と同様に、図２４に示すように、半導体層６２のチャネル領域（即ち、Ｉ層６５の表面上）に、上述の第１の実施形態において説明したチャネル保護層２５が設けられている。
従って、特定の波長を有する光（特に、フォトダイオード６１の光劣化を誘起する可視光（波長が３８０ｎｍ〜７５０ｎｍの光）を効果的に反射することが可能になり、半導体層６２の劣化を誘起する特定波長の光が、半導体層６２のＩ層６５に入射しないようにすることができる。
以上に説明した本実施形態によれば、上述の（３）〜（４）の効果に加えて、以下の効果を得ることができる。
（９）本実施形態においては、チャネル保護層２５を、第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成する構成としている。また、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する構成としてる。従って、チャネル保護層２５により、フォトダイオード６１の光劣化を誘起する可視光を効果的に反射することが可能になり、半導体層６２の劣化を誘起する特定波長の光が、半導体層６２のＩ層６５に入射しないようにすることができる。従って、半導体層６２のＩ層６５への光照射に起因するフォトダイオード６１の特性の低下を効果的に抑制することが可能になる。
（１０）また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がフォトダイオード６１の特性に影響を及ぼすことなく、Ｉ層６５への光の照射を効果的に抑制することができる。
なお、上記実施形態は以下のように変更しても良い。
上記第３の実施形態においては、第１の実施形態において説明したチャネル保護層２５を設ける構成としたが、当該チャネル保護層２５の代わりに、第２の実施形態において説明した微細な凹凸構造３２を有するチャネル保護層３３を設ける構成としてもよい。この場合も、上述の（５）〜（８）の効果と同様の効果を得ることができる。
本発明の活用例としては、表示装置用基板及びその製造方法、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１３ａ 半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板（表示装置用基板）
２５ チャネル保護層
２５ａ 第１絶縁膜
２５ｂ 第２絶縁膜
３０ 対向基板（他の表示装置用基板）
３２ 微細な凹凸構造
３３ チャネル保護層
３３ａ チャネル保護層の、半導体層側と反対側の表面
３４ 凹部
３６ 凸部
４０ 液晶層（表示媒体層）
５０ 液晶表示装置
６０ 薄膜トランジスタ基板（表示装置用基板）
６１ フォトダイオード
６２ 半導体層
６３ Ｐ型半導体層
６４ Ｎ型半導体層
６５ Ｉ層
Ｃ チャネル領域
Ｈ 凸部の高さ、または凹部の深さ
Ｐ 凹凸構造における隣接する凸部間、または隣接する凹部間の距離
Ｒａ 第１絶縁膜の屈折率
Ｒｂ 第２絶縁膜の屈折率
本発明は、表示装置用基板及び表示装置に関する。
薄膜トランジスタ基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
また、一般に、薄膜トランジスタ基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた薄膜トランジスタが使用されている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、このボトムゲート型のＴＦＴにおいては、チャネル領域の上部が、ＳｉＯ２等からなる層間絶縁膜により覆われるとともに、この層間絶縁膜上に画素電極が形成されて薄膜トランジスタ基板が製造される。そして、薄膜トランジスタ基板に対向するように対向基板を設け、薄膜トランジスタ基板及び対向基板の間に液晶層を設けることにより、液晶表示装置が製造される。
ここで、従来のＴＦＴの構造では、半導体層はゲート電極の上層に位置するため、ゲート電極が遮光膜として機能しているが、液晶表示装置では、薄膜トランジスタ基板側からバックライトの光を表示領域へ照射している。従って、一旦、遮光膜以外の部分から入射した光が対向基板などで反射して、ＴＦＴの上側から半導体層へ入射した場合、遮光膜が存在しないため、アモルファスシリコンにより形成された半導体層のチャネル領域に光が照射されることになる。従って、光励起に起因して、ＴＦＴのオフ状態でリーク電流が生じたり、アモルファスシリコンの光劣化が生じてしまい、結果として、ＴＦＴ特性が低下して、液晶表示装置の表示品位が低下するという問題があった。
そこで、このような不都合を回避するための薄膜トランジスタ基板が提案されている。より具体的には、ゲート配線とソース配線の交差部近傍にＴＦＴが設けられ、ＴＦＴと画素電極が接続された薄膜トランジスタ基板において、ＴＦＴのチャネル領域上に絶縁層を介して、遮光用の金属層を設けた薄膜トランジスタ基板が開示されている（例えば、特許文献１参照）。
特開平１０−１８６４０２号公報
しかし、上記特許文献１に記載の薄膜トランジスタ基板においては、遮光用の金属層が導電性の金属材料（ソース電極及びドレイン電極を形成する金属材料）により形成されているため、半導体層のチャネル領域と金属層との距離によっては、ＴＦＴの特性に悪影響を及ぼすという問題があった。
より具体的には、例えば、ゲート電極に電圧をかけてＴＦＴをＯＮさせる際に、チャネル領域上に導電性の金属層があると、この金属層が寄生容量として機能する。そして、チャネル領域と金属層との距離が近い場合、例えば、ゲート電圧を反転させてＯＦＦさせる際に、帯電した金属層の電荷に引っ張られて、半導体層のチャネル領域が素早くＯＮからＯＦＦに切り替わらず、ＴＦＴの動作に悪影響を及ぼすという問題があった。
そこで、本発明は、上述の問題に鑑みてなされたものであり、ＴＦＴの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる表示装置用基板及び表示装置を提供することを目的とする。
上記目的を達成するために、本発明に係る第１の表示装置用基板は、絶縁基板と、絶縁基板上に設けられ、チャネル領域を有する半導体層と、チャネル領域に設けられ、絶縁性材料により形成されたチャネル保護層とを備えた表示装置用基板であって、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造が形成されており、凹凸構造における隣接する凸部間、または隣接する凹部間の距離が、３８０ｎｍ以下であることを特徴とする。
同構成によれば、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を形成している。従って、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、チャネル保護層が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
また、凹凸構造における隣接する凸部間、または隣接する凹部間の距離が、３８０ｎｍ以下であるため、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層により広く光を反射させることができる。
本発明に係る第２の表示装置用基板は、絶縁基板と、絶縁基板上に設けられ、チャネル領域を有する半導体層と、チャネル領域に設けられ、絶縁性材料により形成されたチャネル保護層とを備えた表示装置用基板であって、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造が形成されており、凸部の高さ、または凹部の深さが、７６０ｎｍ以上であることを特徴とする。
同構成によれば、チャネル保護層の、半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を形成している。従って、半導体層が、薄膜トランジスタの半導体層である場合、特定の波長を有する光（特に、薄膜トランジスタの光劣化を誘起する６００ｎｍ以下の短波長の光）を効果的に反射することが可能になり、半導体層の劣化を誘起する特定波長の光が、半導体層のチャネル領域に入射しないようにすることができる。その結果、半導体層のチャネル領域への光照射に起因する薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、チャネル保護層が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層が薄膜トランジスタの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
また、凸部の高さ、または凹部の深さが、７６０ｎｍ以上であるため、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層により広く光を反射させることができる。
また、本発明に係る第１の表示装置用基板においても、凸部の高さ、または凹部の深さが、７６０ｎｍ以上であってもよい。
本発明に係る表示装置用基板においては、半導体層は、薄膜トランジスタの半導体層であってもよい。
また、半導体層は、酸化物半導体を含んでもよく、酸化物半導体が、酸化インジウムガリウム亜鉛であってもよい。
また、本発明に係る表示装置用基板においては、半導体層は、光センサを構成してもよい。
また、本発明に係る表示装置用基板は、薄膜トランジスタまたは光センサの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができるという優れた特性を備えている。従って、本発明は、表示装置用基板と、表示装置用基板に対向して配置された他の表示装置用基板と、表示装置用基板及び他の表示装置用基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明によれば、ＴＦＴの特性に影響を及ぼすことなく、チャネル領域への光の照射を効果的に抑制することができる。
本発明の第１の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板の平面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。 図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が５層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が６層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が７層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が８層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。 積層膜における第１及び第２絶縁膜の積層数が１０層の場合のＰ偏光の波長と反射率との関係を示すグラフである。 本発明の第１の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の第１の実施形態に係る対向基板の製造工程を断面で示す説明図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板の断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための斜視図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層をナノインプリントリソグラフィーを用いて形成する工程を説明するための断面図である。 本発明の第２の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の第３の実施形態に係る薄膜トランジスタ基板の断面図である。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の第１の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の第１の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の第１の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。また、図５は、本発明の第１の実施形態に係る薄膜トランジスタ基板におけるチャンネル保護層を説明するための断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３５の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂと、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁膜１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁膜１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁膜１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する半導体層１３ａとを備えている。また、ＴＦＴ５ａは、半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁膜１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体や、アモルファスシリコンを使用することができる。なお、アモルファスシリコンを使用する場合は、下層の真性アモルファスシリコン層と、その上層のリンがドープされたｎ＋アモルファスシリコン層とを備え、ソース電極１６ａａ及びドレイン電極１６ｂから露出する真性アモルファスシリコン層がチャネル領域Ｃを構成する。
対向基板３０は、後述する図１６（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
また、本実施形態においては、図４に示すように、半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
また、本実施形態においては、図５に示すように、チャネル保護層２５が、屈折率比が１．３倍以上異なる第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成されている点に特徴がある。
例えば、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する。
また、第１及び第２絶縁膜２５ａ，２５ｂは、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の絶縁性材料により形成されている。
そして、本実施形態においては、このような構成により、特定の波長を有する光（特に、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光）を、チャネル保護層２５により効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。従って、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下と液晶表示装置５０の表示品位の低下を効果的に抑制することが可能になる。
また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
また、上記従来技術においては、金属層を形成する際に、金属膜の成膜や、所定のパターン形状を有するフォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が必要となり、工程数が増加するため、製造コストが増加するとともに、歩留まりが低下するという不都合があった。
一方、本実施形態においては、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、例えば、プラズマＣＶＤ法により、窒化シリコン膜や酸化シリコン膜を、順次、成膜して、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。従って、導電性の金属材料により形成された遮光用の金属層とは異なり、金属膜の成膜や、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、金属膜に対するウエットエッチング及びレジストの剥離洗浄等の工程が不要となり、工程数を減少させることができる。その結果、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる。
なお、半導体層１３ａの劣化を誘起する特定波長の光を確実に反射するとの観点から、チャネル保護層２５を構成する積層膜における絶縁膜２５ａ，２５ｂの積層数は５層以上が好ましく、５層以上であれば、特に限定されない。
以下、本特徴を詳しく説明する。図６は、積層膜における第１及び第２絶縁膜２５ａ，２５ｂの積層数が５層の場合のＰ偏光の波長と反射率との関係を示すグラフである。
なお、図６に示す関係においては、第１絶縁膜２５ａとして、屈折率Ｒａ＝１．４、膜厚が６０ｎｍの酸化シリコン膜を使用し、第２絶縁膜２５ｂとして、屈折率Ｒｂ＝２、膜圧が６０ｎｍの窒化シリコン膜を使用した。また、層間絶縁膜１７として、屈折率＝１．４、膜厚が２６５ｎｍの酸化シリコン膜を使用し、液晶層４０として、屈折率＝１のネマチックの液晶材料を使用し、半導体層１３ａとして、屈折率＝２の酸化インジウムガリウム亜鉛（ＩＧＺＯ）を使用した。そして、チャネル保護層２５に対して、液晶層４０の方向から垂直にＰ偏光を入射させ、入射させたＰ偏光の波長を、３００ｎｍ〜９００ｎｍの波長域において１ｎｍ刻みで変化させて、反射率を測定した。
図６に示すように、第１及び第２絶縁膜２５ａ，２５ｂにより形成されたチャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４５０ｎｍの波長を有するＰ偏光を約６０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第２絶縁膜２５ｂを１層追加し、６層構造とした場合（図７参照）のＰ偏光の波長と反射率との関係を図８に示す。
図８に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約８０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第１絶縁膜２５ａを１層追加し、７層構造とした場合（図９参照）のＰ偏光の波長と反射率との関係を図１０に示す。
図１０に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４４０ｎｍの波長を有するＰ偏光を約８０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第２絶縁膜２５ｂを１層追加し、８層構造とした場合（図１１参照）のＰ偏光の波長と反射率との関係を図１２に示す。
図１２に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約９０％の割合で反射することが判る。
また、チャネル保護層２５として、更に第１絶縁膜２５ａと第２絶縁膜２５ｂを各々１層追加し、１０層構造とした場合（図１３参照）のＰ偏光の波長と反射率との関係を示すグラフを図１４に示す。
図１４に示すように、チャネル保護層２５は、可視光域（３６０ｎｍから７６０ｎｍ）において、広く光を反射するようになっており、特に４００ｎｍの波長を有するＰ偏光を約９５％の割合で反射することが判る。
以上より、第１及び第２絶縁膜２５ａ，２５ｂの積層数は５層以上であれば、チャネル保護層２５によって、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光を効果的に反射することができることが判り、第１及び第２絶縁膜２５ａ，２５ｂの積層数が多くなる程、光の反射効率が向上することが判る。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図１５、図１６を用いて説明する。図１５は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図１６は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜する。その後、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図１５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜３００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜半導体層形成工程＞
続いて、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図１５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うようにゲート絶縁膜１２を形成する。
なお、ゲート絶縁膜１２を２層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜（ＳｉＮｘ）以外に、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）等を使用することができる。
また、絶縁基板１０ａからの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、ＳｉＨ４とＮＨ３とを反応ガスとして膜厚１００ｎｍから２００ｎｍの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、Ｎ２Ｏ、ＳｉＨ４を反応ガスとして膜厚５０ｎｍから１００ｎｍの酸化シリコン膜を形成することができる。
また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁膜１２を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。
その後、スパッタリング法により、例えば、ＩＧＺＯ系の酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１５（ｂ）に示すように、チャネル領域を有する半導体層１３ａを形成する。
＜チャネル保護層形成工程＞
次いで、半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜と酸化シリコン膜を、順次、成膜し、図５に示す第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成して、図１５（ｃ）に示すように、半導体層１３ａのチャネル領域Ｃに当該チャネル領域Ｃを保護するためのチャネル保護層２５を厚さ５０〜１５０ｎｍ程度に形成する。
この際、上述のごとく、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により構成されているため、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。
また、第１絶縁膜２５ａとして、例えば、屈折率Ｒａ＝１．４、膜厚が６０ｎｍの酸化シリコン膜を形成し、第２絶縁膜２５ｂとして、例えば、屈折率Ｒｂ＝２、膜圧が６０ｎｍの窒化シリコン膜を形成する。
＜ソースドレイン形成工程＞
次いで、半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図１５（ｄ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
即ち、本工程では、半導体層形成工程で形成された半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、半導体層１３ａのチャネル領域Ｃを露出させる。
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図１５（ｅ）に示すように、ＴＦＴ５ａを覆う（即ち、半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ２６５ｎｍ程度に形成する。
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図１５（ｆ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａが形成される。
＜画素電極形成工程＞
次いで、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜する。その後、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１６（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図１６（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図１６（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１６（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、チャネル保護層２５を、第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成する構成としている。また、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する構成としている。従って、チャネル保護層２５により、ＴＦＴ５ａの光劣化を誘起する６００ｎｍ以下の短波長の光を効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。その結果、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下を効果的に抑制することが可能になる。
（２）また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
（３）また、チャネル保護層２５は、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜を形成する際に、プラズマ装置内の原料ガスの切り替えのみでチャネル保護層２５を形成することができる。従って、工程数を減少させることができるため、製造コストの増加を抑制して、歩留まりの低下を抑制することが可能になる。
（４）本実施形態においては、積層膜における積層数を５層以上に設定する構成としている。従って、半導体層１３ａの劣化を誘起する特定波長の光を確実に反射することができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図１７は、本発明の第２の実施形態に係る薄膜トランジスタ基板の断面図であり、図１８は、本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための断面図である。また、図１９は、本発明の第２の実施形態に係る薄膜トランジスタ基板におけるチャネル保護層を説明するための斜視図である。なお、本実施形態においては、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成及び製造方法については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。
本実施形態においては、図１７に示すように、上述のチャネル保護層２５の代わりに、表面に微細な凹凸構造を有するチャネル保護層３３が設けられている点に特徴がある。
より具体的には、図１７〜図１９に示すように、チャネル保護層３３の、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２が形成されており、凹部３４及び凸部３６は、断面略矩形状を有している。
また、チャネル保護層３３は、上述のチャネル保護層２５と同様に、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の絶縁性材料により形成されている。
なお、本実施形態においては、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させるとの観点から、凹凸構造３２において隣接する凸部３６間（または隣接する凹部３４間）の距離（即ち、ピッチ）Ｐは、可視光の半波長以下である３８０ｎｍ以下（即ち、Ｐ≦３８０ｎｍ）に設定されている。
また、同様の観点から、凸部３６の高さ（または、凹部３４の深さ）Ｈは、可視光域の最大波長以上である７６０ｎｍ以上（即ち、Ｈ≧７６０ｎｍ）に設定されている。
そして、本実施形態においても、上記凹凸構造３２による光の回析作用により、上述の第１の実施形態の場合と同様に、特定の波長を有する光（特に、ＴＦＴ５ａの光劣化を誘起する７６０ｎｍ以下の可視光）を効果的に反射することが可能になる。従って、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。その結果、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下と液晶表示装置５０の表示品位の低下を効果的に抑制することが可能になる。
また、チャネル保護層３３が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層３３がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
なお、チャネル保護層３３の凹凸構造３２は、フォトリソグラフィーやナノインプリントリソグラフィーを用いて形成することができる。
ここで、ナノインプリントグラフィーを用いてチャネル保護層３３の凹凸構造３２を形成する場合は、まず、図２０に示すように、例えば、チャネル保護層３３を形成する窒化シリコン膜４５を成膜後、窒化シリコン膜４５上にレジスト４６を形成する。次いで、レジスト４６に転写する凹凸形状が形成されたモールド４７を、図２０に示す矢印の方向に移動させて、モールド４７をレジスト４６に押し当て、熱または光によりレジスト４６を硬化させる。そして、モールド４７を取り外すと、図２１に示すように、モールド４７の凹凸形状に対応して、レジスト４６に所定のマスクパターンが形成される。次いで、このレジスト４６をマスクとして、窒化シリコン膜４５に対するエッチングを行うと、レジスト４６の厚みが薄い部分ほど、早くレジストのエッチングが完了し、結果として、図２２に示すように、レジスト４６の形状に合わせて窒化シリコン膜４５の表面もエッチングされ、凹凸構造３２を有するチャネル保護層３３が形成される。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図２３を用いて説明する。図２３は、本発明の第２の実施形態に係るＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
まず、ＴＦＴ及びアクティブマトリクス基板作製工程において、上述の第１の実施形態において説明した図１５（ａ）、（ｂ）と同様に、ゲート電極形成工程、及び半導体層形成工程を行う。
＜チャネル保護層形成工程＞
次いで、半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、例えば、上述のナノインプリントリソグラフィーにより、図２３に示すように、チャネル領域に、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２を有するチャネル保護層３３を厚さ５０〜１００ｎｍ程度に形成する。
なお、ナノインプリントリソグラフィーの代わりに、レジストをマスクとしたフォトリソグラフィ、及びエッチングを行うことにより、チャネル保護層３３を形成する構成としてもよい。
次いで、上述の第１の実施形態において説明した図１５（ｄ）〜（ｆ）と同様に、ソースドレイン形成工程、層間絶縁膜形成工程、開口部形成工程、及び画素電極形成工程を行うことにより、図１７に示す薄膜トランジスタ基板２０ａを作製することができる。
更に、上述の第１の実施形態において説明した対向基板作製工程、及び液晶注入工程を行うことにより、本実施形態の液晶表示装置５０を製造することができる。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（５）本実施形態においては、チャネル保護層３３の、半導体層１３ａ側と反対側の表面３３ａに、凹部３４と凸部３６とからなる微細な凹凸構造３２を形成している。従って、チャネル保護層３３により、ＴＦＴ５ａの光劣化を誘起する７６０ｎｍ以下の可視光を効果的に反射することが可能になり、半導体層１３ａの劣化を誘起する特定波長の光が、半導体層１３ａのチャネル領域Ｃに入射しないようにすることができる。従って、半導体層１３ａのチャネル領域Ｃへの光照射に起因するＴＦＴ特性の低下を効果的に抑制することが可能になる。
（６）また、チャネル保護層３３が絶縁性材料により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層３３がＴＦＴ５ａの特性に影響を及ぼすことなく、チャネル領域Ｃへの光の照射を効果的に抑制することができる。
（７）本実施形態においては、凹凸構造３２における隣接する凸部３６間、または隣接する凹部３４間の距離を３８０ｎｍ以下に設定する構成としている。従って、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させることができる。
（８）本実施形態においては、凸部３６の高さ、または凹部３４の深さを７６０ｎｍ以上に設定している。従って、可視光域（３６０ｎｍから７６０ｎｍ）において、チャネル保護層３３により広く光を反射させることができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図２４は、本発明の第３の実施形態に係る薄膜トランジスタ基板の断面図である。なお、本実施形態においては、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成及び製造方法については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。また、本実施形態においては、半導体素子として、光センサであるフォトダイオードを例に挙げて説明するとともに、フォトダイオードを有する表示装置用基板（薄膜トランジスタ基板）について説明する。
本実施形態における薄膜トランジスタ基板６０は、各画素毎に、ＴＦＴ（不図示）に加えて、図２４に示す光センサであるフォトダイオード６１を備えている。
このフォトダイオード６１は、各画素において、ＴＦＴに隣接して設けられており、半導体層６２により構成されている。より具体的には、このフォトダイオード６１は、高濃度にボロン等の不純物がドープされたＰ型半導体層６３と、高濃度にリン等の不純物がドープされたＮ型半導体層６４と、Ｐ型半導体層６３とＮ型半導体層６４との間に配置され、真性半導体で形成される高比抵抗領域であるＩ（Intrinsic）層６５の３層からなる横型構造を有するＰＩＮフォトダイオードである。
また、このフォトダイオード６１を備える薄膜トランジスタ基板６０は、絶縁基板１０ａ上に、ベースコート膜７５、半導体層６２、及び絶縁膜６６がこの順に積層された構造を有するものである。
より具体的には、図２４に示すように、薄膜トランジスタ基板６０は、絶縁基板１０ａの表面上に形成されたベースコート膜７５と、ベースコート膜７５の表面上に形成された半導体層６２と、半導体層６２を覆うようにベースコート膜７５の表面上に形成された絶縁膜６６とを備えている。
また、薄膜トランジスタ基板６０は、半導体層６２の下方に配置されるとともに、絶縁基板１０ａの表面上に形成された遮光膜６７を有しており、ベースコート膜７５は、遮光膜６７を覆うように絶縁基板１０ａ上に積層されている。
また、図２４に示すように、絶縁膜６６には、半導体層６２におけるＰ型半導体層６３の一部が露出するように形成されたコンタクトホール６８と、半導体層６２におけるＮ型半導体層６４の一部が露出するように形成されたコンタクトホール６９とが形成されている。なお、これらのコンタクトホール６８，６９は、エッチングにより同時に形成され、これらのコンタクトホール６８，６９の各々には、導電性部材７０が充填されている。
また、図２４に示すように、絶縁膜６６の表面には、アノード電極７１、及びカソード電極７２が形成されている。そして、アノード電極７１は、コンタクトホール６８を介して半導体層６２のＰ型半導体層６３に電気的に接続されており、カソード電極７２は、コンタクトホール６９を介して半導体層６２のＮ型半導体層６４に電気的に接続されている。
また、このフォトダイオード６１は、例えば、上述の対向基板３０上に載置された対象物（例えば、紙、指、ペン等）の有無や濃淡を検知するために使用される。より具体的には、例えば、液晶表示装置５０の背面側に設けられたバックライトの光源から照射された照射光が、上述の対象物により反射され、その反射光（例えば、不可視である赤外光）がフォトダイオード６１に入射すると、フォトダイオード６１において、入射した反射光の強度に対応した光リーク電流が流れ、この光リーク電流に基づいて、対象物の有無や濃淡が検知される構成となっている。
ベースコート膜７５を構成する材料としては、例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド等の材料が挙げられる。なお、ベースコート膜７５は、これらの材料による積層構造としても良い。また、ベースコート膜７５の厚みは、５０〜３００ｎｍが好ましい。
半導体層６２は、ポリシリコン膜からなり、半導体層６２を構成するポリシリコン膜は、アモルファスシリコン膜等のシリコン膜にレーザー光を照射して多結晶化したものである。なお、半導体層６２の厚みは、２０〜１００ｎｍが好ましい。
絶縁膜６６を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）や、ＳｉＯＦ、ＳｉＯＣ等の酸化シリコンよりも誘電率が低い材料、四窒化三ケイ素（Ｓｉ３Ｎ４）等の窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等の酸化シリコンよりも誘電率が高い材料が挙げられる。なお、絶縁膜６６は、単層構造であってもよいし、積層構造であってもよい。また、絶縁膜６６の厚みは、３０〜１５０ｎｍが好ましい。
導電性部材７０を構成する材料としては、高融点を有しているものが好ましく、例えば、モリブテン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属や、モリブデンシリサイド等の高融点シリサイドが好適に使用される。
遮光膜６７は、フォトダイオード６１への光（バックライトの光源からの照射光）の入射を防止して、上述の対象物により反射された反射光のみがフォトダイオード６１に入射されるようにするためのものである。
遮光膜６７を構成する材料としては、特に限定されず、例えば、モリブテン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属や、これらの高融点金属を主成分とする合金材料もしくは化合物材料が好適に使用される。なお、遮光膜６７の厚みは、５０〜３００ｎｍが好ましい。
そして、本実施形態においても、上述の第１の実施形態の場合と同様に、図２４に示すように、半導体層６２のチャネル領域（即ち、Ｉ層６５の表面上）に、上述の第１の実施形態において説明したチャネル保護層２５が設けられている。
従って、特定の波長を有する光（特に、フォトダイオード６１の光劣化を誘起する可視光（波長が３８０ｎｍ〜７５０ｎｍの光）を効果的に反射することが可能になり、半導体層６２の劣化を誘起する特定波長の光が、半導体層６２のＩ層６５に入射しないようにすることができる。
以上に説明した本実施形態によれば、上述の（３）〜（４）の効果に加えて、以下の効果を得ることができる。
（９）本実施形態においては、チャネル保護層２５を、第１絶縁膜２５ａと第２絶縁膜２５ｂとが交互に積層された積層膜により形成する構成としている。また、第１絶縁膜２５ａの屈折率をＲａ、第２絶縁膜２５ｂの屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立する構成としている。従って、チャネル保護層２５により、フォトダイオード６１の光劣化を誘起する可視光を効果的に反射することが可能になり、半導体層６２の劣化を誘起する特定波長の光が、半導体層６２のＩ層６５に入射しないようにすることができる。従って、半導体層６２のＩ層６５への光照射に起因するフォトダイオード６１の特性の低下を効果的に抑制することが可能になる。
（１０）また、チャネル保護層２５が第１及び第２絶縁膜２５ａ，２５ｂが積層された積層膜により形成されているため、導電性の金属材料により形成された遮光用の金属層が設けられた上記従来技術とは異なり、チャネル保護層２５がフォトダイオード６１の特性に影響を及ぼすことなく、Ｉ層６５への光の照射を効果的に抑制することができる。
なお、上記実施形態は以下のように変更しても良い。
上記第３の実施形態においては、第１の実施形態において説明したチャネル保護層２５を設ける構成としたが、当該チャネル保護層２５の代わりに、第２の実施形態において説明した微細な凹凸構造３２を有するチャネル保護層３３を設ける構成としてもよい。この場合も、上述の（５）〜（８）の効果と同様の効果を得ることができる。
本発明の活用例としては、表示装置用基板及びその製造方法、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１３ａ 半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板（表示装置用基板）
２５ チャネル保護層
２５ａ 第１絶縁膜
２５ｂ 第２絶縁膜
３０ 対向基板（他の表示装置用基板）
３２ 微細な凹凸構造
３３ チャネル保護層
３３ａ チャネル保護層の、半導体層側と反対側の表面
３４ 凹部
３６ 凸部
４０ 液晶層（表示媒体層）
５０ 液晶表示装置
６０ 薄膜トランジスタ基板（表示装置用基板）
６１ フォトダイオード
６２ 半導体層
６３ Ｐ型半導体層
６４ Ｎ型半導体層
６５ Ｉ層
Ｃ チャネル領域
Ｈ 凸部の高さ、または凹部の深さ
Ｐ 凹凸構造における隣接する凸部間、または隣接する凹部間の距離
Ｒａ 第１絶縁膜の屈折率
Ｒｂ 第２絶縁膜の屈折率

Claims (11)

  1. 絶縁基板と、
    前記絶縁基板上に設けられ、チャネル領域を有する半導体層と、
    前記チャネル領域に設けられたチャネル保護層と
    を備えた表示装置用基板であって、
    前記チャネル保護層が、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により形成されており、前記第１絶縁膜の屈折率をＲａ、前記第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立することを特徴とする表示装置用基板。
  2. 前記積層膜における積層数が５層以上であることを特徴とする請求項１に記載の表示装置用基板。
  3. 絶縁基板と、
    前記絶縁基板上に設けられ、チャネル領域を有する半導体層と、
    前記チャネル領域に設けられ、絶縁性材料により形成されたチャネル保護層と
    を備えた表示装置用基板であって、
    前記チャネル保護層の、前記半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造が形成されていることを特徴とする表示装置用基板。
  4. 前記凹凸構造における隣接する前記凸部間、または隣接する前記凹部間の距離が、３８０ｎｍ以下であること特徴とする請求項３に記載の表示装置用基板。
  5. 前記凸部の高さ、または前記凹部の深さが、７６０ｎｍ以上であることを特徴とする請求項３または請求項４に記載の表示装置用基板。
  6. 前記半導体層は、薄膜トランジスタの半導体層であることを特徴とする請求項１〜請求項５のいずれか１項に記載の表示装置用基板。
  7. 前記半導体層は、光センサを構成することを特徴とする請求項１〜請求項５のいずれか１項に記載の表示装置用基板。
  8. 請求項１〜請求項７のいずれか１項に記載の前記表示装置用基板と、
    前記表示装置用基板に対向して配置された他の表示装置用基板と、
    前記表示装置用基板及び前記他の表示装置用基板の間に設けられた表示媒体層と
    を備えることを特徴とする表示装置。
  9. 前記表示媒体層が液晶層であることを特徴とする請求項８に記載の表示装置。
  10. 絶縁基板上に、チャネル領域を有する半導体層を形成する半導体層形成工程と、
    前記チャネル領域に、第１絶縁膜と第２絶縁膜とが交互に積層された積層膜により構成され、前記第１絶縁膜の屈折率をＲａ、前記第２絶縁膜の屈折率をＲｂとした場合に、Ｒｂ／Ｒａ≧１．３となる関係が成立するチャネル保護層を形成するチャネル保護層形成工程と
    を少なくとも備えることを特徴とする表示装置用基板の製造方法。
  11. 絶縁基板上に、チャネル領域を有する半導体層を形成する半導体層形成工程と、
    前記チャネル領域に、絶縁性材料により形成され、前記半導体層側と反対側の表面に、凹部と凸部とからなる微細な凹凸構造を有するチャネル保護層を形成するチャネル保護層形成工程と
    を少なくとも備えることを特徴とする表示装置用基板の製造方法。
JP2012542802A 2010-11-10 2011-11-02 表示装置用基板及び表示装置 Pending JPWO2012063436A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010252137 2010-11-10
JP2010252137 2010-11-10
PCT/JP2011/006134 WO2012063436A1 (ja) 2010-11-10 2011-11-02 表示装置用基板及びその製造方法、表示装置

Publications (1)

Publication Number Publication Date
JPWO2012063436A1 true JPWO2012063436A1 (ja) 2014-05-12

Family

ID=46050605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012542802A Pending JPWO2012063436A1 (ja) 2010-11-10 2011-11-02 表示装置用基板及び表示装置

Country Status (5)

Country Link
US (1) US9239484B2 (ja)
JP (1) JPWO2012063436A1 (ja)
KR (1) KR20130140749A (ja)
CN (1) CN103210494B (ja)
WO (1) WO2012063436A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613489B (zh) 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
US9729246B2 (en) * 2012-03-30 2017-08-08 Nec Corporation Manufacturing method for a phase modulation system with ultraviolet discharge of accumulated charges
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6041796B2 (ja) * 2012-12-14 2016-12-14 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
KR102206412B1 (ko) 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6023657B2 (ja) * 2013-05-21 2016-11-09 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
DE102013111785A1 (de) * 2013-10-25 2015-04-30 Osram Oled Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelementes
US9529239B2 (en) * 2013-12-31 2016-12-27 Shenzhen China Star Optoelectronics Technologies Co., Ltd. Manufacturing method and repairing method for display device as well as liquid crystal display panel
CN104218092B (zh) * 2014-08-13 2017-08-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104979405B (zh) * 2015-07-22 2019-05-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6255452B2 (ja) * 2016-08-08 2017-12-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101897345B1 (ko) * 2016-09-21 2018-09-10 고려대학교 산학협력단 박막 트랜지스터
CN107134482A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法
CN114023275B (zh) * 2021-11-29 2022-09-27 Tcl华星光电技术有限公司 背光模组的驱动方法及驱动装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527778A (en) * 1978-08-18 1980-02-28 Semiconductor Res Found Semiconductor color pickup device
JPS6433531A (en) * 1987-07-29 1989-02-03 Fujitsu Ltd Thin film transistor
JPH10186402A (ja) 1996-12-25 1998-07-14 Sharp Corp アクティブマトリクス基板
JP2002267815A (ja) 2001-03-08 2002-09-18 Dainippon Printing Co Ltd 反射防止性成形品およびその製造方法
JP2003264284A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JP2004179450A (ja) 2002-11-28 2004-06-24 Sharp Corp 半導体装置およびその製造方法
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4614712B2 (ja) 2003-08-27 2011-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20060071022A (ko) 2004-12-21 2006-06-26 삼성전자주식회사 어레이 기판, 이의 제조 방법 및 이를 포함하는 액정패널
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
EP2352169B1 (en) * 2008-10-23 2017-05-17 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device
WO2010050161A1 (ja) * 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP2010237419A (ja) 2009-03-31 2010-10-21 Sharp Corp 反射防止体
JP2012073487A (ja) 2010-09-29 2012-04-12 Dainippon Printing Co Ltd 反射防止物品および表示装置

Also Published As

Publication number Publication date
US9239484B2 (en) 2016-01-19
CN103210494B (zh) 2016-01-06
CN103210494A (zh) 2013-07-17
KR20130140749A (ko) 2013-12-24
US20130329176A1 (en) 2013-12-12
WO2012063436A1 (ja) 2012-05-18

Similar Documents

Publication Publication Date Title
WO2012063436A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP4928712B2 (ja) 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置
KR101637636B1 (ko) 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
TWI464507B (zh) Active matrix substrate and display device
JPWO2012023226A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP2009251174A (ja) Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
TW201213963A (en) Liquid crystal display device and method of manufacturing the same
KR20140046604A (ko) 편광판, 액정 표시 장치 및 이를 제조하는 방법
WO2011104791A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置
US7643114B2 (en) Transflective display device with reflection pattern on the color filter substrate
TWI451179B (zh) 畫素結構及其製造方法
JP6305047B2 (ja) 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
WO2012164882A1 (ja) 表示装置用基板およびそれを備えた表示装置
JP5011479B2 (ja) 表示装置の製造方法
JP4782389B2 (ja) 表示装置用表示板及びその表示板を含む液晶表示装置
JP5275836B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US20170010503A1 (en) Reflective liquid crystal display device and method of manufacturing the same
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20150069386A (ko) 표시 기판 및 표시 기판의 제조 방법
WO2013008441A1 (ja) アクティブマトリクス基板及びその製造方法
WO2019130934A1 (ja) 指紋センサおよび表示装置
JP2004109797A (ja) 半透過型液晶表示装置
WO2012042824A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置
JP2007102069A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723