JP4614712B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4614712B2
JP4614712B2 JP2004235740A JP2004235740A JP4614712B2 JP 4614712 B2 JP4614712 B2 JP 4614712B2 JP 2004235740 A JP2004235740 A JP 2004235740A JP 2004235740 A JP2004235740 A JP 2004235740A JP 4614712 B2 JP4614712 B2 JP 4614712B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
region
mask
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004235740A
Other languages
English (en)
Other versions
JP2005101553A (ja
JP2005101553A5 (ja
Inventor
明久 下村
崇 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004235740A priority Critical patent/JP4614712B2/ja
Publication of JP2005101553A publication Critical patent/JP2005101553A/ja
Publication of JP2005101553A5 publication Critical patent/JP2005101553A5/ja
Application granted granted Critical
Publication of JP4614712B2 publication Critical patent/JP4614712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は結晶性半導体膜と、非結晶性半導体膜とを有する半導体装置を形成する方法に関する。
従来のレーザ光照射方法には、フォトリソグラフィー工程によるマスク、又はメタルマスクを用いて、選択的にレーザ光照射を行う方法がある(特許文献1参照)。特許文献1によると、レーザ光照射によってシリコン膜を結晶化せしめる必要がある領域はソースドライバーとゲイトドライバーであり、アクティブマトリクス回路をマスクによって覆った状態でレーザ光照射を行うことが記載されている。
またアモルファス半導体膜を形成した後、レーザ光に対して透明な保護被膜を形成し、これにレーザ光を照射して半導体被膜の結晶性を改善せしめた後、保護被膜を除去して、半導体被膜の表面を露出させ、ゲート絶縁膜となる被膜を形成する薄膜状半導体装置の作製方法がある(特許文献2参照)。さらに特許文献2には、周辺回路部においてはKrFエキシマレーザー光を用いてシリコン膜の結晶性を改善させたプレーナー型のTFTを形成し、アクティブマトリクスのa−SiTFTとしては逆スタガー型TFTを形成することが記載されている(実施例1参照)。また、アクティブマトリクス領域をフォトレジストで覆う等して周辺回路のみにレーザ光を照射することが記載されている(実施例4参照)。
特開平8−125192号公報 特開平6−89905号公報 (図1、図7)
上記特許文献においては、フォトレジストによりマスクを形成しているが、レジストマスクからの半導体膜へ不純物汚染されてしまう場合がある。
また最近のレーザ光共振器から発振されるレーザ光の出力パワーが高まり、上記特許文献に記載のマスク材料では耐レーザー光性が低くなることが懸念される。具体的にはレジストマスクやメタルマスクを用いて選択的にレーザ光照射を行う場合、レジストマスクやメタルマスクが膨張し、マスクのアライメントがずれる恐れがある。さらに耐えきれなくなると、レジストマスクやメタルマスクが破損する恐れがある。
そこで本発明は、広範囲に渡るレーザ光出力パワーを有するレーザ光を用いて、選択的にレーザ光照射を行う場合において、上記特許文献に記載のマスクとは異なる材料、構造を用いてレーザ光照射を行うことを課題とする。
上記課題を鑑み本発明は、レーザ光を反射させるマスクを形成し、選択的にレーザ光照射を行うことを特徴とする。その結果、非結晶性半導体膜は選択的に結晶化され、その一部が結晶性半導体膜となる。
本発明において、半導体膜が形成された基板の一方の面からレーザ光を照射しても、基板の他方の面からレーザ光を照射してもよい。
具体的には、選択的にレーザ光が照射された結晶性半導体膜は、信号線駆動回路、又は走査線駆動回路を有する駆動回路部の薄膜トランジスタに用いるとよい。またレーザ光が照射されない半導体膜、つまり非結晶性半導体膜は、画素部の薄膜トランジスに用いるとよい。画素部の薄膜トランジスタに非結晶性半導体膜を用いると、多結晶半導体膜を用いる場合と比べ、隣接する薄膜トランジスタ間のバラツキが小さい。また非結晶性半導体膜を用いた薄膜トランジスタの電気特性、特にしきい値電圧(Vth)のバラツキは小さくなる。もちろん非結晶性半導体膜は、レーザ光の出力変動に起因するレーザ光照射ムラによる結晶性のばらつきを排除することができる。その結果、表示装置の表示むらが低減され好ましい。
なお本発明において、基板上に形成される半導体膜、つまり非結晶性半導体膜は、非晶質半導体膜、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体(以下、SASと表記する)、及び非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、から選ばれたいずれでもよい。0.5nm〜20nmの結晶粒を観察することができる微結晶はいわゆるマイクロクリスタル(μc)とも呼ばれている。
これら非結晶性半導体膜の材料として、シリコン(Si)、シリコンゲルマニウム(SiGe)、又は炭化珪素(SiC)を有することができる。また特に、非晶質半導体膜は、水素を有する場合があり、一般的にa−Si:H、a−SiGe:H、a−SiC:Hと表記することがある。
SASは、プラズマCVD法によりSiH4をH2で希釈して形成することができ、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。またSASは、酸素濃度が5×1019atom/cm3以下であり、ラマンスペクトルにより測定すると520cm-1より低波数側にピークを有している。
また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて、さらに格子歪みを助長させることで安定性が増し良好なSASが得られる。このようなSASに関する記述は、例えば、特許3065528号公報で開示されている。
マスクは、少なくとも第1の材料と、第2の材料とが積層した積層膜(2以上の膜が形成されたもの)から形成する。また第1の材料の屈折率をn1、第2の材料の屈折率をn2とし、n1<n2を満たす場合、非結晶性半導体膜からレーザ光へ近づくにつれて順に当該第1の材料、当該第2の材料を積層すると好ましい。すなわち、基板の一方の面からレーザ光照射を行う場合、非結晶性半導体膜、第1の材料、第2の材料の順に積層する。また非結晶性半導体膜の下方、つまり基板の他方のからレーザ光照射を行う場合、基板の他方の面から第1の材料、第2の材料の順に積層する。
さらにマスクを構成する第1の材料、及び第2の材料は、照射するレーザ光の波長に対する消衰係数:kが0.01以下であることを特徴とする。
なおマスクを構成する第1の材料、及び第2の材料は複数回に渡って積層してもよい。第1の材料と、第2の材料との積層構造を繰り返すことにより、さらにレーザ光の反射率を高めることが可能である。
また第1の材料の屈折率をn1、第2の材料の屈折率をn2、非結晶性半導体膜へ照射するレーザ光の波長をλとすると、前記第1の材料の膜厚が(λ/4)×n1を満たし、前記第2の材料の膜厚が(λ/4)×n2を満たすように当該積層膜を形成すると好ましい。
具体的には、第1の材料には酸化窒化珪素膜(SiON)を用いることができ、第2の材料には窒化酸化珪素膜(SiNO)を用いることができる。すなわち酸化窒化珪素膜(SiON)と、窒化酸化珪素膜(SiNO)とを積層するマスクを用いて、選択的にレーザ光照射を行うことができる。本発明において便宜上、酸化窒化珪素膜とは、酸化珪素が窒化している状態を指し、組成比において窒素より酸素が多いものを指す。また窒化酸化珪素膜とは、窒化珪素が酸化している状態を指し、組成比において酸素より窒素が多いものを指す。
なお酸化窒化珪素膜(SiON)と、窒化酸化珪素膜(SiNO)は、同一チャンバーにおいて、原料ガスの流量を制御することにより連続成膜することができる。更に酸化窒化珪素膜(SiON)と、窒化酸化珪素膜(SiNO)はCVD法を用いて形成することができるため、膜厚分布が高く、好ましい。また具体的に酸化窒化珪素膜(SiON)と、窒化酸化珪素膜(SiNO)は、CVD法、プラズマCVD法、減圧CVD法(LPCVD法)、RFプラズマCVD法、マイクロ波CVD法、及び電子サイクロトロン共鳴(ECR)CVD法のいずれかにより形成することができる。また酸化窒化珪素膜(SiON)、及び窒化酸化珪素膜(SiNO)の作製方法はこれらに限定されず、スパッタリング法や蒸着法により形成してもよい。
このような積層膜を構成する第1の材料、又は第2の材料のみを形成すると、レーザ光の吸収率を高めることができる。すなわち、積層膜の第1の材料、又は第2の材料を、選択的にレーザ光を照射する領域に形成することにより、効率よくレーザ光を吸収することができる。特に、基板の他方の面からレーザ光を照射する場合、選択的にレーザ光を照射する領域における基板の他方の面には第1の材料、又は第2の材料を形成するとよい。基板の他方の面からレーザ光を照射する場合、基板によるレーザ光強度の減衰が懸念されるが、第1の材料、又は第2の材料を形成することによりレーザ光の吸収率を高めることができ、好ましい。
本発明において、非結晶性半導体膜に照射するレーザ光は、パルス発振型のレーザ光(以下、パルスレーザー光)、又は連続発振型のレーザ光(以下、CWレーザー光と表記する)を用いることができる。
例えば、パルス発振型のレーザ光、又はCWレーザー光としては、ガスレーザー、固体レーザ、又は金属レーザを用いることができる。具体的にはArレーザー、Krレーザー、エキシマレーザー、YAGレーザ、Y2O3レーザー、YVO4レーザ、YLFレーザ、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイヤレーザー、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種を用いることができる。さらに基本波を、非線形光学素子を用いて第2高調波、第3高調波のように高調波に変換してもよい。
またさらに本発明において、レーザ光を照射する前に、非結晶性半導体膜に結晶化を促進させる金属元素(以下、金属元素と表記する)を選択的に添加してもよい。選択的に添加するときのマスクとして、レーザ光を打ち分けるための本発明のマスクを用いることができる。また金属元素はNi、Fe、Co、Pd、Pt、Cu、Au、Ag、In、Snから選ばれた一種又は複数種を用いることができる。そして、電気炉等を用いた加熱処理を行って、選択的に結晶性半導体膜を形成してもよい。金属元素は非結晶性半導体膜の結晶化を促進する程度に非結晶性半導体膜を接するように添加すればよい。例えば、スピンコーティング法、若しくはディップ法といった金属元素を含む溶液を塗布する方法、イオン注入法、又はスパッタリング法により非結晶性半導体膜に金属元素を添加することができる。
なお、本発明は酸化窒化珪素膜、及び窒化酸化珪素膜等、異なる材料を積層することにより、マスク全体の高さを低くすることができる。一方、単層の酸化窒化珪素膜、又は窒化酸化珪素膜からマスクを形成すると、レーザ光を効率よく反射させるためには、マスクの高さを数百μmとする必要がある。高いマスクは非常に不安定なものとなり、このようなマスクを形成すると、工程の歩留まりが低くなり、量産には向いていない。
このように本発明は、マスクとして、屈折率がより低い(n1)第1の材料と、第1の材料より屈折率の高い(n2)第2の材料とを順に積層することにより、レーザ光を効率よく反射させることができる。その結果、マスクの耐レーザー光性が向上し、広範囲に渡って選択的な結晶化を行うことができる。すなわち本発明により選択的なレーザ結晶化を行うことが可能となり、画素部と、駆動回路部とにおける半導体膜の結晶性を異ならせることができる。
本発明のようにマスクを使用してレーザ光を選択的に照射する場合、マスクを使用しないでレーザ光の照射位置を制御する場合と比較して、照射領域と、非照射領域とのマージンのアライメント精度が向上する。特に、大型基板から多数パネルを形成する、いわゆる多面取りを行う場合、マスクを用いてレーザ光を選択的に打ち分ける本発明は好適である。
画素部の薄膜トランジスタに非結晶性半導体膜を用いると、多結晶半導体膜を用いる場合と比べ、隣接する薄膜トランジスタ間のバラツキが小さく、さらに非結晶性半導体膜を有する薄膜トランジスタの電気特性、特にしきい値電圧(Vth)のバラツキは小さくなる。特に画素部の半導体膜を非晶質、微結晶、セミアモルファス状態とすることにより、レーザ光の出力変動に起因するレーザ光照射ムラによる結晶性のばらつきを排除することができる。その結果、表示装置の表示むらが低減され、表示品質を向上することができる。
また駆動回路部の薄膜トランジスタに結晶性半導体膜を用いると、狭額縁化を達成することができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、非結晶性半導体膜に設けられたマスクの構成について説明する。
図1(A)には、絶縁表面を有する基板10の一方の面に非結晶性半導体膜11を介してマスク12が設けられている。マスク12は、第1の材料13、及び第2の材料14から形成され、特に第1の材料には屈折率のより低い材料を用い、第2の材料には第1の材料より屈折率の高い材料を用いるとよい。例えば第1の材料13に酸化窒化珪素膜(SiON)を用い、第2の材料14に窒化酸化珪素膜(SiNO)を用いることができる。また例えば、酸化窒化珪素膜(SiON)は、プラズマCVD法を用い、原料ガスにSiH4、N2O、圧力が0.3Torr(39.9Pa)、RFパワーが150W、RF周波数が60MHz、基板温度が400℃として形成することができる。また窒化酸化珪素膜(SiNO)は、プラズマCVD法を用い、原料ガスにSiH4、N2O、NH3、H2、圧力が0.3Torr(39.9Pa)、RFパワーが50W、RF周波数が60MHz、基板温度が400℃として形成することができる。
酸化窒化珪素膜(SiON)の膜厚、及び窒化酸化珪素膜(SiNO)の膜厚は、照射するレーザ光の波長、各材料の屈折率に基づいて決定することができる。具体的には、レーザ光波長が308nmの場合、実施例1の結果を参照して決定することができる。
このようなマスク12を用いて、基板の一方の面からレーザ光15を照射すると、マスク12においてレーザ光15が反射され、非結晶性半導体膜11に照射されるレーザ光のエネルギーは低減される。そのため、非結晶性半導体膜11は結晶化されず、又はわずかに結晶化されるにとどまり、マスクが形成されていない領域と比べると、結晶性が低い半導体膜となっている。なおマスク12に用いる酸化窒化珪素膜(SiON)と、窒化酸化珪素膜(SiNO)とを選択的にエッチングする必要がある場合、リン酸を有するエッチャントを用いてウェットエッチングすればよい。
図1(B)には、図1(A)と異なり、基板の他方の面からレーザ光を照射する場合を示す。
絶縁表面を有する基板10の一方の面に形成された非結晶性半導体膜11と、基板10の他方の面に形成されたマスク12とを有する。マスク12の構成は、図1(A)と同様であって、特に第1の材料には屈折率のより低い材料を用い、第2の材料には第1の材料より屈折率の高い材料を用いるとよい。すなわち、レーザ光照射面にはより屈折率の高い材料を配置し、被照射物、つまり非結晶性半導体膜11に向かってより屈折率の低い材料を配置すると好ましい。
このようなマスク12を用いて、基板の他方の面からレーザ光15を照射すると、マスク12においてレーザ光15が反射され、非結晶性半導体膜11に照射されるレーザ光のエネルギーは低減される。そのため、非結晶性半導体膜11は結晶化されず、又はわずかに結晶化されるにとどまり、マスクが形成されていない領域と比べると、結晶性が低い半導体膜となっている。
図2(A)には、図1と異なり、絶縁表面を有する基板10の一方の面に形成された非結晶性半導体膜11に対して、第1の領域にはマスクとして、第1の材料、及び第2の材料からなる積層膜が設けられ、第2の領域にはマスクとして第2の材料からなる単膜(1つの膜として形成されたもの)が設けられている。すると、積層膜が形成された第1の領域ではレーザ光15の反射率を高めることができ、積層膜の一つである単膜が形成された第2の領域ではレーザ光15の吸収率を高めることができる。
例えば第1の材料13に酸化窒化珪素膜(SiON)を用い、第2の材料14に窒化酸化珪素膜(SiNO)を用いることができる。酸化窒化珪素膜(SiON)の膜厚、及び窒化酸化珪素膜(SiNO)の膜厚は、照射するレーザ光の波長、各材料の屈折率に基づいて決定することができる。具体的には、レーザ光波長が308nmの場合、第1の領域では反射率を高め、且つ第2の領域では吸収率を高める膜厚は、実施例1の結果等を参照して決定することができる。
図2(B)には、図2(A)と異なり、基板の他方の面からレーザ光を照射する場合を示す。
絶縁表面を有する基板10の一方の面に形成された非結晶性半導体膜11と、基板10の他方の面に形成されたマスク12とを有し、第1の領域にはマスクとして、第1の材料、及び第2の材料からなる積層膜が設けられ、第2の領域にはマスクとして第2の材料からなる単膜が設けられている。そして基板の他方の面からレーザ光15が照射される。
基板の他方の面からレーザ光15が照射される場合、基板10によりレーザ光15のエネルギーが減衰することが懸念される。そこで、図2(B)のように第2の領域にレーザ光15の反射率を低下させるためのマスク、いわゆる反射防止膜を形成することは好適である。
なお図2(B)では、基板の他方の面にマスク12を形成したが、基板10の一方の面にマスク12を形成し、マスク上に非結晶性半導体膜11を形成し、基板の他方の面からレーザ光15を照射してもよい。この場合、レーザ光15のエネルギー吸収率を高めるマスク12と非結晶性半導体膜11が極めて近くに配置されるため、顕著な効果を奏する。
本実施の形態のマスクは、レーザ光を反射させるためレーザ光のエネルギーによるマスクの膨張、又は破損がなく好ましい。さらに本実施の形態はマスクを用いてレーザ光を選択的に照射することができるため、いわゆる多面取りを行う場合に好適である。
さらに、マスク12において、レーザ光の反射率を高めたり、反射率を低くしたりできるため、レーザ光を選択的に照射する工程に本実施の形態で示したマスクは好適である。
(実施の形態2)
本実施の形態では、マスクを用いたレーザ光結晶化工程を含む薄膜トランジスタの作製工程、及び有機発光素子に代表される発光素子を各画素に備えた表示装置の作製工程について説明する。
まず図3(A)に示すように、絶縁表面を有する基板100の一方の面に積層膜101a、101bからなる下地膜101を形成する。基板100には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス(SUS)基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
下地膜101は基板100中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマCVD法を用いて酸化窒化珪素膜を10〜200nm(好ましくは50〜100nm)、酸化窒化シリコン膜を50〜200nm(好ましくは100〜150nm)の順に積層して形成する。なお下地膜は単層でもよく、例えば窒化酸化珪素膜を10〜400nm(好ましくは50〜300nm)の膜厚になるように形成することができる。
ガラス基板、SUS基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
下地膜101上の画素部に、一導電型を有する半導体膜102を形成し、ソース電極、又はドレイン電極となるようにパターニングし、一導電型を有する半導体膜102上にはN型を有する半導体膜103を形成する。このとき駆動回路部上にはレジストマスクを形成しておけばよい。
次いで、画素部、及び駆動回路部に、非結晶性半導体膜104を形成する。このとき駆動回路部に形成されたレジストマスクは除去してから、非結晶性半導体膜104を形成すればよい。非結晶性半導体膜104の膜厚は25〜100nm(好ましくは30〜60nm)とする。また非結晶性半導体膜は珪素を主成分とする材料だけではなくシリコンゲルマニウムを有する材料から構成することができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。また非結晶性半導体膜としてSASを形成する場合、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種のガスで希釈して用いることでSASの形成を容易なものとすることができる。本実施の形態では非結晶性半導体膜として、プラズマCVD法を用いて40nmの珪素を主成分とする非晶質半導体膜(非晶質珪素膜とも表記する)を形成する。
そして画素部に設けられた非結晶性半導体膜104上にマスクとして積層膜を形成する。本実施の形態では、積層膜を形成する第1の材料106aとして酸化窒化珪素膜(SiON)を用い、第2の材料106bとして窒化酸化珪素膜(SiNO)を用いる。酸化窒化珪素膜(SiON)、窒化酸化珪素膜(SiNO)の膜厚は実施例1を参照して決定することができる。本実施の形態では酸化窒化珪素膜(SiON)の膜厚を45nmとし、窒化酸化珪素膜(SiNO)の膜厚を40nmとする。
その後パルス発振型のエキシマレーザー光(XeCl、発振波長308nm)を、基板の一方の面から照射する。すると、画素部の非結晶性半導体膜104はマスクによりレーザ光が7割近く反射される。その結果、画素部に形成された非結晶性半導体膜104は結晶性が向上せず非結晶性半導体の状態にとどまり、駆動回路部に形成された非結晶性半導体膜104は結晶化し、結晶性半導体膜となる。
図3(B)に示すように、画素部に形成された、N型を有する半導体膜103、非結晶性半導体膜104、及び駆動回路部に形成された結晶性半導体膜をパターニングする。このとき、非結晶性半導体の状態にとどまっている非結晶性半導体膜は、薄膜トランジスタの電気特性を考慮して、できる限りチャネル形成領域を大きくすると好ましい。
その後、非結晶性半導体膜、及び結晶性半導体膜を覆ってゲート絶縁膜107を形成する。ゲート絶縁膜107はプラズマCVD法またはスパッタ法を用い、厚さを10〜150nm、非常にチャネル領域の小さいサブミクロンTFTの場合好ましくは10〜50nmとしてシリコンを含む絶縁膜で形成する。本実施の形態では、プラズマCVD法により30nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。
図3(C)に示すように、非結晶性半導体膜、及び結晶性半導体膜上にゲート絶縁膜107を介してゲート電極となる導電膜108を形成する。導電膜108は、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよく、単層であっても積層であってもよい。本実施の形態では、ゲート絶縁膜107を覆うように、第1の導電膜108aとして膜厚50nmの窒化タンタル膜を形成し、第2の導電膜108bとして膜厚370nmのタングステン膜を順次積層する。その後、第1の導電膜108a、第2の導電膜108bを、レジストマスクを用いてエッチングする。本実施の形態のエッチング条件は、第1の導電膜108aは端部がテーパ形状となり、第2の導電膜108bは第1の導電膜より細くなるようにする。
なお導電膜をエッチングする場合、画素部と、駆動回路部とでエッチング条件を異ならせるときは、一方の領域をレジストマスクで覆った状態でエッチングを行えばよい。
本実施の形態のようにエッチングされたゲート電極を用いて、自己整合的に不純物元素を添加し、不純物領域109、111を形成する。このときボロン(B)等の不純物元素を添加することによりnチャネル型の不純物領域109、燐(P)等の不純物元素を添加することによりpチャネル型の不純物領域111が形成される。また、第1の導電膜108aのテーパの下には、nチャネル型の低濃度不純物領域(いわゆるGOLD領域)110、pチャネル型の低濃度不純物領域112が形成されている。
なお、ゲート電極を覆って窒化珪素膜等の絶縁膜を形成した後、400〜450度程度に加熱し、半導体膜からの水素出しを行うとよい。その後、層間絶縁膜115を形成する。層間絶縁膜115は、無機材料又は有機材料を有する絶縁膜により形成することができる。また層間絶縁膜115は、珪素と酸素とが骨格基を形成し、水素又はアルキル基を有する材料、いわゆるシロキサンから形成してもよい。本実施の形態では、酸化珪素を有する絶縁膜を用いて1.05μmに形成する。
また層間絶縁膜115を積層してもよい。配線116と同一レイヤに複数の配線が形成される場合、層間絶縁膜115を積層することにより、電界発光層を設ける開口部を広くとることができ好ましい。
その後、画素部に形成されたソース電極、ドレイン電極、及び駆動回路部に形成された不純物領域109、111と接続するように配線(ソース配線、又はドレイン配線ともいう)116を形成する。なお配線116と同時に、画素部に形成される信号線や、電源線を形成する。配線としては、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよく、これら金属を窒化した状態で形成してもよい。本実施の形態では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングする。
図3(D)に示すように、画素部126には非結晶性半導体膜、本実施の形態では非晶質珪素膜(a−Si)を有するnチャネル型TFT125が形成される。また、駆動回路部123には、結晶性半導体膜、本実施の形態では結晶性珪素膜(p−Si)を有するnチャネル型TFT122、及びpチャネル型TFT121が形成される。なお画素部に形成されるnチャネル型TFT125、及び駆動回路部に形成されるnチャネル型TFT122、及びpチャネル型TFT121は半導体膜上方、つまりチャネル形成領域上方にゲート電極が設けられたトップゲート型構造となるように形成したが、半導体膜下方、つまりチャネル形成領域下方にゲート電極が設けられたボトムゲート型構造となるように形成してもよい。
画素部に形成される、発光素子の第1の電極(陽極又は陰極を指す)117は、非結晶性半導体膜を有するTFTの一方の電極と接続するように形成される。本実施の形態では、nチャネル型TFT125のドレイン電極と発光素子の陰極とが接続するように形成する。
そして、配線116を覆い、かつ発光素子の第1の電極117の端部を覆うように絶縁膜118を形成する。絶縁膜118は、発光材料をマトリクス状に形成し、分けるための隔壁、いわゆる土手として機能する。絶縁膜118は、無機材料、又は感光性若しくは非感光性の有機材料を用いて形成する。例えば、絶縁膜118の材料としてネガ型の感光性アクリルを用いた場合、絶縁膜118の上端部に第1の曲率半径を有し、前記絶縁物の下端部に第2の曲率半径を有する土手が形成される。第1の曲率半径および第2の曲率半径は、0.2μm〜3μmとすると好ましい。また、有機材料から形成する場合、パッシベーション膜として窒化珪素膜を形成するとよい。
その後、発光素子の第1の電極117上の土手に開口部を形成する。開口部の端部、特に下側の端部は、なめらかなテーパ形状を有するように形成すると好ましい。開口部には非常に膜厚の薄い電界発光層119を形成し、電界発光層119上には発光素子の第2の電極120を形成し、該発光素子の第1の電極117と第2の電極120とがショートすることを防止するためである。
なお画素構成により、発光素子の第1の電極及び第2の電極のいずれも陽極、又は陰極となりうる。例えば、第1の電極を陽極とし、第2の電極を陰極とする場合で具体的な電極材料について説明する。
陽極材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(TiN)等を用いることができる。
一方、陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO等の金属(合金を含む)との積層により形成する。これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。
また、電界発光層119として、フルカラー表示とする場合、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、またはインクジェット法などによって選択的に形成すればよい。具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。
その後、水分や酸素による電界発光層119の劣化を防止するため、発光素子の第2の電極120を覆って、窒化珪素膜等の絶縁膜を形成する。そしてシール材を用いて対向基板を張り合わせる。このように対向基板を張り合わせることにより形成される空間には、窒素等の不活性ガスを充填したり、透光性を有し、吸水性の高い材料により充填するとよい。
そして、以上のように形成された薄膜トランジスタを有する半導体装置、本実施の形態においては有機発光素子に代表される発光素子を各画素に備えた表示装置を作製することができる。その他の半導体装置としては、集積回路や半導体表示装置であって、特に液晶表示装置、DMD(Digital Micromirror Device)等の半導体表示装置の画素部及び駆動回路部に本実施の形態のように形成された薄膜トランジスタを用いることができる。
(実施の形態3)
本実施の形態では、実施の形態2で示した駆動回路部に用いる薄膜トランジスタにおいて、金属元素を添加した結晶化により結晶性半導体膜を形成する場合を説明する。
図4(A)には、図3(A)と同様に画素部にマスクとして積層膜106a及び106bを形成する。該マスクを用いて金属元素を添加する。ここで添加とは、少なくとも結晶化が促進されるように非結晶性半導体膜104の表面上に金属元素を形成することをいう。金属元素を添加することにより、低温で結晶化できる。
例えば、非結晶性半導体膜104上にスピンコーティング法やディップ法といった塗布方法によりNi溶液(水溶液や酢酸溶液を含む)を塗布し、Niを含む膜128(但し、極めて薄いため膜として観測できない場合もある)を形成する。このとき非結晶性半導体膜104の表面の濡れ性を改善し、非結晶性半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜(図示しない)を10〜50Å(1〜5nm)に成膜することが望ましい。また、イオン注入法によりNiイオンを非晶質半導体膜中に注入したり、Niを含有する水蒸気雰囲気中で加熱したり、ターゲットをNi材料としてArプラズマでスパッタリングしてもよい。本実施の形態では、Ni酢酸塩10ppmを含有した水溶液をスピンコーティング法により塗布する。
その後、図4(B)に示すように基板の一方の面からレーザ光を照射する。その結果、駆動回路部の非結晶性半導体膜104は結晶化し、結晶性半導体膜となる。このとき、加熱炉を用いて、450〜500℃で0.5〜5時間かけて熱処理を行ってもよい。但し、マスクが設けられた領域の非結晶性半導体膜が結晶化しないようにする。
以下の工程は、実施の形態2を参照すればよい。
本実施の形態のように、金属元素を選択的に添加する場合、マスクを使うことができる。
以上のようにして、画素部には非結晶性半導体膜を有する薄膜トランジスタ、駆動回路部には結晶性半導体膜を有する薄膜トランジスタを形成することができる。
(実施の形態4)
本実施の形態では、図2(A)に示すようにマスクを形成する場合について説明する。
図5には、図3と同様に非結晶性半導体膜104まで形成し、画素部に積層膜106a及び106bからなるマスクを形成し、駆動回路部に単膜106bからなるマスクを形成する。その後、基板の一方の面からレーザ光を照射する。
このように形成されたマスクにより、画素部に形成された非結晶性半導体膜104を非結晶状態にとどめ、駆動回路部に形成された非結晶性半導体膜104を結晶化し結晶性半導体膜とする。特にこのとき、駆動回路部に形成された単膜106bにより、レーザ光105の吸収率を高めることができる。すなわち、図5に示すマスクにより、レーザ光の照射を効率よく行うことができる。
以下の工程は、実施の形態2を参照すればよい。
本実施の形態は、上記の実施の形態2、3と自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、マスクを用い基板の他方の面からレーザ光を照射するレーザ光結晶化工程を含む薄膜トランジスタの作製工程、及び有機発光素子に代表される発光素子を各画素に備えた表示装置の作製工程について説明する。なお本実施の形態では、画素部に形成される薄膜トランジスタをボトムゲート型構造とする場合で説明する。
図6(A)に示すように、実施の形態2と同様に、絶縁表面を有する基板100の一方の面に積層膜101a、101bからなる下地膜101を形成する。次いで画素部には、導電膜を形成し、ゲート電極131となるようにパターニングする。そしてゲート電極131を覆って、マスクとして第1の材料106a、及び第2の材料106bからなる積層膜を形成する。積層膜は、画素部のゲート絶縁膜としても機能することができる。そのため、積層膜を除去する工程を削除することができ好ましい。
その後、基板の他方の面からレーザ光を照射する。このとき、画素部では下地膜101は、該下地膜によりレーザ光のエネルギーが吸収されないような材料、又は膜厚とする。また駆動回路部では、下地膜を単層とし、レーザ光のエネルギー吸収が高まるような材料、及び膜厚とすると好ましい。例えば、窒化酸化珪素膜(SiNO)を用いることができる。
すると、画素部の非結晶性半導体膜104は、積層膜106a、及び106b、及びゲート電極131によりレーザ光が照射されず、非結晶状態にとどまる。駆動回路部の非結晶性半導体膜104は、レーザ光が照射されて結晶化し、結晶性半導体膜となる。
図6(B)に示すように、画素部の非結晶性半導体膜104にN型を有する半導体膜103を形成する。このとき、駆動回路部の結晶性半導体膜上にはレジストマスク等を形成しておけばよい。その後、画素部の非結晶性半導体膜104及びN型を有する半導体膜103、駆動回路部の結晶性半導体膜をパターニングする。
図6(C)に示すように、画素部のN型を有する半導体膜103上に、一導電型を有する半導体膜132を形成し、ソース電極、及びドレイン電極となるようにパターニングし、同様にN型を有する半導体膜103もパターニングする。このとき、駆動回路部の結晶性半導体膜上にはレジストマスク等を形成しておけばよい。その後、画素部、及び駆動回路部に絶縁膜133を形成する。絶縁膜133は、駆動回路部のゲート絶縁膜として機能する。
図6(D)に示すように、画素部上にレジストマスク135等を形成し、駆動回路部に形成された結晶性半導体膜上にゲート電極を形成する。ゲート電極は実施の形態2と同様に形成すればよく、第1の導電膜108a、及び第2の導電膜108bとの積層構造で形成することができる。そして実施の形態2と同様に、第1の導電膜108a、及び第2の導電膜108bを、ゲート電極となるようにエッチングし、ゲート電極をマスクとして自己整合的に不純物領域、GOLD領域を形成する。特にボロン(B)等の不純物元素を添加することによりnチャネル型の不純物領域109、燐(P)等の不純物元素を添加することによりpチャネル型の不純物領域111が形成される。
図7(A)に示すように、実施の形態2と同様に、層間絶縁膜115を形成し、各配線116を形成する。そして、画素部126には非結晶性半導体膜、本実施の形態では非晶質珪素膜(a−Si)を有するnチャネル型TFT125が形成される。また、駆動回路部123には、結晶性半導体膜、本実施の形態では結晶性珪素膜(p−Si)を有するnチャネル型TFT122、及びpチャネル型TFT121が形成される。なお画素部に形成されるnチャネル型TFT125はボトムゲート型構造となり、駆動回路部に形成されるnチャネル型TFT122、及びpチャネル型TFT121はトップゲート型構造となるように形成される。
その後、図7(B)に示すように、配線116を覆うように絶縁膜118を形成し、開口部を形成する。画素部のnチャネル型TFTのドレイン電極と接続された配線、つまりドレイン配線と接続するように、開口部に発光素子の第1の電極117を形成し、電界発光層119、第2の電極120を順に形成する。
そして、以上のように形成された薄膜トランジスタを有する半導体装置、本実施の形態においては有機発光素子に代表される発光素子を各画素に備えた表示装置を作製することができる。その他の半導体装置としては、集積回路や半導体表示装置であって、特に液晶表示装置、DMD等の半導体表示装置の画素部及び駆動回路部に本実施の形態のように形成された薄膜トランジスタを用いることができる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態6)
本実施の形態では、実施の形態2で示した駆動回路部に用いる薄膜トランジスタにおいて、金属元素を添加した結晶化により結晶性半導体膜を形成する場合を説明する。
図8(A)には、図6(A)と同様に画素部にマスクとして積層膜106a、及び106bを形成する。該マスクを用いて金属元素を添加する。金属元素を添加する手段は実施の形態3を参照すればよく、例えばNiを含む膜128を形成する。金属元素を添加することにより、低温で結晶化できる。
その後、図8(B)に示すように基板の他方の面からレーザ光を照射する。その結果、駆動回路部の非結晶性半導体膜104は結晶化し、結晶性半導体膜となる。このとき、加熱炉を用いて、450〜500℃で0.5〜5時間かけて熱処理を行ってもよい。但し、マスクが設けられた領域の非結晶性半導体膜が結晶化しないようにする。
以下の工程は、実施の形態5を参照すればよい。
本実施の形態のように、金属元素を選択的に添加する場合、マスクを使うことができる。
以上のようにして、画素部には非結晶性半導体膜を有する薄膜トランジスタ、駆動回路部には結晶性半導体膜を有する薄膜トランジスタを形成することができる。
(実施の形態7)
本実施の形態では、基板の他方の面からレーザ光を照射し、且つマスクを基板の他方の面に形成する場合を説明する。
図9(A)には、図3(A)と同様に、非結晶性半導体膜104までを形成する。図3(A)と異なる点は、基板の他方の面にマスクを形成している。具体的には、画素部において積層膜106a、及び106bが配置され、駆動回路部において単膜106aが配置されるようにマスクを基板の他方の面に形成する。
その後、基板の他方の面からレーザ光を照射する。このとき、画素部に形成された非結晶性半導体膜104は、積層膜により非結晶状態にとどまる。駆動回路部に形成された非結晶性半導体膜104は、レーザ光が照射されるため結晶化し、結晶性半導体膜となっている。特に、駆動回路部では基板100によりレーザ光のエネルギーが減衰されることが懸念されるが、単膜106aが設けられたことにより、レーザ光のエネルギー吸収率を高めることができる。
図9(B)には、図6(A)と同様に、非結晶性半導体膜104までを形成する。このときゲート絶縁膜として機能する絶縁膜140を図6(A)と同様に形成する。しかし、該絶縁膜140はレーザ光を吸収させるように形成する必要がない。そのため、基板の他方の面にマスクを形成する。具体的には、画素部において積層膜106a、及び106bが配置され、駆動回路部において単膜106aが配置されるようにマスクを基板の他方の面に形成する。
その後、基板の他方の面からレーザ光を照射する。このとき、画素部に形成された非結晶性半導体膜104は、積層膜により非結晶状態にとどまる。駆動回路部に形成された非結晶性半導体膜104は、レーザ光が照射されるため結晶化し、結晶性半導体膜となっている。特に、駆動回路部では基板100によりレーザ光のエネルギーが減衰されることが懸念されるが、単膜106aが設けられたことにより、レーザ光のエネルギー吸収率を高めることができる。
以上のようにして、画素部には非結晶性半導体膜を有する薄膜トランジスタ、駆動回路部には結晶性半導体膜を有する薄膜トランジスタを形成することができる。
(実施の形態8)
本実施の形態では、画素部に発光素子を有する表示装置の構造について説明する。
図16(A)には、絶縁表面を有する基板100に設けられた結晶性珪素膜を有するnチャネル型TFT122と、非結晶性珪素膜を有するnチャネル型TFT125が設けられている。図16(A)に示す非結晶性珪素膜の構造は、図7に示す構造とチャネル保護膜を有する点で異なる。そのため、その他の構成の説明は省略する。すなわち図16(A)に示す非結晶性珪素膜の構造は、非結晶性珪素膜104のチャネル形成領域を覆うように、絶縁膜で形成されたチャネル保護膜134が形成されている。チャネル保護膜は、TFTのソース配線、及びドレイン配線の作製工程において、非結晶性珪素膜のチャネル形成領域がエッチングされてしまうのを防ぐために設ける。このようにチャネル保護膜を設ける構造を、チャネル保護型のボトムゲート構造と呼ぶことがある。
そして、チャネル保護膜134、非結晶性珪素膜104を覆うように、N型を有する半導体膜103を形成し、N型を有する半導体膜上に一導電型を有する半導体膜132を形成し、ソース電極、及びドレイン電極となるようにパターニングし、同様にN型を有する半導体膜103もパターニングする。
発光素子の第1の電極(本実施の形態では陽極となる)117、配線116を覆い、かつ発光素子の第1の電極117の端部を覆うように絶縁膜118、絶縁膜の開口部に電界発光層119、電界発光層上に発光素子の第2の電極(本実施の形態では陰極となる)120を形成する。
図16(A)に示す表示装置の構造は、電界発光層119から第2の電極120側へ光が射出する(図面矢印方向)。そのため、第1の電極117は反射性の高い導電性材料を用い、第2の電極120は透光性の高い導電性材料を用いる。
そのため第1の電極117及び第2の電極120が上記材料により形成されれば、非結晶性珪素膜をpチャネル型として、第1の電極117を陰極とし、第2の電極120を陽極として形成してもよい。
非結晶性半導体膜を画素部に用いると、TFTの電流特性からチャネル形成領域を大きく設計することが必要とされる場合がある。その場合、図16(A)に示すように電界発光層119からの光が第2の電極120側へ射出する構造が好ましい。
図16(B)に示す表示装置の構造は、電界発光層からの光の射出方向が基板100側のみである点が異なる。その他の構成は図16(A)と同様であるため説明を省略する。そのため第1の電極117は透光性の高い導電性材料を用い、第2の電極120は反射性の高い導電性材料を用いる。
図16(A)(B)のように、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
図16(C)に示す表示装置の構造は、電界発光層からの光の射出方向が基板100側、及び第2の電極120側となる点が異なる。その他の構成は図16(A)と同様であるため説明を省略する。そのため第1の電極117及び第2の電極120は透光性の高い導電性材料を用いる。
本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい。
以上のようにして、画素部には非結晶性半導体膜を有する薄膜トランジスタ、駆動回路部には結晶性半導体膜を有する薄膜トランジスタを形成する表示装置を製造することができる。
(実施の形態9)
本実施の形態では、多面取りを行う方法について説明する。
例えば、図14(A)に示すように一枚の基板から16個のパネルを得る多面取りの場合、非結晶性半導体膜11の画素部が形成される領域に、第1の材料13と、第2の材料14の積層膜からなるマスクを形成する。そして、CWレーザー光15aを基板の一方向から走査し、往復走査することにより非結晶性半導体膜11の全面にレーザ光を照射する。CWレーザー光は、現状パワーがさほど大きくないため、線状に加工したレーザービーム形状は小さなものとなってしまう。
また図14(B)に示すように、パルスレーザー光15bを用いることもできる。パルスレーザー光は、現状パワーが大きく、線状に加工したレーザービーム形状を長軸方向に30cm程度と大きくできる。そのため、一度の走査で非結晶性半導体膜11の全面にレーザ光を照射するも可能である。なお、駆動回路部毎に、パルスレーザー光を走査する方向を変えてもよい。例えば、図14(B)をみると、各駆動回路部の長軸方向とパルスレーザー光15bのビームの長軸と、が合うようパルスレーザー光15bの照射方向を変えて照射する。
勿論、図14(A)(B)において、駆動回路部にレーザ光15の反射率を低めるためのマスクを形成してもよい。
このようなレーザ照射により、マスクが設けられた画素部は非結晶性半導体膜の状態となっており、マスクが設けられていない駆動回路部は結晶性半導体膜とすることができる。なお図14(A)(B)では本発明の特徴であるマスクを強調して記載したが、実際のマスクのサイズは上記実施の形態を参照すればよい。
そして図14(A)(B)に示す基板から各パネルを切断する。その後、各パネルに、プリント基板上に形成されたコントローラ、電源回路、I/F等を含むICがFPCを介して実装された状態にあるモジュールが完成する。
図15にコントローラ801及び電源回路802がパネル800に実装されたモジュールの外観図を示す。パネル800には、発光素子又は液晶素子が各画素に設けられた画素部803と、前記画素部803が有する画素を選択する走査線駆動回路804と、選択された画素にビデオ信号を供給する信号線駆動回路805とが設けられている。走査線駆動回路804や信号線駆動回路805は駆動回路部に相当する。このとき、画素部803が有する半導体素子は非結晶性を有し、走査線駆動回路804と、信号線駆動回路805とが有する半導体素子は結晶性を有する。
なお、必ずしも走査線駆動回路804、及び信号線駆動回路805を同一基板に形成する必要はなく、例えば走査線駆動回路804のみを同一基板に形成し、信号線駆動回路805をICチップにより形成し、実装してもよい。すなわち本発明は、画素部803が有する半導体素子は非結晶性を有し、同一基板に形成される駆動回路部の半導体素子は結晶性を有する。
またプリント基板806にはコントローラ801、電源回路802が設けられており、コントローラ801または電源回路802から出力された各種信号及び電源電圧は、FPC807を介してパネル800の画素部803、走査線駆動回路804、信号線駆動回路805に供給される。
プリント基板806への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部808を介して供給される。
なお、本実施の形態ではパネル800にプリント基板806がFPCを用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ801、電源回路802をパネル800に直接実装させるようにしても良い。
また、プリント基板806において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板806にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
以上のように、上記実施の形態により非結晶性半導体膜と、結晶性半導体膜を有するモジュールを形成することができる。
(実施の形態10)
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図10に示す。
図10(A)は携帯端末のうちの携帯電話機であり、本体2101、筐体2102、表示部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ2107等を含む。表示部2103は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子、又は液晶素子を有し、マスクにより非結晶状態となる半導体膜を有するTFTを有する。発光素子を有する画素部は、基板に対して両方向に光が射出される両面発光パネルを用いてもよい。はまた駆動回路部は、選択的に結晶化された結晶性半導体膜を有するTFTを有する。表示部2103を上記実施の形態で示した多面取りにより形成することにより、携帯電話機のコストを低減することができる。
図10(B)はモバイルコンピュータであり、本体2201、表示部2202、スライタス2203、操作ボタン2204、外部インターフェース2205等を含む。表示部2202は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子、又は液晶素子を有し、マスクにより非結晶状態となる半導体膜を有するTFTを有する。また駆動回路部は、選択的に結晶化された結晶性半導体膜を有するTFTを有する。表示部2202を上記実施の形態で示した多面取りにより形成することにより、モバイルコンピュータのコストを低減することができる。
図10(C)はデジタルスチルカメラであり、本体2301、表示部2302、受像部2303、操作ボタン2304、外部接続ポート2305、電源スイッチ2306等を含む。表示部2302は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子、又は液晶素子を有し、マスクにより非結晶状態となる半導体膜を有するTFTを有する。また駆動回路部は、選択的に結晶化された結晶性半導体膜を有するTFTを有する。表示部2302を上記実施の形態で示した多面取りにより形成することにより、デジタルスチルカメラのコストを低減することができる。
その他の電子機器として、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置(いわゆるDVD表示装置等)、ゴーグル型ディスプレイ、ビデオカメラ等において、画素部は、発光素子、又は液晶素子を有し、マスクにより非結晶状態となる半導体膜を有するTFTを有し、また駆動回路部は、選択的に結晶化された結晶性半導体膜を有するTFTを有することができる。
特に画素部の薄膜トランジスタに非結晶性半導体膜を用いると、多結晶半導体膜を用いる場合と比べ、隣接する薄膜トランジスタ間のバラツキが小さく、さらに非結晶性半導体膜を有する薄膜トランジスタの電気特性、特にしきい値電圧(Vth)のバラツキは小さくなる。その結果、表示装置の表示むらが低減され、表示品質を向上することができる。
上記実施の形態で示した多面取りにより形成することにより、電子機器のコストを低減することができる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施例1)
本実施例では、積層膜からなるマスクの有無における結晶性について調べるため、以下の構造a、b(()内にはそれぞれの膜厚を記載)において、光学特性シミュレーションを行い、透過率・反射率・吸収率を算出した結果を示す。
構造a(マスク有り): 基板(コーニング社製1737)\CVD-SiNO(50nm)\CVD-SiON(100nm)\非晶質珪素膜:a−Si(54nm)\SiON(45nm)\SiNO(40nm)
構造b(マスク無し): 基板 (コーニング社製1737)\SiNO(50nm)\SiON(100nm)\a−Si(54nm)
なお、CVD法により形成されたSiNO、又はSiONは、CVD−SiNO、又はCVD−SiONと記載している。
なおn値(屈折率)、及びk値(消衰係数)については、表1の値を用いた。表1においてSP−SiNとは、ターゲットにシリコンを用い、窒素雰囲気中で堆積させるスパッタリング法により形成させたSiN膜である。また表1におけるAQとは基板(コーニング社製1737)と、下地膜に相当するCVD-SiNO(50nm)\CVD-SiON(100nm)\とからなる構造を示す。
Figure 0004614712
図11(A)〜(C)には、波長300〜800nmにおける、構造a、構造bの透過率、反射率、及び吸収率を算出したグラフを示す。透過率、反射率、及び吸収率において、構造aのように、マスクとしてSiON(45nm)\SiNO(40nm)と、所定の膜厚を有する積層膜を用いる場合、構造bと比較すると、高くなったり、低くなったりする。すなわち照射するレーザ波長における反射率を高めるように、図11(B)を参考にして、マスクとなるSiONと、SiNOのそれぞれの膜厚を決定するとよい。
また図11(C)に示す吸収率をみると、構造bの方が、構造aより吸収率の高い波長領域がある。すなわち、図2に示すように、反射率を高める領域と、吸収率を高める領域とを、同一マスク材料から形成することができる。
また表2、表3には、それぞれエキシマレーザー(波長308nm)における光学特性の分光光度計で光学特性を実測した実測値と、光学特性のシミュレーション値を示す。
Figure 0004614712
Figure 0004614712
実測値と、シミュレーションとは数値がやや異なるものの、構造bと比べ、構造aの方がレーザ波長である308nmに対する反射率が増大しており、構造aはマスクとして作用していることが判明した。照射されるレーザービームの全エネルギーのうち、珪素膜に吸収されるエネルギーの割合をエネルギー吸収率(表中では吸収率)をみると、構造aが構造bより小さくなることがわかる。
具体的には、構造bのエネルギー吸収率に対する構造aのエネルギー吸収率の割合を示すエネルギー吸収率比(表中では吸収率比)は、実測値において24%/39%=0.61となる。またシミュレーション値において32%/45%=0.71となる。すなわち構造aの方が、レーザービームの吸収されるエネルギーが小さいことがわかる。
(実施例2)
本実施例では、マスクとして形成する積層膜の構造について調べるため、以下の構造c、d(()内にはそれぞれの膜厚を記載)においてSiON膜厚、SiNO膜厚を振って光学特性シミュレーションを行い、反射率を算出した結果を示す。レーザ光として、波長308nmのエキシマレーザーを用い、n値(屈折率)、及びk値(消衰係数)については、上記表1の値を用いた。
構造c:AQ\a−Si(54nm)\SiON(0〜200nm)\SiNO(0〜200nm)
構造d:AQ\a−Si(54nm)\SiNO(0〜200nm)\SiON(0〜200nm)
図12(A)、(B)には、構造c、dにおいてSiON及びSiNOの膜厚を0〜200nmの範囲で振った場合の光学特性シミュレーション結果をそれぞれ示す。構造cでは、SiON膜の膜厚を30nm、40nm、50nm、60nmとし、SiNO膜厚を0〜200nmの範囲で振ったときの反射率を求め、その結果を図12(A)に示す。構造dでは、SiNO膜の膜厚を60nm、70nm、80nm、90nmとし、SiON膜厚を0〜200nmの範囲で振ったときの反射率を求め、その結果を図12(B)に示す。
図12(A)より構造cにおいてはSiON\SiNO=44\40nmとすることにより、反射率が最大68%となることが分かった。図12(B)より構造dにおいては反射率増大の効果は得られず、SiON\SiNO=0\74nmにおいて56%程度でマスク無しとほぼ同等であった。
なお、このシミュレーション結果からは反射防止膜の知見も得られ、AQ\a−Si\SiNO構造において、SiNO=34nmとすることにより、反射率が11%まで低下することが分かった。AQ\a−Si\SiON構造では、SiON=45nmとすることにより、反射率が24%となった。
また表4には、各界面でのエネルギー反射率の計算値を示す。
Figure 0004614712
表4の結果より、反射率が最も高くなるのは構造cであることがわかる。a−Si上に形成する膜がCVD−SiONの場合、CVD−SiNO、又はSP−SiNと比べて反射率が高いためである。よってCVD法のみでマスクを形成する場合、最も反射率の高い構造は、a−Si\SiON\SiNO=54nm\51nm\41.8nmとなる。
さらに最上層のSiNOの代わりに、スパッタリング法により形成されたSiN膜を用いる構造:AQ\a−Si\CVD-SiON\SP−SiNは、反射率がより高くなると予測される。SP−SiNと空気との反射率が最も高いためである。よって、形成方法を限定しないでマスクを形成する場合、最も反射率の高い構造は、a−Si\SiON\SP−SiN=54nm\51nm\35nmである。
(実施例3)
本実施例では、図13(A)に示す構造に対し、エキシマレーザー(波長308nm)を照射した場合のラマンスペクトル結果を図13(B)に示す。
図13(A)に示す構造は、基板上に下地膜を形成し、CVD法により、非晶質珪素膜:a−Siを54nm形成する。そして、一部の領域には非晶質珪素膜上にマスクとしてSiON(45nm)/SiNO(40nm)を積層して形成する。これは構造cにおいて反射率が最大となる条件SiON\SiNO=44\40nmを考慮して、マスクを形成したものである。
このような構造を有する試料に、エネルギー密度420mJ/cm2でエキシマレーザー(波長308nm)を照射したラマンスペクトルの結果を図13(B)に示す。
図13(B)をみると、レーザのエネルギー密度(420mJ/cm2)でレーザ照射を行っても、マスク無しの領域(実施の形態におけ第1の領域に相当)においては結晶性珪素膜のピークは現れておらず、非晶質珪素膜のピークのままであった。これは、一部の領域にマスクとして形成されたSiON(45nm)/SiNO(40nm)積層膜がレーザ光を反射するため、マスク下は珪素膜の温度が閾値以上に上昇せず、非晶質珪素膜のまま保たれると思われる。
なお、レーザのエネルギー密度を450mJ/cm2まであげると、マスク下でも多結晶珪素膜のピークが観測された。エネルギー密度を450mJ/cm2以上に上げる場合、さらに同構造を積層して反射率を増大させるとよい。
本発明のマスクを用いたレーザ照射工程を示す図。 本発明のマスクを用いたレーザ照射工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタの作製工程を示す図。 本発明の薄膜トランジスタを有する電子機器を示す図。 本発明のマスク有無による透過率、反射率、及び吸収率を示すグラフ。 本発明のマスクの積層膜の違いによる吸収率を示すグラフ。 本発明のマスクの有無の領域における結晶状態を示すラマンスペクトル。 本発明のマスクを用いた多面取り工程を示す図。 本発明のマスクを用いて作製されたモジュールを示す図。 本発明の表示装置の構造を示す図。

Claims (12)

  1. 第1の領域及び第2の領域に非結晶性半導体膜を形成し、
    前記第1の領域にマスクとして屈折率n1である第1の材料と、n1<n2を満たす屈折率n2である第2の材料とを前記非結晶性半導体膜から順に積層して積層膜を形成し、
    前記マスクを用いて前記非結晶性半導体膜にレーザ光を照射して、前記第2の領域の非結晶性半導体膜を結晶化して結晶性半導体膜を形成し、
    前記第1の領域に前記非結晶性半導体膜を有する第1の薄膜トランジスタを形成し、前記第2の領域に前記結晶性半導体膜を有する第2の薄膜トランジスタを形成する
    ことを特徴とする半導体装置の作製方法。
  2. 第1の領域及び第2の領域に非結晶性半導体膜を形成し、
    前記第1の領域にマスクとして屈折率n1である第1の材料と、n1<n2を満たす屈折率n2である第2の材料とを前記非結晶性半導体膜から順に積層して積層膜を形成し、
    前記マスクを用いて前記非結晶性半導体膜にレーザ光を照射して、前記第2の領域の非結晶性半導体膜を結晶化して結晶性半導体膜を形成し、
    前記第1の領域に前記非結晶性半導体膜を有するnチャネル型の第1の薄膜トランジスタを形成し、前記第2の領域に前記結晶性半導体膜を有するnチャネル型の第2の薄膜トランジスタ及びpチャネル型の第3の薄膜トランジスタを形成する
    ことを特徴とする半導体装置の作製方法。
  3. 第1の領域及び第2の領域に非結晶性半導体膜を形成し、
    前記第1の領域にマスクとして屈折率n1である第1の材料と、n1<n2を満たす屈折率n2である第2の材料とを前記非結晶性半導体膜から順に積層して積層膜を形成し、且つ前記第2の領域に前記積層膜の一つを形成し、
    前記マスクを用いて前記非結晶性半導体膜にレーザ光を照射して、前記第2の領域の非結晶性半導体膜を結晶化して結晶性半導体膜を形成し、
    前記第1の領域に前記非結晶性半導体膜を有するnチャネル型の第1の薄膜トランジスタを形成し、前記第2の領域に前記結晶性半導体膜を有するnチャネル型の第2の薄膜トランジスタ及びpチャネル型の第3の薄膜トランジスタを形成する
    ことを特徴とする半導体装置の作製方法。
  4. 基板上の第1の領域及び第2の領域に非結晶性半導体膜を形成し、
    前記基板の他方の面であって、第1の領域にマスクとして屈折率n1である第1の材料と、n1<n2を満たす屈折率n2である第2の材料とを前記非結晶性半導体膜から順に積層して積層膜を形成し、
    前記マスクを用いて前記非結晶性半導体膜に前記基板の他方の面からレーザ光を照射して、前記第2の領域の非結晶性半導体膜を結晶化して結晶性半導体膜を形成し、
    前記第1の領域に前記非結晶性半導体膜を有するnチャネル型の第1の薄膜トランジスタを形成し、前記第2の領域に前記結晶性半導体膜を有するnチャネル型の第2の薄膜トランジスタ及びpチャネル型の第3の薄膜トランジスタを形成する
    ことを特徴とする半導体装置の作製方法。
  5. 基板上の第1の領域及び第2の領域に非結晶性半導体膜を形成し、
    前記基板の他方の面であって、第1の領域にマスクとして屈折率n1である第1の材料と、n1<n2を満たす屈折率n2である第2の材料とを前記非結晶性半導体膜から順に積層して積層膜を形成し、且つ前記第2の領域に前記積層膜の一つを形成し、
    前記マスクを用いて前記非結晶性半導体膜に前記基板の他方の面からレーザ光を照射して、前記第2の領域の非結晶性半導体膜を結晶化して結晶性半導体膜を形成し、
    前記第1の領域に前記非結晶性半導体膜を有するnチャネル型の第1の薄膜トランジスタを形成し、前記第2の領域に前記結晶性半導体膜を有するnチャネル型の第2の薄膜トランジスタ及びpチャネル型の第3の薄膜トランジスタを形成する
    ことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一において、
    前記第1の領域を画素部とし、前記第2の領域を駆動回路部とすることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至のいずれか一において、
    記非結晶性半導体膜へ照射するレーザの波長をλとすると、
    前記第1の材料の膜厚が(λ/4)×n1を満たし、
    前記第2の材料の膜厚が(λ/4)×n2を満たすように前記積層膜を形成することを特徴とする半導体装置の作製方法。
  8. 請求項1乃至のいずれか一において、
    照射するレーザ光の波長に対する消衰係数が0.01以下である前記第1の材料、及び消衰係数が0.01以下である前記第2の材料を用いて前記積層膜を形成することを特徴とする半導体装置の作製方法。
  9. 請求項1乃至のいずれか一において、
    前記第1の材料は酸化窒化珪素であり、前記第2の材料は窒化酸化珪素又は窒化珪素であることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至のいずれか一において、
    前記第1の材料、及び前記第2の材料はCVD法、又はスパッタリング法により形成されることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至10のいずれか一において、
    前記レーザ光を照射する前に、前記非結晶性半導体膜に結晶化を促進させる金属元素を選択的に添加し加熱処理を行うことを特徴とする半導体装置の作製方法。
  12. 請求項1乃至11のいずれか一に記載の半導体装置の作製方法を用いて前記画素部に形成された第1の薄膜トランジスタの一方の電極に、発光素子の陰極を形成し、前記陰極上に発光層を形成し、前記発光層を覆って前記発光素子の陽極を形成することを特徴とする表示装置の作製方法。
JP2004235740A 2003-08-27 2004-08-13 半導体装置の作製方法 Expired - Fee Related JP4614712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004235740A JP4614712B2 (ja) 2003-08-27 2004-08-13 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003303442 2003-08-27
JP2004235740A JP4614712B2 (ja) 2003-08-27 2004-08-13 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005101553A JP2005101553A (ja) 2005-04-14
JP2005101553A5 JP2005101553A5 (ja) 2007-07-26
JP4614712B2 true JP4614712B2 (ja) 2011-01-19

Family

ID=34467243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004235740A Expired - Fee Related JP4614712B2 (ja) 2003-08-27 2004-08-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4614712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575292B (zh) * 2015-01-09 2017-03-21 群創光電股份有限公司 電子裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034360B2 (ja) 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
JP4600569B2 (ja) 2008-06-25 2010-12-15 ソニー株式会社 ドナー基板および表示装置の製造方法
US8922463B2 (en) 2010-04-26 2014-12-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus
JP2011233502A (ja) * 2010-04-26 2011-11-17 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置
CN103210494B (zh) 2010-11-10 2016-01-06 夏普株式会社 显示装置用基板及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261290A (ja) * 2001-03-01 2002-09-13 Sony Corp 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173415A (ja) * 1989-12-01 1991-07-26 Fujitsu Ltd 半導体装置の製造方法
JP2734357B2 (ja) * 1993-12-27 1998-03-30 日本電気株式会社 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法
JPH08293464A (ja) * 1995-04-20 1996-11-05 Sharp Corp 半導体基板及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261290A (ja) * 2001-03-01 2002-09-13 Sony Corp 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575292B (zh) * 2015-01-09 2017-03-21 群創光電股份有限公司 電子裝置

Also Published As

Publication number Publication date
JP2005101553A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
KR101289299B1 (ko) 노광 마스크 및 그것을 이용한 반도체 장치 제조 방법
KR101252018B1 (ko) 반도체 장치 및 그 제조방법
JP5106136B2 (ja) 半導体装置の作製方法
JP5106674B2 (ja) 表示装置
KR100965131B1 (ko) 반도체장치
US7247527B2 (en) Method for manufacturing semiconductor device, and laser irradiation apparatus
TWI390811B (zh) 雷射照射方法及結晶系半導體膜的製造方法
JP5354940B2 (ja) 半導体装置の作製方法
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4718700B2 (ja) 半導体装置の作製方法
JP5110821B2 (ja) 半導体装置の作製方法
JP2003051446A (ja) 半導体装置の作製方法
US20050048706A1 (en) Method of manufacturing semiconductor device
JP2002324808A (ja) 半導体装置およびその作製方法
JP4433404B2 (ja) 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
JP4614712B2 (ja) 半導体装置の作製方法
JP4578877B2 (ja) 半導体装置及びその作製方法
JP2004179610A (ja) 薄膜トランジスタアレー及び駆動回路の構造
JP5292453B2 (ja) 半導体装置の作製方法
JP4338997B2 (ja) 表示装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP4498840B2 (ja) 窒化ケイ素膜の作製方法および発光装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
US20040087156A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070612

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees