JPH0563172A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】高感度な受光素子と、高速走査可能な駆動用素
子を、同一基板上に、同じ膜構成で形成することができ
る半導体装置と、その製造方法を提供することを目的と
する。 【構成】光電変換を行なう非晶質半導体層を有する受光
素子と、多結晶半導体層を有する薄膜トランジスタを有
することを特徴とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜を有する半導体デ
バイスとその製造方法に関し、特に、アモルファス半導
体を用いたディスプレイやイメ−ジセンサなどの薄膜デ
バイスに関する。

【０００２】

【従来の技術】従来、薄膜を構成要素として有する装置
において、その駆動部として電子部品が必要な場合、Ｌ
ＳＩを薄膜の基板上に、実装することにより電子回路部
を形成していた。近年、薄膜技術の進歩につれて、薄膜
トランジスタ（ＴＦＴ）やダイオ−ド等の電子回路機能
を、薄膜の基板上に、直接、形成することが可能になり
つつある。例えば、液晶ディスプレイでは、従来、液晶
を単純マトリックス回路で駆動させていたが、近年、液
晶の各画素ごとに形成したアモルファスシリコン薄膜ト
ランジスタ（ａ−Ｓｉ ＴＦＴ）で、スイッチングする
ことにより、コントラストを向上させることが可能にな
っている。これにより、液晶ディスプレイの画質を、Ｃ
ＲＴ並みに向上することが可能になっている。また、フ
ァクシミリやスキャナの、画像の入力に用いられる密着
型イメ−ジセンサでは、受光素子ごとに設けられるスイ
ッチを、受光素子と同一基板上にＴＦＴで作り込むこと
によって、別途実装するＬＳＩの個数を減らすことがで
きる。これにより、コストを大幅に低減でき、しかも、
受光素子の集積度を上げることが可能になり、４００ｄ
ｐｉの高精細読み取りにも容易に対応することが可能に
なっている。

【０００３】密着型イメ−ジセンサでは、受光素子のホ
トダイオ−ドやホトコンダクタに、可視光の波長領域で
光感度の高い、水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）や、硫化カドミウム（ＣｄＳ）が用いられる。
一方、受光素子の駆動回路用素子としては、移動度が大
きく、高速の走査回路が実現可能な、結晶シリコンのＬ
ＳＩや、薄膜プロセスで形成可能な、多結晶シリコン
（ｐｏｌｙ−Ｓｉ）ＴＦＴが、適している。

【０００４】受光素子と駆動用回路素子を、同一基板上
に形成する場合には、受光素子にＣｄＳを用いると、駆
動回路用素子のシリコンとは、別のプロセスで形成する
必要がある。一方、受光素子にａ−Ｓｉ：Ｈを用いた場
合には、受光素子と駆動回路用素子のシリコン膜を、同
じプロセスで、同時に作成することも可能であるため、
製造工程を減少できるという大きなメリットがある。

【０００５】しかし、高感度の受光素子には、水素を含
んだアモルファスシリコン（ａ−Ｓｉ:Ｈ）を用いる必
要があり、また、高速走査可能な駆動用回路素子をに
は、結晶シリコンを用いる必要がある。例えば、受光素
子にあわせてａ−Ｓｉ:Ｈ膜で、駆動用回路素子を作成
した場合には、駆動用回路素子の移動度が0.2〜0.6ｃｍ
²／Ｖｓと小さくなる。そのため、受光素子と、駆動用
回路素子を同じシリコン膜で同時に作成した場合、高感
度かつ高速走査可能な密着型イメージセンサを実現する
ことは、困難であった。

【０００６】そこで、IEEE. Electron Devices Vol.ED-
32,No.8,p1546,1985に記載のように、受光素子と駆動用
回路を同一基板上に形成する密着型イメージセンサで
は、まず、ａ−Ｓｉ膜からなる受光素子を形成し、その
後に、駆動用回路として多結晶シリコン膜からなる薄膜
トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）を別プロセス
で形成する方法が発表されている。また、特開平２−１
３０９１２に記載のＴＦＴでは、ガラス基板上に、まず
ａ−Ｓｉ膜を低温で形成し、その上部をレ−ザアニ−ル
で結晶化することにより、動作速度の速いｐｏｌｙ−Ｓ
ｉ ＴＦＴを、低融点で安価なガラス基板上に形成する
方法が、提案されている。更に、特開平２−１４３５５
９に記載の、受光素子と駆動用回路を同一基板上に形成
する密着型イメージセンサでは、非晶質シリコン層の所
望の領域をレーザアニールして、ｐｏｌｙ−Ｓｉ層を形
成し、この部分を薄膜トランジスタの活性層とする方法
が、提案されている。

【０００７】

【発明が解決しようとする課題】しかし、受光素子を形
成した後、駆動用回路を別のプロセスで形成する方法
は、プロセスが複雑で長いものとなり、製造効率が悪く
なるという問題があった。また、ａ−Ｓｉ層をレーザア
ニールにより、ｐｏｌｙ−Ｓｉ化して、薄膜トランジス
タの活性層とする方法は、通常の方法で形成したａ−Ｓ
ｉ層を使用した場合、レーザ光により膜が劣化し、膜剥
がれが生じて、薄膜トランジスタの性能が劣化してしま
うという問題があった。

【０００８】本発明の目的は、高感度な受光素子と、高
速走査可能な駆動用素子を、同一基板上に、同じ膜構成
で形成することができる半導体装置と、その製造方法を
提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば光電変換
を行なう非晶質半導体層を有する受光素子と、多結晶半
導体層を有する薄膜トランジスタとを有することを特徴
とする半導体装置が提供される。

【００１０】前記受光素子は、さらに多結晶半導体層を
有し、前記薄膜トランジスタは、さらに非晶質半導体層
を有することが可能である。

【００１１】また、前記薄膜トランジスタの多結晶半導
体層は、一部に非晶質半導体層を有することことが可能
である。前記薄膜トランジスタの多結晶半導体層は、前
記薄膜トランジスタの他の半導体層と比較して、相対的
に低水素濃度であることが可能である。

【００１２】また、本発明の別の態様によれば、非晶質
半導体層上に、前記非晶質半導体の反射率より相対的に
反射率が高い高反射率部を形成し、レーザ光を前記非晶
質半導体上に均一に照射することにより、前記高反射部
が形成されていない半導体薄層を選択的に結晶化させる
ことを特徴とする半導体装置の製造方法が提供される。

【００１３】

【作用】基板上に、光電変換を行う半導体層を有する受
光素子と、前記受光素子の出力信号を処理するための半
導体層を有する薄膜トランジスタを形成する。受光素子
の半導体層は非晶質半導体層を有し、この層を光電変換
を行う層として用ることにより、受光素子を高感度にす
ることができ、薄膜トランジスタの半導体層は、多結晶
半導体層を有し、この層を薄膜トランジスタの活性層と
して用いることにより、薄膜トランジスタを高速走査可
能にすることができる。

【００１４】また、受光素子と薄膜トランジスタの半導
体層が、多結晶半導体層と非晶質半導体層の２層を有す
る構造にすることにより、受光素子と薄膜トランジスタ
を同一膜構成で、同一基板上に作製することが可能にな
る。この膜構成を取ることにより、受光素子と薄膜トラ
ンジスタを同工程で形成でき、製造効率を上げることが
できる。受光素子は、多結晶と非晶質の２層の半導体層
のうち非晶質半導体層を光電変換層として使用し、多結
晶半導体層は光電変換層として使用しない。薄膜トラン
ジスタは、多結晶と非晶質の２層の半導体層のうち、多
結晶半導体層を活性層として使用し非晶質半導体層は活
性層として使用しない。

【００１５】また、受光素子と薄膜トランジスタに、同
一膜で非晶質半導体層を設け、受光素子は、この非晶質
半導体層を光電変換層として用い、薄膜トランジスタ
は、この非晶質半導体層を加熱して得られた多結晶半導
体層を活性層として用いる構造とすることができる。こ
の構造においても、受光素子と薄膜トランジスタを同工
程で同一基板上に作製することが可能であり、薄膜トラ
ンジスタ部分の非晶質半導体層を加熱して多結晶半導体
層とする工程を加えるのみでよい。加熱して多結晶化す
る非晶質半導体層は、低水素化した層であると、加熱に
よる膜剥がれや、表面の荒れなどのダメージを受けにく
い。

【００１６】非晶質半導体層上に、反射率が非晶質半導
体の反射率より相対的に高い高反射部を形成して、全面
に均一にレーザ光を照射することにより、高反射部の形
成されていない部分を選択的に結晶化させることができ
る。高反射部が形成されている部分は、レーザ光をほと
んど反射するため熱を受けず、高反射部のない部分だけ
がレーザ光を吸収し加熱される。この方法を用いること
により、半導体装置上の薄膜トランジスタの半導体のみ
を加熱するなどの、微小部分をアニールすることが可能
である。

【００１７】

【実施例】以下、本発明の実施例を図を用いて説明す
る。

【００１８】（実施例１）図１は、本発明の第１の実施
例のである受光素子とＴＦＴを有する半導体装置の断面
構造図である。図１に示すように、ガラス基板１０上に
は、受光素子１と、スイッチング用薄膜トランジスタ
（以下、ＴＦＴと称す）２が形成されている。膜構成と
しては、ガラス基板１０上に、厚さ約１２０ｎｍのＡｌ
膜９が形成され、この上に、約３５０ｎｍの低水素化し
たＳｉＮ膜４が形成されている。更に、受光素子１の部
分に、膜厚２００〜３００ｎｍの低水素化したノンドー
プアモルファスシリコン（ｉ−ａ−Ｓｉ）膜１１、ＴＦ
Ｔ２の部分に、膜厚２００〜３００ｎｍ低水素化した多
結晶シリコン（ｐｏｌｙ−Ｓｉ）膜５が形成されてい
る。ｐｏｌｙ−Ｓｉ膜５は、一部にａ−Ｓｉ膜１１を有
している。更にその上には、膜厚５０ｎｍのホスフィン
ドープアモルファスシリコン（ｎ＋−ａ−Ｓｉ）膜６
と、Ｃｒ／Ａｌの２層膜７が形成されている。

【００１９】Ａｌ膜９は、受光素子１において、基板１
０側から入射する光を遮光する遮光膜として機能し、Ｔ
ＦＴ２において、ゲート電極として機能する。ＳｉＮ膜
４は、受光素子１およびＴＦＴ２の、ゲート絶縁膜とし
て機能する。ｉ−ａ−Ｓｉ膜１１は、受光素子１の光電
変換層、ｐｏｌｙ−Ｓｉ膜５は、ＴＦＴ２の活性層とし
て機能する。ｎ＋−ａ−Ｓｉ膜６は、受光素子１のコン
タクト層、ＴＦＴ２のブロッキング層およびコンタクト
層として機能する。Ｃｒ／Ａｌの２層膜７は、受光素子
１では電極、ＴＦＴ２では光電流を取り出すソース、ド
レイン電極として機能する。Ａｌ膜９は、Ｃｒ膜等の他
の金属膜で形成することもできる。ＳｉＮ膜４は、Ａｌ
₂Ｏ₃，ＳｉＯ₂，ＳｉＯＮ膜で形成しても良い。また、
Ｃｒ／Ａｌの２層膜７は、Ｃｒ膜またはＡｌ膜の単層膜
でも良い。

【００２０】次に、図２を用いて、本実施例の半導体装
置を密着型イメージセンサをして使用し、ＦＡＸに搭載
した場合の動作の一例を説明する。受光素子１およびＴ
ＦＴ２（図２では図示せず）は、上述の膜構成の上に、
絶縁膜２００を更に積層され、その上を保護層４００に
よって保護されて、紙送り機構３００によって送られた
原稿３０に密着している。光源である発光素子４０から
発せられた光は、原稿３０に照射され、反射光がイメー
ジセンサの受光素子１に入射し、受光される。受光素子
１の遮光膜であるＡｌ膜９は、発光素子４０から発せら
れた光のうち、原稿３０に当たらなかった光が、受光素
子１のガラス基板１０側から、入射するのを防ぐ。光電
変換層のｉ−ａ−Ｓｉ膜１１は、絶縁膜２００を通し
て、原稿３０からの反射光を受光し、光電変換により電
荷を発生する。発生した電荷は、出力信号として、受光
素子１の電極７から、ＴＦＴ２（図２では図示せず）の
ソース、ドレイン電極７に出力され、ゲート電極９によ
り、スイッチングされる。

【００２１】次に、本実施例の半導体装置の製造方法に
ついて述べる。まず、ガラス基板１０上に、Ａｌ膜９を
スパッタリング法で形成し、ウエットエッチングを用い
たフォトリソグラフィによりパターニングした。

【００２２】次に、低水素化したＳｉＮ膜４を、以下の
ようなプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法で形成した。マイクロ波プ
ラズマによって、活性な水素、フッ素やＡｒ原子を発生
させ、そこに形成途中のＳｉＮ膜をさらすことにより、
Ｓｉ−Ｈの弱い水素結合を断ち切ったＳｉＮ膜を形成し
た。Ｈを断ちきられたＳｉに、Ｎラジカルから窒素を供
給した。この方法を用いることにより、容易にＳｉＮ結
合を形成でき、膜中水素量１×１０²²／ｃｍ³以下のＳ
ｉＮ膜を形成した。原料ガスにモノシラン、水素、窒素
を用い、流量比を１：１０：１５に設定し、ＲＦパワー
０．１Ｗ／ｃｍ²程度にした場合には、膜中の水素量が
９×１０²¹／ｃｍ³と、さらに低く押さえられ、かつ未
結合手が少なく、また膜中の欠陥の少ないＳｉＮ膜が形
成された。一方、比較例として、原料ガスにアンモニア
ガスを用いた場合、過剰の水素が膜中に取り込まれ、膜
中水素量は３×１０²²／ｃｍ³となり好ましくなかっ
た。プラズマＣＶＤ法以外では、スパッタリング法を用
いて、Ｓｉ₃Ｎ₄タ−ゲットを、水素ガス雰囲気中でスパ
ッタリングして成膜しても、低水素化したＳｉＮ膜４を
形成することができた。

【００２３】上述の低水素化したＳｉＮ膜４の上に、低
水素化したａ−Ｓｉ膜１１を、プラズマＣＶＤ法で作製
した。このａ−Ｓｉ膜１１は、そのまま受光素子のｉ−
ａ−Ｓｉ膜１１として用い、一部をレーザアニール法で
多結晶化して、ＴＦＴのｐｏｌｙ−Ｓｉ膜５に加工す
る。低水素化したａ−Ｓｉ膜１１は、膜表面が荒れた
り、剥離することなく、ｐｏｌｙ−Ｓｉ膜５に加工する
ことができる。低水素化することによって、ダングリン
グボンド（未結合手）が増加すると、受光部のａ−Ｓｉ
膜１１の光感度が低下するので、低水素であっても膜中
のダングリングボンドの割合は低く抑えておく。また、
レーザアニール時には、ａ−Ｓｉ膜１１の下層に熱が伝
わるため、下層から水素が脱気して、上層のａ−Ｓｉ膜
１１を水素化し、膜表面の荒れや、剥離を引き起こすの
を防ぐため、下層には上述の方法で形成した低水素化し
たＳｉＮ膜４を使用した。

【００２４】低水素で、ダングリングボンドの割合の低
いａ−Ｓｉ膜１１は、以下のように作製した。まず、
２．４５ＧＨｚのマイクロ波で、水素のプラズマを形成
し、この中に原料ガスとしてモノシランを供給し、モノ
シランをマイクロ波プラズマで分解して、ａ−Ｓｉ膜１
１を形成した。前述の水素プラズマが、水素を引き抜く
働きをするため、水素濃度０．５％以上９％以下に低水
素化したａ−Ｓｉ膜が得られた。ここでは水素のプラズ
マを用いたが、アルゴン、フッ素等のプラズマを用いて
も同様の効果が得られた。また、モノシランの分解は、
ＲＦプラズマでも同様に形成できた。

【００２５】ａ−Ｓｉ膜１１の上には、ｎ＋−ａ−Ｓｉ
膜６を、プラズマＣＶＤ法で作製した。さらに、ｎ＋−
ａ−Ｓｉ膜６の、受光素子１の受光窓部分と、ＴＦＴ２
のソース・ドレイン間の窓部分をフォトリソグラフィお
よびドライエッチングにより、形成した。さらに低水素
化したａ−Ｓｉ膜とｎ＋−ａ−Ｓｉ膜６を、ドライエッ
チングを用いたフォトリソグラフィにより、島状に加工
し、受光素子１部分とＴＦＴ２部分とに分離した。その
上に、ソースおよびドレイン電極のＣｒ／Ａｌ膜の２層
膜７を、スパッタリング法で、Ｃｒ膜、Ａｌ膜の順に積
層した。上述のように、ＴＦＴ２のソース・ドレイン間
の窓部分を、予め、除いていたので、ａ−Ｓｉ膜１１上
には直接Ｃｒ／Ａｌ膜の２層膜が、積層された。このよ
うに、ａ−Ｓｉ膜上にＣｒ膜を直接、スパッタリング法
で積層する工程を用いたのは、ａ−Ｓｉ膜の表面に、高
いエネルギーを持つＣｒ分子を衝突させ、Ｃｒ膜とａ−
Ｓｉ膜の界面に、ＣｒとＳｉの反応生成物の層を形成す
るためである。この反応生成物をレーザーアニールによ
る多結晶化の種結晶として利用する。Ｃｒ膜は、スパッ
タリング法以外にも蒸着法等で形成することも可能であ
り、この場合には、形成後に、２００度で１時間程度ア
ニールすることにより同様に、反応生成物層を形成する
ことができる。

【００２６】次に、Ｃｒ／Ａｌ膜の２層膜７を、ウエッ
トエッチングを用いたフォトリソグラフィでパターニン
グし、受光素子１の受光窓部分およびＴＦＴ２のソース
ドレイン電極間を形成した。Ａｌ／Ｃｒ２層膜７の、Ｃ
ｒ膜は硝酸第２セリウムアンモン水溶液でエッチングし
た。ＣｒとＳｉの反応生成物は、ウエットエッチングで
は、除去されずａ−Ｓｉ表面に残った。

【００２７】前述のａ−Ｓｉ膜のうちＴＦＴ２の部分
を、レーザアニール法により加熱して多結晶化した。膜
厚が比較的厚い場合には、波長が７８０ｎｍと長く、チ
ャネル領域まで入射するＡｒレ−ザが適していた。図４
に示すように、ａ−Ｓｉ膜１１の表面のＣｒとＳｉの反
応生成物が種結晶４１となり、低い加熱温度で、容易に
多結晶化した。ａ−Ｓｉ膜の表面からＳｉＮ膜４の方向
に向かって、結晶は次第に大きく成長し、チャネルが形
成されるｐｏｌｙ−Ｓｉ膜５とゲ−ト絶縁膜４の界面で
は、結晶粒径の大きい多結晶シリコンとなり、高い移動
度のＴＦＴが形成できた。

【００２８】図５に、一般的な結晶の核発生から成長過
程における、核発生時のエネルギ−状態を示す。図５に
示すように、種結晶が予め無い場合には、臨界核半径ｒ
₁の核ができないと結晶成長は進まず、結晶核生成のた
めの自由エネルギ−は高くなり、高い温度まで上げる必
要が生じる。この高温により、ｐｏｌｙ−Ｓｉ膜５は、
ダメ−ジを発生しやすくなる。一方、予め上記のような
種結晶４１を形成しておくと、臨界核半径はｒ₂まで少
なくすることができ、したがって、より低温で核を発生
させ、多結晶化することができる。

【００２９】また、受光素子１とＴＦＴ２との間隔は狭
いため、ＴＦＴ２のａ−Ｓｉ膜１１のみを加熱するため
に、レーザアニールは、正確な選択性が要求される。さ
らに、製造効率を上げるためには、レ−ザ照射時間は、
短時間であったほうがよい。本実施例では、電極７を形
成した後に、レーザアニールを行なう工程を取ることに
より、電極層７がメタルマスクとして働き、ＴＦＴ２の
ソース・ドレイン間のａ−Ｓｉ膜部分だけを選択的に、
比較的強いレーザ出力を用いて短時間に、他の部分にダ
メージを与えることなく、加熱することができた。図３
に示すように、一般的に、メタルマスクの反射率
（Ｒ₁）が、ａ−Ｓｉ膜の反射率（Ｒ₂）より３０％以上
高い場合、メタルマスクで覆われている部分がダメージ
を受けず、ａ−Ｓｉ膜のみが加熱がされる。反射率
Ｒ₁、Ｒ₂を測定したところ、ａ−Ｓｉ膜の反射率Ｒ₂は
約６０％あり、電極層７の上層であるＡｌ膜の反射率Ｒ
₁は９０％以上あり、メタルマスクとして適していた。
ソース・ドレイン電極７が、形状的に、マスクとして使
用できない場合には、この電極をまずマスクとして加工
してレ−ザを照射した後、電極形状に再び加工すれば良
い。

【００３０】本実施例では、ｉ−ａ−Ｓｉ膜１１を有す
る受光素子１と、ｐｏｌｙ−Ｓｉ膜５を有するＴＦＴ２
を同時に一つの膜構成から作製することができ、製造工
程を減らすことができた。低水素化したＳｉＮ膜４およ
びａ−Ｓｉ膜を形成した後、レーザアニール法で、ＴＦ
Ｔ２のａ−Ｓｉ膜のみを加熱し、ｐｏｌｙ−Ｓｉ膜５を
作製する工程を用いたことにより、表面の荒れや膜剥が
れの生じず、高性能なＴＦＴ２を作製することができ
た。また、上述した方法で作製した低水素化したａ−Ｓ
ｉ膜１１の、ダングリングボンドは、通常の方法で作製
した場合と、同程度であるため、受光素子１の性能を低
下させることはなかった。さらに、レーザアニールする
前に、ＴＦＴ２のａ−Ｓｉ膜と電極７の界面に、種結晶
４１となるＣｒとＳｉ反応生成物を作製しているため、
多結晶化を容易に、行なうことができた。種結晶４１を
ａ−Ｓｉ膜の表面に形成したので、ａ−Ｓｉ膜５の表面
部から、ゲ−ト絶縁膜４との界面に向かって結晶化が進
み、チャネルが形成されるゲート絶縁膜４との界面付近
では、結晶粒径の大きい多結晶シリコンとなり、高い移
動度のＴＦＴ２が形成できた。

【００３１】ｐｏｌｙ−Ｓｉ膜５、ｉ−ａ−Ｓｉ膜１１
の形成は、スパッタリング法や熱ＣＶＤ法により、ま
ず、水素を含まないａ−Ｓｉ膜を形成し、ｐｏｌｙ−Ｓ
ｉ膜５の部分だけを加熱し、多結晶化させた後に、全体
を活性な水素で内部まで水素化する手法を用いることも
できる。ａ−Ｓｉ膜１１およびｎ＋−ａ−Ｓｉ膜６のパ
ターニングは、ウエットエッチングにより行なうことも
できる。また、Ａｌ膜９およびＣｒ／Ａｌ膜の２層膜７
のパターニングは、ドライエッチングによって行なうこ
ともできる。

【００３２】Ｃｒ／Ａｌの２層膜７のソース・ドレイン
間のエッチングに、ドライエッチングやイオンミリング
等のドライプロセスを用いた場合、ａ−Ｓｉ膜の表面
を、オーバーエッチングにより、種々の活性種やイオン
で叩くことにより、材料に歪や欠陥を発生させ、この歪
や欠陥を種結晶４１の代わりに、結晶核として利用し、
多結晶化を行なうことができる。この場合、ＣｒとＳｉ
反応生成物を形成する必要がないので、ｎ＋−ａ−Ｓｉ
膜６の、ソースドレイン間の窓部分をエッチングする工
程を省き、Ｃｒ／Ａｌの２層膜７を形成し、Ｃｒ／Ａｌ
の２層膜７とｎ＋−ａ−Ｓｉ膜６を連続してドライエッ
チングすることができ、さらに製造効率を上げることが
可能である。

【００３３】種結晶４１として用いることができる反応
生成物としては、ＣｒとＳｉの反応生成物の他、プラチ
ナとＳｉの反応生成物であるプラチナシリサイド、パラ
ジウムとＳｉの反応生成物であるパラジウムシリサイド
等がある。例えば、ソ−スおよびドレイン電極７とし
て、アルミ合金を用いる場合、合金添加物としてシリコ
ン、パラジウムを用いることができる。このＡｌ−Ｓｉ
−Ｐｄ合金を、２００〜３００℃でアニ−ルすることに
より、アルミ内に微細なパラジウム化合物が均一に析出
する。ソ−スおよびドレイン間をエッチングで除去した
後も、活性層との界面に析出した反応生成物が残留す
る。Ａｌ−Ｓｉ−Ｐｄ合金を電極として用いた場合、レ
ーザーアニールによる多結晶化温度を約２００℃下げる
ことができ、低温で良好なポリシリコンを得ることがで
きる。また、合金添加物としてシリコンを添加しないＡ
ｌ−Ｐｄ合金でも、活性層のシリコンを一部吸い挙げる
ことにより、同様の効果がある。Ａｌ−１．０％Ｐｄ合
金を用いる場合には、スパッタリング法で形成し、リン
酸、酢酸、硝酸の混酸でウエットエッチングすれば良
い。

【００３４】また、レ−ザアニールを行なう工程を、ｉ
−ａ−Ｓｉ膜１１の成膜直後にすることも可能である。
この場合には、種結晶４１を生じさせるために、上述し
たような方法で一旦金属膜を成膜した後、エッチングに
より除いても良いし、ｉ−ａ−Ｓｉ膜１１を、イオンミ
リングやドライエッチングにより叩き、歪や欠陥を発生
させてもよい。

【００３５】図６には、図１と同じ並列型の半導体装置
において、ＴＦＴ２のｐｏｌｙ−Ｓｉ膜の膜厚を薄くし
た例を示す。他の膜構成、および作製方法は、上述した
ものと同様であるが、受光素子１とＴＦＴ２に形成した
膜厚３００ｎｍのａ−Ｓｉ膜を、ＴＦＴ２の部分のみ、
膜厚１００ｎｍまで、選択的にエッチングした。このよ
うにＴＦＴ２のｐｏｌｙーＳｉ膜５を薄くすることによ
って、ｐｏｌｙ−Ｓｉ膜ＴＦＴ２のｏｆｆ電流をさらに
低減することができた。

【００３６】（実施例２）本発明の第２の実施例の受光
素子とＴＦＴを有する半導体装置を説明する。膜構成と
膜の機能は、実施例１と同様であるが、図１のブロッキ
ング層およびコンタクト層６として、Ｃｒ−Ｓｉの反応
生成物層２０を使用した。Ｃｒ−Ｓｉの反応生成物膜２
０は、ｎ＋−ａ−Ｓｉ膜６と、同程度かそれ以上の導電
率を有するので、ブロッキング層およびコンタクト層と
して使用することができる。

【００３７】本実施例の、半導体装置の製造方法を説明
する。Ａｌ膜９、低水素化したＳｉＮ膜４および低水素
化したａ−Ｓｉ膜を形成した。形成方法は、実施例１と
同じであるので省略する。低水素化したａ−Ｓｉ膜を、
ドライエッチングを用いたフォトリソグラフィにより、
島状に加工し、受光素子１部分とＴＦＴ２部分と分離し
た。次に、ソース・ドレイン電極のＣｒ／Ａｌの２層膜
をＣｒ膜、Ａｌ膜の順にスパッタリング法により形成し
た。これを２３０℃で１時間アニールすることにより、
Ｃｒ膜とａ−Ｓｉ膜の界面にＣｒとＳｉ反応生成物層を
形成した。本実施例のＣｒとＳｉの反応生成物層は、ア
ニールを行なわなかった実施例１の反応生成物層より、
厚く形成された。次に、ソース・ドレイン電極間の窓部
分をウエットエッチングを用いたフォトリソグラフィに
より形成した。ＣｒとＳｉの反応生成物層２０は、ウエ
ットエッチングでは除去されず、ａ−Ｓｉ層の表面に残
った。Ａｒレーザを、ＴＦＴ２のソース・ドレイン間の
窓部分に照射し、ＣｒとＳｉの反応生成物を種結晶にし
て、ａ−Ｓｉ膜を多結晶化しｐｏｌｙ−Ｓｉ膜５を形成
した。その後、ドライエッチング法により、ソース・ド
レイン電極間のＣｒとＳｉの反応性生物層６を除き、素
子を完成させた。

【００３８】上述のＣｒ／Ａｌ膜の２層膜７を２３０℃
で１時間アニールを行なう工程に代わって、レーザーア
ニールを行なっても良い。レーザー光の１０％弱程度の
パワーが、Ｃｒ／Ａｌの２層膜を通して、ａ−Ｓｉ膜に
到達するのでＣｒ／ａ−Ｓｉ界面をアニールしたのと同
様の効果がある。

【００３９】本実施例では、ソース・ドレイン電極７と
してＣｒ／Ａｌの２層膜を用いたが、Ａｌ−Ｐｄまたは
Ａｌ−Ｓｉ−Ｐｄを用いても良い。この場合、電極７／
ａ−Ｓｉ界面には、Ｐｄ−Ｓｉ化合物層が形成される。

【００４０】（実施例３）図７に、本発明の別の実施例
の受光素子とＴＦＴを有する半導体装置を示す。膜構成
としては、ガラス基板１０上に、Ａｌ膜３が形成され、
その上に、ＳｉＮ膜４２、さらに、膜厚１０〜４０ｎｍ
の薄いｐｏｌｙ−Ｓｉ膜１３、膜厚２００〜５００ｎｍ
のａ−Ｓｉ膜１４を積層して形成されている。その上に
は、ホスフィンをドープしたｎ＋−ａ−Ｓｉ膜６、Ｃｒ
／Ａｌ膜の２層膜７を形成する。

【００４１】Ａｌ膜９、ＳｉＮ膜４２およびｎ＋−ａ−
Ｓｉ膜６の機能は、実施例１と同様であるので説明を省
略する。ｐｏｌｙ−Ｓｉ膜１３は、ＴＦＴ２の活性層と
して、ａ−Ｓｉ膜１４は受光素子１の光電変換層として
機能する。受光素子１のａ−Ｓｉ膜１４で発生した光電
流は、ＴＦＴ２のソース電極から、ａ−Ｓｉ膜１４を通
りぬけてｐｏｌｙ−Ｓｉ膜１３を流れ、再び、ａ−Ｓｉ
膜１４を通りぬけて、ドレイン電極９に流れて、ゲート
電極９によりスイッチングされる。受光素子部のｐｏｌ
ｙ−Ｓｉ膜１３は、遮光層のＡｌ膜９を、接地または負
電圧を印加することにより、暗電流を低く抑えることが
できる。遮光層のＡｌ膜９に印加する電圧は、通常ＴＦ
Ｔ２のしきい値電圧が、１〜３Ｖであることを考慮する
と、特に負電圧を印加せず、受光素子１の遮光層のＡｌ
膜９をグラウンドレベルに接続するだけでも暗電流を低
く押さえることができる。

【００４２】本実施例の、半導体装置の製造方法を説明
する。ガラス基板１０上に、Ａｌ膜９をスパッタリング
法により形成し、ウエットエッチングを用いたフォトリ
ソグラフィにより、パターニングした。その上に、Ｓｉ
Ｎ膜４２を通常のプラズマＣＶＤ法により形成した。次
に、以下のような方法で、ｐｏｌｙ−Ｓｉ膜１３を形成
した。まず、原料ガスとしてＳｉＨＦ系ガス、またはモ
ノシランとフッ素または水素を用い、基板上にＳｉ膜を
形成した。次に、この膜を活性な水素またはフッ素プラ
ズマにさらすことによって、膜中の水素、フッ素を除去
するともに、Ｓｉ−Ｓｉの結合距離と結合角のゆらぎを
無くしてｐｏｌｙ−Ｓｉ膜１３を形成した。この方法
は、低温で成膜を行なうことが可能であり、既に形成さ
れているＳｉＮ膜４２にダメージを与えることなく、形
成することができる。ｐｏｌｙ−Ｓｉ膜１３は、実施例
１と異なり、選択的に形成する必要がないため、成膜時
から基板全面にｐｏｌｙ−Ｓｉ膜１３を形成し、その
後、連続してａ−Ｓｉ層を形成する。また、工程数は増
加するが、一度薄いａ−Ｓｉ膜を形成後、レ−ザアニー
ルやラピッドサ−マルアニ−ル（ＲＴＡ）などの方法で
基板全面を急速に８００〜１０００℃程度まで加熱して
結晶化させても良い。

【００４３】この上に、ａ−Ｓｉ膜１４、ｎ＋−ａ−Ｓ
ｉ膜６をプラズマＣＶＤ法で形成し、フォトリソグラフ
ィにより島状加工し、受光素子１とＴＦＴ２のＳｉ膜１
３、１４、６を分離した。その上にＣｒ／Ａｌの２層膜
７をスパッタリング法で形成し、フォトリソグラフィに
より受光窓部分と、ソースドレイン間の窓部分のＣｒ／
Ａｌの２層膜とｎ＋−ａ−Ｓｉ膜６を除き、素子を完成
させた。

【００４４】図７に示す構造のホトコンダクタ型受光素
子１は、膜厚が厚いほど光電変換の出力が高いため、膜
厚は２００〜５００ｎｍと比較的厚く方が良い。

【００４５】本実施例の密着型イメ−ジセンサは、受光
素子１とＴＦＴ２とが、基本的に同一の膜構成であるた
め、従来と比較して、工程数を大幅に低減することがで
きる。例えば、従来の、密着型イメ−ジセンサとして高
速のｐｏｌｙ−ＳｉＴＦＴとａ−Ｓｉ受光素子とを同一
基板上に形成するためには、コプラナ型ＴＦＴをホトマ
スク５枚用いて形成後、受光素子形成用にマスクを３枚
用いて形成していた。すなわち、従来の密着型イメ−ジ
センサのプロセスには計８枚のマスクを用いて、フォト
リソグラフィを行なっていた。一方、本発明では、ｐｏ
ｌｙ−Ｓｉ膜を有するＴＦＴ２と受光素子１とを、ホト
マスク４枚だけで作製することができる。従って、高速
型密着型イメ−ジセンサの作製歩留を２倍以上に向上さ
せることができる。また、ｐｏｌｙ−Ｓｉ層とａ−Ｓｉ
層とを連続して形成できるため、ＴＦＴ用と受光素子用
の半導体膜を一度で形成でき、スループットを大幅に向
上させることができる。

【００４６】図８に、ｐｏｌｙ−Ｓｉ膜１３の膜厚を２
０ｎｍ、ｉ−ａ−Ｓｉ膜１４の膜厚を、３００ｎｍとし
て形成した場合のＴＦＴ２の特性を示す。活性層がｐｏ
ｌｙ−Ｓｉ膜１３であるため、移動度μは１２ｃｍ²／
Ｖｓと、通常のａ−ＳｉＴＦＴより１ケタ以上高い値が
得られた。また、ＴＦＴ２の上部を絶縁膜で覆った場合
には、ｏｆｆ電流を、さらに２桁程度低くすることがで
きる。

【００４７】図９に、ａ−Ｓｉ膜１４の膜厚を、３００
ｎｍとして形成した場合の、受光素子１の光電流Ｉｐｈ
と暗電流Ｉｄ特性を示す。図９からわかるように、光／
暗電流比は約８０である。受光素子１の上部に絶縁膜を
形成した場合、素子表面のリ−ク電流を低減され、さら
に光／暗電流比を、１けた程度高くすることができる。

【００４８】図１０に、本実施例の積層型ＴＦＴと比較
例のＴＦＴの特性を示す。比較例としては、活性層をａ
−Ｓｉ膜のみで形成したａ−ＳｉＴＦＴを用い、本実施
例の図７に示す構造の積層型ＴＦＴ２の特性とを比較し
た。本実施例の基板全面での多数の素子の平均移動度
は、７．０ｃｍ²／Ｖｓが得られ、従来のａ−ＳｉＴＦ
Ｔの０．３〜０．４ｃｍ²／Ｖｓと比較して、１５倍以
上に向上していることがわかる。一方、しきい値電圧お
よびｏｆｆ電流は、ａ−ＳｉＴＦＴと同程度となってい
る。本デ−タは、図７に示すように、素子表面に絶縁膜
を設けていない状態での測定値であるため、絶縁膜を素
子表面に設けることによって、ｏｆｆ電流を更に３ケタ
程度抑制でき、実際の回路に使用した場合には、全く問
題はなかった。

【００４９】以上のように、本実施例に示した図７のよ
うな構造の半導体装置を用いることにより、高い光電変
換特性と高移動度との両立した半導体装置を、従来の半
分以下の短い作製工程で、高い歩留まりで得ることが可
能になった。

【００５０】図１１は、図７の半導体装置のＴＦＴ移動
度を、更に、向上させるために、ａ−Ｓｉ膜を、幅の狭
い島状に加工した後で、コンタクト層とソ−ス、ドレイ
ン電極を形成した例である。本素子構造では、ソ−ス・
ドレイン電極７の間を流れる電流が、高抵抗のａ−Ｓｉ
膜１４を通らず、直接、活性層のｐｏｌｙ−Ｓｉ膜１３
に流れるため、活性層のｐｏｌｙ−Ｓｉ膜１３の高い電
界効果移動度を、そのまま利用することができる。本構
造のＴＦＴ２の電界効果移動度を測定したところ、２０
ｃｍ²／Ｖｓが得られた。

【００５１】図１２は、図１１の膜構造の半導体装置
の、受光素子１とＴＦＴ２のそれぞれの特性を、更に、
最適化するために、受光素子１のａ−Ｓｉ層の膜厚よ
り、ＴＦＴ２の膜厚を薄く形成した例である。受光素子
１では、光電変換層のａ−Ｓｉ膜の膜厚が厚い程、光／
暗電流比を大きくできる。一方、ＴＦＴ２では、ａ−Ｓ
ｉ膜１４は薄い程、ａ−Ｓｉ膜とｐｏｌｙ−Ｓｉ膜をあ
わせた抵抗が大きくなり、ソース・ドレイン電極間に電
流を流さないｏｆｆ時に、ｏｆｆ電流を小さくできる。
従って、図１２に示すように、ａ−Ｓｉ膜１４を、ま
ず、受光素子１に適するように、厚く形成した後、ＴＦ
Ｔ２のａ−Ｓｉ膜１４だけ選択的にエッチングして、膜
厚を薄くした。図１２の構造によって、受光素子におい
て高い光／暗電流比を確保したまま、ＴＦＴのｏｆｆ電
流を低く抑えることができた。

【００５２】本実施例では、ｎ＋−ａ−Ｓｉ層をエッチ
ングする際に、ｐｏｌｙ−Ｓｉ膜１３とｎ＋−ａ−Ｓｉ
膜６とエッチングの選択比が十分取れるように、エッチ
ング条件を選択した場合には、ＴＦＴ２のａ−Ｓｉ膜１
４が無い構造の半導体装置を作製することができる。

【００５３】（実施例４）図１３に、本発明の実施例の
ＴＦＴを示す。図１３に示すように、活性層として、水
素量１％程度のａ−Ｓｉ層１１１と、通常のａ−Ｓｉ層
１１２を有する。水素量を１％程度に低く抑えたａ−Ｓ
ｉ膜１１１は、Ｓｉ−Ｓｉ結合の結合角、または結合距
離のゆらぎが小さく、電子、正孔ともにその移動度が高
い。しかし、成膜とエッチングを繰り返すことによって
膜を形成するため、成膜速度が遅いため、図１３のよう
に、水素量１％程度のａ−Ｓｉ膜１１１と、通常のａ−
Ｓｉ膜１１２の２層構造にすることにより、高い移動度
のａ−ＳｉＴＦＴを、高いスル−プットで形成すること
ができる。図１３に示したＴＦＴは、電子移動度が１〜
２ｃｍ²／Ｖｓ程度まで高くすることが可能であり、こ
のＴＦＴを密着型イメ−ジセンサに用いた場合、走査及
び読み取り回路の構成方法を工夫することによって、４
００ｄｐｉの高精細を高速で走査することが可能であ
る。

【００５４】（実施例５）図１４に、受光素子１の光応
答性を改善した受光素子とＴＦＴを有する半導体装置の
例を示す。図１４に示すように、ｎ＋−ａ−Ｓｉ膜６の
下層に、膜厚５〜５０ｎｍのＳｉＮ膜１４１を形成し、
光電変換層として水素量５％以下のａ−Ｓｉ膜１１を用
いた。他の膜構成は、図１に示した半導体装置と同様に
した。このＳｉＮ膜１４１は、受光素子１において、２
次光電流の電極からの注入を防止し、プレ−ナ型受光素
子１の応答性を向上する。また、ＴＦＴ２において、Ｓ
ｉＮ膜１４１は、ｎ＋−ａ−Ｓｉ膜６を、エッチングす
る際に、低水素化ｐｏｌｙ−Ｓｉ膜５を保護するパッシ
ベーッション層となる。ＳｉＮ膜１４１は、プラズマＣ
ＶＤにより形成した。

【００５５】ＳｉＮ膜１４１を用いない場合には、受光
素子１の光応答性は５ｍｓｅｃであったが、本実施例の
受光素子１の光応答性は、１ｍｓｅｃに高速化すること
ができた。また、本実施例では、水素濃度５％以下のａ
−Ｓｉ膜１１を用いたため、高い光電流のままで、光導
電性を２ケタ程度向上させることができ、簡単な読み取
り回路でありながら、高速光応答の半導体装置を得るこ
とができた。

【００５６】図１４に示したＴＦＴ２は、ｐｏｌｙーＳ
ｉ膜５を有しているが、図７に示すような、ｐｏｌｙ−
Ｓｉ膜とａ−Ｓｉ膜の積層構造にしても良い。

【００５７】本実施例の半導体装置を密着型イメージセ
ンサを用いることにより、１ｍｓｅｃ／ｌｉｎｅの読み
取り速度により、１６本／ｍｍの高精細で、Ａ４サイズ
を３ｓｅｃで読み取ることができる。従って、本実施例
の密着型イメ−ジセンサをファクシミリに用いた場合に
は、高速、高精細でありながら、小型なファクシミリを
実現することができる。

【００５８】（実施例６）カラ−読み取りできるスキャ
ナやファクシミリのイメ−ジセンサ部に、本発明を適用
した密着型イメージセンサを、応用した場合を述べる。

【００５９】それぞれイエロ−、シアン、マゼンダのフ
ィルタを用いた、３本のセンサで同時に一枚の原稿を読
むことで、カラ−原稿を高速で読み取ることができる。
この際、上記実施例の高速のｐｏｌｙ−ＳｉＴＦＴで構
成した走査回路を、基板上に作り込むことによって、セ
ンサ１本の幅を３ｍｍ以内に抑えられることから、３本
でも１０ｍｍ以下に細くすることが可能である。さら
に、作製プロセスに使用するホトマスク数が、実施例３
で述べたように、４枚と少ないために、３本分と素子数
が多くなっても、作製歩留が低下せず、生産効率を大幅
に向上させることができる。

【００６０】

【発明の効果】本発明によれば、光電変換層に非晶質半
導体層を有する受光素子と、活性層に多結晶半導体層を
有する薄膜トランジスタを、同一基板上に同じ膜構成で
形成可能な半導体装置と、その製造方法を提供すること
ができる。従って、高感度な受光素子と、高速走査可能
な薄膜トランジスタを有する半導体装置を、高い製造高
率で製造することが可能である。

【図面の簡単な説明】

【図１】実施例１に記載した本発明の半導体装置の断面
図。

【図２】実施例１の半導体装置を密着型イメ−ジセンサ
として用いた原稿読み取り装置の読み取り部の断面図。

【図３】レーザアニール時のレーザ光の反射を示す説明
図。

【図４】レーザアニールによるａ−Ｓｉ膜の多結晶化を
示す説明図。

【図５】加熱時の半導体の自由エネルギーを示すグラ
フ。

【図６】実施例１に記載した本発明の半導体装置の別の
例の断面図。

【図７】実施例３に記載した本発明の半導体装置の断面
図。

【図８】実施例３に記載した本発明の半導体装置のＴＦ
Ｔ部の特性を示すグラフ。

【図９】実施例３に記載した本発明の半導体装置の受光
素子部の特性を示すグラフ。

【図１０】実施例３に記載した本発明の半導体装置のＴ
ＦＴ部の特性を示す説明図。

【図１１】実施例３に記載した本発明の半導体装置の別
の例の断面図。

【図１２】実施例３に記載した本発明の半導体装置の別
の例の断面図。

【図１３】実施例４に記載した本発明の半導体装置の断
面図。

【図１４】実施例５に記載した本発明の半導体装置の断
面図。

【符号の説明】

１…受光素子、２……ＴＦＴ素子、４…低水素化ＳｉＮ
膜、５…低水素化ｐｏｌｙ−Ｓｉ膜、６…ｎ＋−ａ−Ｓ
ｉ膜、７…Ｃｒ／Ａｌの２層膜、９…Ａｌ膜、１０…ガ
ラス基板、１１…低水素化ａ−Ｓｉ膜、１３…ｐｏｌｙ
−Ｓｉ膜、１４…ａ−Ｓｉ膜、３０…原稿、４０…発光
素子、４１…種結晶、４２…ＳｉＮ膜、１１１…低水素
化ａ−Ｓｉ膜、１１２…高水素化ａ−Ｓｉ膜、１４１…
ＳｉＮ膜、２００…絶縁膜、４００…保護層。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9056−4Ｍ ３１１ Ｓ (72)発明者 阿部 良夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 橋本 健一 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 小園 裕三 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 小川 和宏 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 森田 守 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所戸塚工場内

Claims (17)

【特許請求の範囲】
1. 【請求項１】光電変換を行なう非晶質半導体層を有する
   受光素子と、多結晶半導体層を有する薄膜トランジスタ
   とを有することを特徴とする半導体装置。
2. 【請求項２】請求項１において、前記受光素子は、さら
   に多結晶半導体層を有し、前記薄膜トランジスタは、さ
   らに非晶質半導体層を有することを特徴とする半導体装
   置。
3. 【請求項３】請求項１において、前記薄膜トランジスタ
   の多結晶半導体層は、一部に非晶質半導体層を有するこ
   とを特徴とする半導体装置。
4. 【請求項４】請求項１、２または３において、前記薄膜
   トランジスタはソースとドレインを有し、前記ソースと
   ドレインは、金属と前記薄膜トランジスタの半導体層と
   の反応生成物層を有することを特徴とする半導体装置。
5. 【請求項５】請求項１、３または４において、前記薄膜
   トランジスタの多結晶半導体層は、前記薄膜トランジス
   タの他の半導体層と比較して、相対的に低水素濃度であ
   ることを特徴とする半導体装置。
6. 【請求項６】請求項５において、前記薄膜トランジスタ
   の多結晶半導体層は、下層に低水素化した絶縁層を有す
   ることを特徴とする半導体装置。
7. 【請求項７】請求項５または６において、前記多結晶半
   導体層は、水素量０．５％以上９％以下の半導体層であ
   ることを特徴とする半導体装置。
8. 【請求項８】請求項６または７において、前記低水素化
   した絶縁膜は、水素量１×１０²²／ｃｍ³以下であるこ
   とを特徴とする半導体装置。
9. 【請求項９】請求項１、３、４、５、６、７または８に
   おいて、前記薄膜トランジスタの前記多結晶半導体層
   は、基板に近い側ほど相対的に大きい結晶粒径を有する
   ことを特徴とする半導体装置。
10. 【請求項１０】請求項９において、前記薄膜トランジス
    タの多結晶半導体層は、表面に金属と前記薄膜トランジ
    スタの半導体との反応生成物を有することを特徴とする
    半導体装置。
11. 【請求項１１】請求項４または１０において、前記薄膜
    トランジスタは電極を有し、前記反応生成物は前記電極
    を構成する金属と前記半導体との反応生成物であること
    を特徴とする半導体装置。
12. 【請求項１２】少なくとも１以上の非晶質半導体層を有
    する薄膜トランジスタにおいて、前記非晶質半導体層
    は、水素濃度２％以下の非晶質半導体層を有することを
    特徴とする薄膜トランジスタ。
13. 【請求項１３】基板と、前記基板上に形成された、光電
    変換を行なう半導体層と、電極と、前記光電変換を行な
    う半導体層と電極の接触を取るコンタクト層とを有する
    半導体装置において、前記光電変換を行なう半導体層と
    前記コンタクト層の間に絶縁層を設けたことを特徴とす
    る半導体装置。
14. 【請求項１４】非晶質半導体層上に、前記非晶質半導体
    の反射率より相対的に反射率が高い高反射率部を形成
    し、レーザ光を前記非晶質半導体上に均一に照射するこ
    とにより、前記高反射部が形成されていない半導体薄層
    を選択的に結晶化させることを特徴とする半導体装置の
    製造方法。
15. 【請求項１５】半導体層上に、金属膜をスパッタリング
    法で形成することにより、前記半導体と金属膜の界面に
    金属と半導体の反応生成物層を形成することを特徴とす
    る半導体装置の製造方法。
16. 【請求項１６】半導体層上に、金属膜を形成した後、前
    記半導体層と前記金属膜を熱処理することにより、前記
    半導体層と前記金属膜の界面に、金属と半導体の反応生
    成物層を形成することを特徴とする半導体装置の製造方
    法。
17. 【請求項１７】原稿を読み取る半導体層を有する受光素
    子と、前記受光素子の出力信号を処理する半導体層を有
    する薄膜トランジスタとを有するイメージスキャナにお
    いて、前記受光素子の半導体層は、非晶質半導体層を有
    し、前記薄膜トランジスタの半導体層は、多結晶半導体
    層を有することを特徴とするイメージスキャナ。