KR100265871B1 - 반도체 장치와 그 제조방법 - Google Patents

반도체 장치와 그 제조방법 Download PDF

Info

Publication number
KR100265871B1
KR100265871B1 KR1019960042850A KR19960042850A KR100265871B1 KR 100265871 B1 KR100265871 B1 KR 100265871B1 KR 1019960042850 A KR1019960042850 A KR 1019960042850A KR 19960042850 A KR19960042850 A KR 19960042850A KR 100265871 B1 KR100265871 B1 KR 100265871B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
semiconductor
excimer laser
tft
Prior art date
Application number
KR1019960042850A
Other languages
English (en)
Inventor
다쯔미 쇼지
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Application granted granted Critical
Publication of KR100265871B1 publication Critical patent/KR100265871B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

저온에서 고품질의 절연층을 형성하기 위하여, 반도체층이 절연기판의 절연표면상에 형성되고, 절연층을 형성하기 위하여 상기 반도체층이 반도체층의 상기 절연 표면측과 반대되는 표면으로부터 조사된 엑시머 레이저에 의해 변형된다.

Description

반도체 장치와 그 제조방법
본 발명은 반도체 장치와 그 제조방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘으로 대표되는 비단결정 반도체를 가지는 반도체 장치와 그 제조방법에 관한 것이다.
팩시밀리나 이미지 판독기와 같은 종래의 이미지 정보 처리장치에서 포토센서는 광전 변환기로서 사용된다. 특히, 최근에 광전 변환층으로서 수소화 비정질 실리콘을 사용하는 포토센서들을 1차원적으로 배열하여 얻어지는 긴 라인센서를 갖는 고감도의 이미지 판독장치가 제안되었다. 더구나, 포토센서들이 대면적내에서 2차원적으로 배열된 판독장치와, 박막 트랜지스터 또는 쉬프트 레지스터들이 수소화 비정질 실리콘을 사용하여 동일 기판에 형성된 고성능 이미지 판독장치가 제공되고 있다. 특히, 최근에는 대형 스크린에 대처하기 위해 수소화 비정질 실리콘을 사용한 박막 트랜지스터에 의해 구동되는 액정 표시장치가 활발하게 개발 및 제조되고 있다.
도 1은 1차원 이미지 판독장치의 소자 배열의 일예를 보여준다. 도 1을 참조하면, 참조부호 "SRl"은 쉬프트 레지스터, "S1"은 포토센서부, "C1"은 전하집적을 위한 커패시터부, "TFTl"은 집적된 전하들을 전달하기 위한 전달 TFT, "SigMTX1"은 전달된 전하들을 회로 밖으로 출력하기 위해 배선되는 신호선 매트릭스를 나타낸다. 1차원의 이미지 판독장치는 이러한 소자들이 예를 들어 A4 크기에 대하여 A-B방향으로 1,728비트로 배열되도록 구성된다. 참조부호 "ø1" 및 "ø2"는 블록 라인(block 1ine)을 나타내고, 참조부호 "VDD"는 전력원을 나타낸다.
도 2는 도 1에서 보여진 소자 배열의 C-D 부분으로서 이미지 판독장치의 일예를 보여준다. 도 2는 단지 포토센서부 S1를 보여준다. 게이트 전극(2)이 투명한 절연기판(1)상에 형성되고, SiO2, SiNx, 등으로 구성된 절연층(3), 비정질 실리콘으로 이루어진 반도체층(4), n+형 비정질 실리콘으로 된 도핑된 반도체층(5) 및 주전극(6)이 원하는 패턴에 따라 게이트 전극(2)상에 형성되어 있다. 참조번호 "18"은 내마모성 박유리를 나타내며, 원표면에 의해 이미지 판독소자가 마모되는 것을 방지하기 위하여 예를 들어 50㎛의 두께를 갖는다. 참조번호 "17"은 소자의 표면이다. 소자의 표면(17)은 보호층으로서 사용되는 층으로 구성되며, SiNx 폴리이미드 수지, 상기 내마모성 박유리(18)를 부착하기 위한 에폭시 수지로 구성된다. 이러한 배열에서, LED와 같은 광원(22)으로부터 방출되는 광선(20)이 투명 절연기판(1)의 조명 투과창(21)을 통과하고 원표면(18)에 의해 반사된다. 반사된 광선들은 TFT의 포트센서부S1 상으로 입사된다. 포토센서부 S1는 전기적 신호로서 반사된 광선의 강도에 의존하는 광출력을 발생시키고, 그리하여 이미지가 순차적으로 처리된다.
도 3 내지 도 5는 박막 트랜지스터의 배열의 일 예를 보여준다. 도 3을 참조하면, 투명 또는 불투명한 도전층이 상기 투명 절연기판(1)상에서 패턴되어 게이트 전극(2)을 형성하고, SiO2또는 SiNx으로 구성된 절연층(3), 비정질 실리콘으로 이루어진 반도체층(4), 도핑된 반도체층(5)이 원하는 패턴에 의해 상기 게이트 전극(2)상에 형성된다. 불연속 전극(7) 및 주전극(6)이 원하는 패턴에 따라 형성되어 있다.
도 4는 도 3의 반도체층(4)상에 채널 보호층(8)이 형성되어 있는 것을 보여준다.
도 5는 다음과 같은 예를 보여준다. 즉, 광차단층(9)과 절연층(10)이 원하는 패턴에 따라 투명 절연기판(1)상에 형성되고, 불연속 전극(7)이 패터닝에 의해 상기 결과물 구조상에 형성된다. 주전극(6)과 도핑된 반도체층(5)이 패터닝되어 일정한 갭을 두고 형성되며, 반도체층(4)과 절연층(3)이 상기 갭상에 순차적으로 형성된다. 게이트 전극(2)이 패터닝에 의해 상기 결과물 구조상에 형성된다.
실리콘을 사용한 박막 트랜지스터에 의해 구동되는 대면적의 2차원 센서가 개발되 었다.
도 6은 X선 또는 광선과 같은 방사선을 포함하는 전자기파 검출을 위한 장치를 위한 것으로서 하나의 화소에 대응하는 대면적의 2차원 센서를 보여주는 전형적인 부분 단면도이다. 도 6을 참조하면, 게이트 전극으로서 역할을 하는 전극(62), 게이트 절연층 역할을 하는 절연층(63), 수소화 비정질 실리콘 반도체층(64), 도핑된 반도체층(65), 주전극 역할을 하는 전극을 구비한 박막 트랜지스터(T11)와, 하부전극 역할을 하는 전극(62), 절연층(63), 수소화 비정질 반도체층(64), 도핑된 반도체층(65)을 구비하는 MIS 포토센서(S11)와, 하부전극 역할을 하는 전극(62), 절연층(63), 수소화 비정질 실리콘 반도체층(64), 도핑된 반도체층(65), 상부전극 역할을 하는 전극(66)을 구비한 커패시터(C11)가 하나의 화소를 구성하기 위하여 절연기판(61)상에 평행하게 배열되도록 형성된다.
상기 화소들은 2차원의 대면적내에 배열되고, SiNx으로 구성되며 각 화소들을 보호하기 위한 보호층(68)과, X선과 같은 입사 방사선을 가시광선으로 변환시키기 위한 인광물질(69)가 상기 화소들 위로 형성되어, 결과적으로 대면적에 대처하는 소위 방사선 검출장치를 구성한다.
그러나, 상기와 같은 배열을 갖는 장치는 다음과 같은 개선할 점이 있다.
도 3에서 보여준 배열에서는, 도 3의 갭(K)내에 형성된 도핑된 반도체층(5)은, 상기 도핑된 반도체층(5) 또는/ 및 상기 주전극(6)이 형성된 후 박막 트랜지스터의 채널까지 식각에 의해 제거되어야 한다. 이때, 상기 도핑된 반도체층(5)내에 함유된 도펀트, 예를 들어 인 원자들은 상기 도핑된 반도체층(5)의 형성시 상기 반도체층(4)속으로 부분적으로 확산된다. 이런 이유로 인하여 상기 확산층은 또한 동시에 제거되어야 한다. 특히, 이 경우 만약 상기 투명 절연기판(1)이 대면적을 갖는다면 상기 반도체층(4)에 대한 약간의 식각에서 종말점이 결정될 수 없을 것이다. 이런 이유로 반도체층(4)이 과잉식각되거나 균일하게 식각되지 못한다는 단점이 제기될 수 있다. 결과적으로, 박막 트랜지스터의 특성, 특히 전압 Vth와 그 편차, 전자이동도 값과 그 편차, 동각 신뢰성 테스트에서 Vth이동과 그 편차는 더욱 악화될 것이다. 게다가, 비록 보여지지 않았지만 패시베이션막과 함께 구조물을 최종적으로 보호하기 위한 단계를 수행할 때 상기 반도체층(4)의 표면은 일시적으로 대기에 노출되어진다. 이런 영향으로 인하여 상기의 문제점들은 더욱 악화될 것이며, 또는 온도특성에서의 변화도 불리하게도 다양하게 될 것이다.
이에 비하여 도 4에서 보여진 배열에서는 상기의 문제점들이 조정될 수 있다. 도 4에 도시된 구조의 제조단계들에서 사용된 마스크의 수는 도 3에서의 마스크에 비하여 많다. 도 4의 박막 트랜지스터는 도 3의 박막 트랜지스터보다 낮은 가격에서 제조되는 것은 쉽지 않을 것이다.
도 5의 배열에서는 반도체층(4)이 주전극(6)과 도핑된 반도체층(5)이 패터닝에 의해 형성된 후 형성되기 때문에 상기 반도체층(4)의 오믹 콘택이 쉽게 얻어질 수 없으며, 바람직한 TFT 특성도 쉽게 얻어질 수 없다. 더욱이, 절연층(3)이 반도체층(4)이 형성된 후 형성되기 때문에, 고품질의 절연층(3)을 형성하기 위하여 형성온도가 350℃에 세팅될 때, 형성된 반도체층(4)은 품질이 저하된다. 절연층(3)의 형성온도가 낮아지면 고품질을 갖는 절연층(3)을 얻기가 어려우며, 트랜지스터의 특성, 특히 온-오프특성, 전압 Vth, Vth쉬프트가 악화될 것이다.
나아가, 도 6에서 보여지듯이, 오믹콘택을 위한 도핑된 반도체층(5)이 박막 트랜지스터(T11)와 수소화 비정질 실리콘 반도체를 사용한 MIS 포토센서상에 형성된다. 이 경우, 포토마스크를 사용하는 포토리소그라피에 의한 미세패터닝 공정이 수행되어야 한다.
제조단계를 줄이기 위하여 소자들, 즉 박막 트랜지스터(T11)와 MIS 포토센서(S11)의 도핑된 반도체층(5)은 동일한 두께를 갖는다. 그러나, 박막 트랜지스터에 있어서 상기 도핑된 반도체층(5)은 바람직하게도 그 전달능력을 증진시키기 위해 낮은 비저항을 갖는다. 한편, MIS 포토센서(S11)에 있어서 상기 도핑된 반도체층(5)은 투명 전극 역할을 하기 때문에 상기 도핑된 반도체층(5)은 광선을 상기 수소화 비정질 실리콘 반도체층(4)까지 충분히 도달시키기 위해 저저항도와 얇은 두께를 갖는 것이 바람직하다.
이점을 분명히 하기 위해 도 7은 통상의 P-CVD 방법에 의해 형성된 상기 도핑된 반도체층의 비저항의 막 두께 의존도를 보여준다. 도 7로부터 명백하듯이, 도핑된 반도체층이 얇은 두께로 형성될 때 그 비저항은 증가한다. 특히, 두께가 500Å에서 300Å로 줄어들 때 비저항은 수백 Ω.cm로 증가한다.
도 8과 도 9는 박막 트랜지스터와 MIS 포토센서에 대하여 각각 통상의 P-CVD방법에 의해 형성된 도핑된 반도체층(5)의 막 두께 형성에 대한 전달능력과 광출력의 의존도를 보여준다. 도 8 및 도 9로부터 명백하듯이, 박막 트랜지스터에서 상기 도핑된 반도체층(5)의 두께가 감소할 때, 도핑된 반도체층(5)의 저항의 증가는 전달능력을 저하시킨다. 포토센서에서 광출력은 상기 도핑된 반도체층(5)의 두께 감소에 따라 증가한다. 그러나, 두께 300Å을 갖는 도핑된 반도체층이 사용되고, 투명전극의 저항이 너무 커서 광출력은 측정될 수 없다.
이런 이유로 인하여 종래에는 어쨌든 도핑된 반도체층(5)의 두께는 750Å으로 세팅되었으며, 각 기능들이 만족스러운 범위내에서 실현되었다. 그러나, 도핑된 반도체층(5)의 저항과 두께의 감소는 보다 향상된 기능을 갖는 트랜지스터와 포토센서를 실현함에 있어서 바람직한 것이다.
게다가, 도핑된 반도체층(5)은 큰 두께를 갖도록 증착되며, MIS 포토센서상의 도핑된 반도체층(5)은 포토리소그라피 단계에 의해 식각된다. 이와 같은 방식에서 도핑된 반도체층(5)의 두께는 1000Å으로 세팅되고, MIS 포토센서의 도핑된 반도체층(5)의 두께는 500Å으로 세팅되어 높은 전달능력과 광출력을 동시에 얻을 수 있다. 이 경우, 포토리소그라피 단계는 부가적으로 수행되기 때문에 반도체 장치의 수율의 감소라는 문제와 반도체 장치의 생산원가의 증가라는 문제가 제기된다. 더구나 예를 들어 460 ㎟의 대면적을 갖는 기판상에서 식각의 균일성이 충분하고 기술적으로 담보될 수 없다는 문제가 또한 제기되며, 결국 포트센서와 TFT의 실현이 방해받고 있었다.
포토센서와 TFT는 동일 과정으로 형성된다. 포토센서의 반도체층(4)의 두께는 포토센서의 높은 광출력을 확보하기 위해 커져야 한다. 이 때문에 TFT측에 사용된 반도체층(4)은 포토센서에서와 같은 방식으로 두께가 증가하고, TFT는 TFT 위로 광의 조사에 따라 오동작될 수도 있다. 그러므로 광차단막이 TFT를 위해 요구되어지며, 제조단계의 증가라는 문제와 코스트의 증가라는 문제가 불리하게 제기된다.
본 발명은 상기의 문제점들을 고려하여 이루어진 것으로서, 그 목적은 고품질의 절연막이 저온에서 형성되며, 절연층이 층 방향으로 반도체층을 부분적으로 변형시킴으로써 형성되며, 반도체층과 절연층의 접촉부분이 깨끗이 형성되며, 품질저하가없는 고품질의 절연층과 반도체층이 저온에서 마스크 수의 증가없이 서로 접촉하며 형성되는 저비용이면서도 고성능의 TFT 또는 포토센서 등과 같은 반도체소자를 갖는 반도체 장치와 이러한 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은, 반도체층이 형성된 후, 절연층이 엑시머 레이저를 사용하여 반도체층을 변형시킴에 의해 형성되고 도핑된 반도체층이 엑시머 레이저를 사용하여 형성될 때 고품질의 절연층과 도핑된 반도체층이 저온에서 형성될 수 있고, 반도체층과 절연층의 접촉면이 층방향으로 상기 반도체층을 변형시킴으로써 부분적으로 깨끗하게 형성될 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 절연층이 층방향으로 반도체층의 일부에 형성되며, 층방향으로 절연층으로 변형되지 않은 반도체층의 영역이 박막 트랜지스터의 채널부로서 사용되며, 도핑된 반도체층이 박막 트랜지스터의 오믹콘택으로서 사용되는 마스크수의 증가 없이 형성된 저비용이면서도 고성능의 TFT 또는 포토센서 등의 반도체 소자를 구비한 반도체 장치와 이러한 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은, 고성능의 포트센서가 TFT에서와 같이 동일 제조공정으로 동일 기판상에 형성될 수 있으며, 편차 없는 저비용의 고성능 포토센서가 고성능 TFT와 쉬프트 레지스터에 의해 구동될 수 있는 고성능 이미지 판독장치(이미지 픽업장치) 또는 액정 표시장치와 같은 반도체 장치와 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루고, 도핑된 반도체층이 채널부 근처에 형성될 수 있기 때문에 게이트 절연막 또는 패시베이션막이 형성될 때 고품질의 막이 평탄하지 않음에 기인한 막질의 불균일성 없이 형성될 수 있는, 낮은 채널 저항과 우수한 고주파 특성을 갖는 TFT 또는 포토센서 등의 반도체소자를 갖는 반도체 장치 및 그 제조방법을 제공하는 것이다.
나아가, 본 발명의 또다른 목적은, 반도체층이 헝성된 후 절연층을 형성하기 위하여 엑시머 레이저를 사용하여 층방향으로 상기 반도체층이 부분적으로 변형되며, 엑시머 레이저를 사용하여 변형되지 않은 반도체층의 부분은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되어, 고품질의 절연층과 고품질의 폴리실리콘 반도체층이 저온에서 형성될 수 있으며, 동시에 상기 반도체층과 상기 절연층의 접촉면이 깨끗하게 형성되며, 고성능의 폴리실리콘(P-Si) TFT가 a-Si:H TFT 또는 포트센서에서의 마스크수와 거의 같은 마스크들을 사용하여 형성될 수 있는, 저비용 고성능 TFT 또는 포토센서를 포함하는 반도체 장치 및 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 고성능 포토센서가 TFT에서와 같은 제조과정 동안에 동일한 기판상에 형성되며, 고성능의 P-Si TFT와 쉬프트 레지스터에 의해 구동되는 고성능의 이미지 판독장치를 포함하는 반도체 장치와 그 제조방법을 제공하는 것이다.
나아가, 본 발명의 또다른 목적은, 반도체층이 헝성된 후, 반도체층이 엑시머 레이저를 사용함에 의해 층방향으로 부분적으로 변형되어 절연층을 형성하고, 엑시머 레이저를 사용함에 의해 층방향으로 변형되지 않은 반도체층 부분은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되어 결국 고품질의 절연층과 폴리실리콘층이 저온에서 형성되며, 동시에 반도체층과 절연층과의 접촉면이 깨끗하게 형성되며, 또한 도핑된 반도체층이 엑시머 레이저 도핑에 의해 반도체층을 부분적으로 변형시킴으로서 형성되어져 저온에서 고품질의 오믹콘택층을 형성하게 되는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 고성능의 P-Si TFT가 a-Si:H TFT 또는 포토센서에서의 마스크수와 거의 같은 수의 마스크들에 의해 형성되어 질 수 있는 저비용의 고성능 TFT 또는 포토센서를 포함하는 반도체 장치와 그 제조방법을 제공하는 것이다.
나아가, 본 발명의 또다른 목적은, 고성능의 포토센서가 TFT에서와 동일한 제조과정에서 동일 기판상에 형성되며, 편차없는 고성능의 포토센서가 고성능의 P-Si TFT와 쉬프트 레지스터에 의해 구동되는, 고성능의 이미지 판독장치를 포함하는 반도체 장치와 그 제조방법을 낮은 비용으로 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루고, 도핑된 반도체층이 채널부 근처에 형성될 수 있기 때문에 게이트 절연막 또는 패시베이션막 형성될 때 평탄하지 않음에 기인하여 발생하는 막질의 불균일성 없이 고품질의 막이 형성될 수 있어, 작은 채널 저항과 우수한 고주파특성을 갖는 TFT 또는 포토센서와 같은 반도체소자가 저온에서 형성될 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 엑시머 레이저를 사용하여 형성된 도핑층이 엑시머 레이저를 사용함에 의해 두께가 증가할 때, 요구되는 두께가 서로 다른 도핑층을 갖는 반도체 장치 조차도 고수율과 고정밀도를 가지고 균일하게 제조될 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 배열이 최적화되기 때문에 각 소자들의 특성 개선뿐만아니라 전체적으로도 우수한 특성이 얻어질 수 있는 반도체 장치를 제공하는 것이다.
나아가, 본 발명의 또다른 목적은, 반도체층이 헝성된 후 반도체층이 엑시머 레이저를 사용함에 의해 절연층으로 변형되고, MIS센서를 위한 도핑된 반도체층과 TFT를 위한 도핑된 반도체층이 본질적으로 서로 다른 두께를 갖도록 형성되어지는 방식으로 평행하게 배열되어 있는 충분히 큰 광출력을 갖는 MIS센서와 충분한 전달능력을 갖는 박막 트랜지스터를 구비하여, 방사선을 포함한 전자기파 검출장치와 같은 반도체 장치와 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 방사선 검출장치를 포함하며, 우수한 평면 균일도를 가지며, 대면적에 대응하는 반도체 장치가 전형적인 채널-식각형 반도체 장치에서 사용된 마스크보다 더 적은 수의 마스크를 사용하여 낮은 비용으로 형성될 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, TFT와 포토센서가 동일 제조과정으로 형성되며, TFT부에서의 반도체층이 본질적으로 두께가 감소되어 TFT위로 조사되는 광에 기인한 불리함을 줄여주는 반도체 장치와 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 반도체층이 형성된 후, 반도체층이 엑시머 레이저를 사용하여 층방향으로 부분적으로 변형되어 절연층으로 되고, 반도체층이 절연층 아래에서 엑시머 어닐링에 의하여 폴리실리콘 반도체층으로 변형될 때, 고품질의 절연층과 폴리실리콘 반도체층이 저온에서 형성되며, 동시에 반도체층과 절연층의 접촉면이 깨끗하게 형성되며, 도핑된 반도체층이 엑시머 레이저 도핑에 의해 부분적으로 반도체층을 변형시킴으로써 형성되어져 결국 저온에서 낮은 비저항을 갖는 고품질의 도핑된 반도체층을 형성하는, 반도체 장치의 제조방법을 제공하는 것이다.
나아가, 본 발명의 또다른 목적은, 광조사에 의해 오동작하지 않는 고성능의 P-Si TFT와 높은 광출력을 갖는 포토센서와의 조합이 얻어질 수 있으며, 이러한 조합을 갖는 고성능의 방사선 검출장치가 제조될 수 있는 반도체 장치의 제조방법을 제공하는 것이다. 본 발명의 또다른 목적은, 고성능의 P-Si TFT와 포토센서가 동시에 형성되어 포토센서부의 개구율을 개선시키는 반도체 장치와 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 높은 균일도, 높은 콘트라스트, 높은 S/N비 등을 가지며 본 발명에 따른 TFT가 화소전극들에 연결되도록 매트릭스 형태로 배열되는 방식에서 적은 마스크수에 의해 얻어질 수 있는 고성능, 고선명성 및 대스크린의 액정 표시장치를 포함하는 반도체 장치와 고 제조방법을 낮은 비용으로 제공하는 것이다.
본 발명의 또다른 목적은, 절연표면상에 반도체층을 형성하는 단계와, 반도체층의 상기 절연표면층에 반대되는 표면으로부터 엑시머 레이저를 사용하여 반도체층의 제1 영역을 변형시켜 절연층을 형성하는 단계를 구비한 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층이 절연표면상에 형성된 반도체층의 표면측인 상기 반도체층의 절연표면측에 반대되는 표면측상에 서로 인접하여 형성되어 있으며, 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루는 반도체소자를 구비한 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층이 절연표면상에 형성된 반도체층의 표면측인 상기 반도체층의 절연표면측에 반대되는 표면측상에 서로 인접하여 형성되어 있으며, 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루는 반도체소자를 구비한 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은, 절연층이 절연표면상에 형성된 반도체층의 표면측인 상기 반도체층의 절연표면측에 반대되는 표면측상에 서로 인접하여 형성되어 있으며, 폴리실리콘 반도체층이 절연층에 인접되어 반도체층의 층두께 방향으로 형성되어 있으며, 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루는 반도체소자를 구비한 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층이 절연표면상에 형성된 반도체층의 표면측인 상기 반도체층의 절연표면측에 반대되는 표면측상에 서로 인접하여 형성되어 있으며, 폴리실리콘 반도체층이 절연층에 인접되어 반도체층의 층 방향으로 형성되어 있으며, 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루는 반도체소자를 구비한 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은, 도핑된 반도체층과 절연층이 절연표면상에 형성된 반도체층의 표면측인 상기 반도체층의 절연표면측에 반대되는 표면측상에 서로 인접하여 형성되어 있으며, 여기에서 도핑된 반도체층이 층두께 방향에 대하여 동일 층내에서 서로 다른 복수개의 두께를 갖는 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은, 게이트 전극, 게이트 절연층, 반도체층, 도핑된 반도체층 및 주전극이 박막 트랜지스터와 포토센서를 평행하게 배열하기 위해 기판상에 형성되어 있으며, 여기서 상기 반도체층이 형성된 후 엑시머 레이저가 상기 반도체층의 표면측으로부터 부분적으로 조사되어 상기 반도체층을 박막 트랜지스터의 절연층으로 변형시키고, 엑시머 레이저가 다른 영역 위로 조사되어 상기 반도체층을 도핑된 반도체층으로 변형시키며, 상기 도핑된 반도체층이 적어도 2개의 다른 막 두께를 가지며, 상기 도핑된 반도체층의 일부는 박막 트랜지스터의 오믹콘택층으로서 사용되며, 적어도 상기 도핑된 반도체층의 나머지 부분은 포트센서의 전극으로 사용되어지는 반도체 장치를 제공하는 것이다.
본 발명에 따르면, 반도체층이 형성된 후, 상기 반도체층은 엑시머 레이저를 사용하여 절연층으로 변형되어 고품질의 절연층이 저온에서 형성되어 질 수 있다.
본 발명에 따르면, 반도체층이 형성된 후, 상기 반도체층이 부분적으로 반도체층의 층방향으로 절연층으로 변형되며, 상기 반도체층과 절연층의 접촉면이 깨끗하게 형성되어 품질저하가 없는 고절연층과 반도체층이 저온에서 서로 인접되도록 형성될수 있다,
본 발명에 따르면, 엑시머 레이저가 대면적내에서 균일하게 조사될 수 있고, 변형된 막의 두께 조절성이 바람직하게 되어 반도체층 중에서 비변형된 반도체층의 막 두께가 균일하게 만들어질 수 있다.
상기 절연층은 반도체층의 적어도 일부에서 층 두께방향으로 형성되어지고, 절연층으로 변형되지 않은 반도체층 부분은 바람직하게는 박막 트랜지스터의 채널부 또는 광 수용부로서 사용되어짐을 알 수 있다.
상기 절연표면은 절연기판의 표면, 기판상에 형성된 절연층의 표면 및 증착된 절연층의 표면 등과 같은 절연성질을 갖는 표면을 포함한다.
본 발명에 따르면, 반도체층이 형성된 후 상기 반도체층은 엑시머 레이저를 사용함으로써 절연층으로 변형되며, 도핑된 반도체층이 엑시머 레이저를 사용함으로써 형성되어져 바람직한 절연막과 도핑된 반도체층이 저온에서 형성된다.
본 발명에 따르면, 절연층이 반도체층의 일부에서 층 방향으로 형성되며, 층방향에서 절연층으로 변형되지 않은 상기 반도체층의 부분은 박막 트랜지스터의 채널부로서 사용되어지며, 그리고 상기 도핑된 반도체층은 박막 트랜지스터의 오믹콘택층으로써 사용되어져, 저온에서 마스크수의 증가없이 바람직한 절연층과 오믹콘택층을 형성할 수 있다.
본 발명에 따르면, 채널의 형성에 있어서 반도체층의 식각단계가 생략될 수 있기 때문에 대면적의 균일한 반도체층과 대면적의 고품질을 갖는 균일한 절연층이 형성될 수 있다.
본 발명에 따르면, 상기 도핑된 반도체층과 절연층이 본질적으로 동일 평탄면을 이루기 때문에 게이트 절연막 또는 패시베이션막이 형성될 때 평탄하지 않음에 기인한 막질의 불균일성 없이 고품질의 막이 형성될 수 있으며, 상기 도핑된 반도체층이 채널부 근처에 형성될 수 있어서, 낮은 채널 저항과 우수한 고주파 특성을 갖는 TFT가 저온에서 형성될 수 있다.
본 발명에 따르면, 반도체층이 형성된 후, 반도체층이 엑시머레이저를 사용함에 의해 층 방향으로 변형되어 절연층이 형성되고, 층 방향으로 변형되지 않은 반도체층 부분은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되어 고품질의 절연층 및 폴리실리콘 반도체층이 저온에서 형성될 수 있으며, 상기 반도체층과 절연층의 접촉면이 깨끗하게 형성될 수 있다.
본 발명에 따르면, 반도체층이 형성된 후, 반도체층이 엑시머레이저를 사용함에 의해 층 방향으로 변형되어 절연층이 형성되고, 층 방향으로 변형되지 않은 반도체층 부분은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되며, 오믹콘택을 위한 도핑된 반도체층이 엑시머 레이저 도핑에 의해 상기 반도체층의 예정영역을 변형시킴으로써 형성되어져, 고품질의 절연층, 폴리실리콘 반도체층 및 도핑된 반도체층이 저온에서 형성될 수 있으며, 상기 반도체층과 절연층의 접촉면이 깨끗하게 형성될 수 있다.
본 발명에 따르면, 상기 도핑된 반도체층과 절연층의 표면이 본질적으로 동일 평탄면을 이루기 때문에 게이트 절연막 또는 패시베이션막이 형성될 때 평탄하지 않음에 기인한 막질의 불균일성 없이 고품질의 막이 형성될 수 있으며, 상기 도핑된 반도체층이 채널부 근처에 형성될 수 있기 때문에, 낮은 채널 저항과 우수한 고주파 특성을 갖는 TFT가 저온에서 형성될 수 있다.
나아가, 본 발명에 따르면, 반도체층이 절연표면상에 형성되어지고, 엑시머 레이저가 상기 절연표면에 반대되는 상기 반도체층의 표면으로부터 조사되어 상기 반도체층의 제1 영역을 절연층으로 변형시키고 상기 절연표면측의 제2 영역을 도핑된 반도체층으로 변형시키며, 상기 도핑된 반도체층이 본질적으로 동일층내에서 2개 또는 그 이상의 다른 두께를 갖도록 상기 엑시머 레이저의 조사가 바람직하게 조절되어진다.
다음은 본 발명의 바람직한 일 실시예이다. 즉, 엑시머 레이저가 상기 절연표면상에 형성된 반도체층 위로 조사될 때, 엑시머 레이저의 조사영역은 상기 반도체층의 층 방향으로 제1 영역을 절연층으로 변형시키도록 조절되며, 엑시머 레이저의 조사영역이 상기 반도체층의 변형되지 않은 다른 영역(제2 영역)을 층 방향으로 도핑된 반도체층으로 변형시키도록 변경되어진다.
상기 도핑된 반도체층은 작은 두께를 갖는 영역과 근 두께를 갖는 영역이 각기 포토센서의 전극과 박막 트랜지스터의 오믹콘택층으로서 사용되어지도록 구성될 수 있음을 알 수 있다. 상기 제1 영역 위로의 엑시머 레이저의 조사에서, 상기 절연층 하부의 영역이 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형될 때 그 부분은 박막 트랜지스터의 채널부로서 사용될 수 있다. 상기 포토센서측상의 상기 도핑된 반도체층의 적어도 일부와 상기 박막 트랜지스터측상의 상기 도핑된 반도체층의 적어도 일부는 바람직하게는 단계수를 줄이기 위해 동일 제조단계에서 형성된다.
본 발명에 따른 반도체 장치에서, 반도체층은 절연표면상에 형성되며, 도핑된 반도체층과 절연층은 상기 반도체층의 절연표면측에 반대되는 표면상에서 서로 인접하여 형성된다. 이러한 반도체 장치에서, 상기 도핑된 반도체층은 바람직하게는 층방향에 대하여 동일 층 내에서 복수개의 다른 두께를 갖는다.
더욱 구체적으로, 게이트 절연층, 반도체층, 도핑된 반도체층 및 주전극이 층방향으로 박막 트랜지스터와 포토센서를 평행하게 배열하기 위하여 기판상에 형성되는 반도체 장치에서, 반도체층이 증착된 후, 엑시머 레이저가 그 표면측으로부터 상기 반도체층상으로 부분적으로 조사되어 상기 반도체층을 박막 트랜지스터의 절연층으로 변형시키며, 상기 엑시머 레이저가 다른 영역 위로 조사되어 상기 반도체층을 2개 또는 그 이상의 다른 두께를 갖는 도핑된 반도체층으로 변형시키며, 적어도 상기 도핑된 반도체층의 일부는 박막 트랜지스터의 오믹콘택층으로서 사용되며, 적어도 상기 도핑된 반도체층의 나머지 영역은 포토센서의 전극으로서 사용된다.
상기 반도체 장치가 본 발명에 따라 전술한 바와 같이 제조될 때, 고품질의 절연층, 고품질의 반도체층 및 상기 반도체층과 절연층의 접촉면이 저온에서 형성될 수 있으며, 또한 낮은 비저항을 갖는 상기 도핑된 반도체층이 저온에서 형성될 수 있다.
또한 다음과 같은 효과가 얻어질 수 있다. 즉, 박막 트랜지스터의 채널부가 상기 절연층 하부에 형성될 때, 그리고 상기 도핑된 반도체층이 포토센서의 저저항의 투명 전극 및 박막 트랜지스터의 오믹콘택층으로서 사용될 때, 본질적으로 얇은 반도체층으로 구성된 고성능의 a-Si:H TFT 및 두꺼운 반도체층으로 구성된 고성능의 포토센서는 종래에 사용되던 것보다 적은 수의 마스크를 가지고 형성될 수 있으며, 상기 반도체 장치는 낮은 비용으로 제조될 수 있다. 전형적인 a-Si:H TFT에서 관찰되던 조사광에 기인한 오동작이 상당한 정도로 감소될 수 있다.
포토센서와 a-Si:H TFT는 통상적인 제조단계에서 동일 기판상에 형성될 수 있으며, 포토센서에 대하여는 광선이 저저항의 얇은 전극으로서의 역할을 하는 상기 도핑된 층에 의해 광감성 층의 역할을 하는 상기 a-Si:H 반도체층 위로 충분하게 입사될 수 있으며, 또한 저저항의 소오스/드레인 전극이 상기 a-Si:H TFT에서 채널 근처에 형성될 수 있어, 전달효율과 주파수효율이 개선된다. 그러므로, 고출력의 포토센서와 고성능의 TFT가 동시에 탑재된 대면적의 방사선 검출장치가 낮은 비용으로 제조될 수 있다.
엑시머 레이저에 의해 상기 반도체층의 표면측에 형성된 상기 절연층 하부에 있는 상기 폴리실리콘 반도체층이 엑시머 레이저에 의해 수행된 레이저 어닐링에 의해 변형되어 형성되기 때문에, 고품질의 절연층, 폴리실리콘 반도체층 및 낮은 비저항을 갖는 도핑된 반도체층이 후에 수행될 엑시머 레이저 조사에 의해 이루어지는 변형에 의해 저온에서 형성될 수 있으며, 또한 상기 반도체층과 절연층 사이의 접촉면이 깨끗하게 형성될 수 있다.
그러므로, 이 경우 고신뢰성을 갖는 고성능의 안정된 P-Si TFT와 고성능의 포토센서가 종래보다 적은 수의 마스크를 사용하여 낮은 비용으로 제조될 수 있으며, a-Si:H TFT에서 관찰되며 입사광선에 기인한 TFT의 오동작이 방지되어 광차단층을 불필요하게 만든다. 게다가, 포토센서와 P-Si TFT가 동일 제조단계에서 동일 기판상에 형성될 수 있으며, 또한 광감성층 역할을 하는 a-Si:H 반도체층이 저저항의 얇은 전곡 역할을 하는 상기 도핑된 반도체층에 의해 상기 포토센서상에 형성되며, 또한 입사광이 상기 a-Si:H 반도체층 위로 충분히 조사될 수 있다. 이런 방식으로 고출력 포토센서와 고성능 P-Si TFT를 갖는 방사선 검출장치와 같은 판독장치를 포함하는 반도체 장치가 낮은 비용으로 제조될 수 있다.
더구나, 박막 트랜지스터가 폴리실리콘 TFT로서 형성될 수 있기 때문에 높은 구동능력과 a-Si:H TFT보다 작은 크기를 갖는 폴리실리콘 TFT가 형성될 수 있다. 이런 이유로 일 화소에서 센서부의 개구율이 높은 고출력의 포토센서를 갖는 반도체 장치가 제조될 수 있으며, 또한 대면적과 고선명성에 대처하는 고성능 반도체 장치가 제조될 수 있다.
게다가, 본 발명에 따르면, 고성능의 포토센서가 TFT와 동일한 제조단계에서 동일 기판상에 형성되어지고, 포토센서가 TFT와 쉬프트 레지스터와 함께 집적화되어 있는 고성능의 이미지 판독장치를 포함하는 반도체 장치가 저비용으로 제조될 수 있다.
고성능의 포토센서가 TFT와 동일한 제조단계에서 동일 기판상에 형성되어지기 때문에, 편차없는 고성능의 포토센서가 고성능 TFT와 쉬프트 레지스터에 의해 구동되어지는 고성능의 이미지 판독장치가 저비용으로 제조될 수 있다.
본 발명에 따르면, 상기 폴리실리콘 반도체층과 도핑된 반도체층이 상기 박막트랜지스터의 채널부와 오믹콘택층으로서 사용될 때, 고성능의 P-Si TFT가 a-Si:H TFT에서와 같은 수의 마스크를 가지고 형성될 수 있으며, 고성능의 TFT가 저비용으로 제조될 수 있다.
본 발명에 따르면, 고성능의 포트센서가 TFT에서와 같은 제조단계에서 동일 기판상에 형성될 수 있으며, 편차없는 고성능의 포트센서가 고성능의 P-Si TFT와 쉬프트 레지스터에 의해 구동될 수 있는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
이와 같이 본 발명에 따르면, 포토센서 및/또는 TFT를 포함하는 반도체소자를 구비하며, 반도체소자의 특성에서 편차없는 고성능의 포토센서 및/또는 TFT를 포함하는 반도체소자를 제조할 수 있는 반도체 장치가 제공된다.
본 발명의 반도체 장치에서는 전술한 이미지 판독장치 또는 방사선 검출장치와 같은 소위 센서 뿐만 아니라 액정 표시장치 또는 다른 여러 장치를 위한 구동회로를 포함하는 회로가 구성될 수 있다.
특히, 포토센서나 표시장치(액정 표시장치를 포함하는)는 길이와 면적이 크도록 흔히 형성되어진다. 본 발명은 특히 포토센서 또는 표시장치에 효과적으로 적용된다.
제1도는 이미지 판독장치의 배열을 보여주는 개력적인 평면도.
제2도는 포토센서 부분을 나타내는 전형적인 부분 단면도.
제3도 내지 제5도는 박막 트랜지스터(TFT)를 나타내는 전형적인 부분 단면도.
제6도는 전자기파 검출장치를 설명하기 위한 전형적인 부분 단면도.
제7도는 플라즈마 CVD 방법에 의해 얻어진 도핑된 반도체층의 막 두께와 비저항과의 관계를 나타낸 그래프.
제8도는 도핑된 반도체층의 막 두께에 따라 박막 트랜지스터의 전달능력의 의존도를 설명하기 위한 그래프.
제9도는 도핑된 반도체층의 막 두께에 따라 포토센서의 광출력의 의존도를 설명하기 위한 그래프.
제10, 16, 21, 27, 34, 39, 44, 50, 55, 62, 69 및 74도는 각각 본 발명에 따른 TFT를 설명하기 위한 부분 단면도들.
제11도 내지 15, 17 내지 20, 28 내지 33, 35 내지 38, 45 내지 49, 51 내지 54, 63 내지 68 및 70 내지 73도는 각각 본 발명에 따른 TFT의 제조단계들을 설명하기 위한 부분 단면도들.
제22, 24, 25, 40, 42, 43, 56, 58, 59, 75, 및 77 내지 79도는 각각 본 발명에 따른 포토센서를 설명하기 위한 부분 단면도들.
제23,41, 57, 76, 80 및 86도는 각각 본 발명에 따른 검출장치를 설명하기 위한 부분 단면도들.
제81 내지 85 및 87 내지 91도는 각각 본 발명에 따른 검출장치의 제조단계들을 설명하기 위한 부분 단면도들.
제26 및 60도는 본 발명이 적용될 수 있는 액정 표시장치를 나타내는 평면도들.
제61도는 제60도에서 보여진 액정 표시장치를 나타내는 부분 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 61 : 절연기판 2,62 : 게이트 전극
3, 10, 13, 63 : 절연층 4, 64 : 반도체층
5, 12, 65 : 도핑된 반도체층 6, 66 : 주전극
7 : 불연속 전극 8, 68 : 채널 보호층
9 : 광차단층 11 : 하부층
14 : 폴리실리콘 반도체층 15 : 컨트롤 전극
18 : 박유리 20 : 광선
21 : 조명 투과창 22 : 광원
202 : 게이트선 206 : 데이터선
1301 : 엑시머 레이저 빔
본 발명의 실시예들은 이하에서 상세하게 설명될 것이다.
아래에서 설명될 실시예들은 본 발명이 적용된 TFT와 상기 TFT를 사용한 표시장치에 관한 것이다. 본 발명은 고품질의 절연막을 저온에서 형성하기 위하여 이루어진 것이기 때문에 본 발명은 당연히 TFT와 이를 사용하는 표시장치에 국한되지 않는다.
[제1 실시예]
도 10은 본 발명의 일 실시예를 보여주는 전형적인 부분 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 비정질 실리콘(이하 a-Si:H 이라고함)으로 이루어진 반도체층(4), 도핑된 반도체층(5) 및 전극(6)이 패턴되어 형성되어 있으며, TFT의 채널로서 사용될 반도체층(4)의 일부가 엑시머 레이저에 의해 SiO2또는 SiNx 등 이와 유사한 것으로 구성된 절연층(13)으로 변형되어 있다. 참조번호 "7"은 불연속 전극을 나타낸다. 상기 불연속 전극(7)은 예를 들어 센서의 일측 또는 화소전극에 연결되어 있다.
상기 TFT의 제조단계를 도 11 내지 도 15를 참조하여 이하에서 설명한다. 절연기판(1)은 반도체층(4)에 대한 점착성을 향상시키기 위해 예비처리되어 있고, 상기 a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 상기 절연기판(1)의 전표면에 플라즈마 CVD 방법에 의해 각기 3000Å 및 500Å을 갖도록 증착된다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250℃로 세팅되고, H2가스가 10 %가 되도록 희석된 SiH4가스(SiH4/ H2(10 %))의 유량은 300 SCCM으로 세팅되며, 압력은 0.5 Torr로 세팅되고, 전력 밀도는 0.012 W/㎠ 으로 세팅되었다. 상기 도핑된 반도체층(5)의 증착조건은 다음과 같이 세팅되었다. 즉, 기판온도(Ts)는 250℃로 세팅되고, 소오스가스는 SiH4가스에 대한 PH3가스의 비(PH3/ SiH4)가 5000ppm으로 세팅되도록 공급되며, 압력은 0.5 Torr로 세팅되고, 전력 밀도는 0.097 W/㎠ 으로 세팅되었다(도 11).
이어서, 반도체층(4)과 도핑된 반도체층(5)은 CF4+ O2가스를 사용하여 건식 식각에 의해 예정된 크기를 갖는 섬 형상으로 패터닝되었다(도 12).
5000Å의 알루미늄막이 스퍼터링 방법에 의해 상기 결과물 구조상에 증착되고 패턴되어 전극(6)을 형성하였다. 또한 상기 도핑된 반도체층(5)과 반도체층(4)은 CF4+ O2가스를 사용하여 건식식각에 의해 부분적으로 제거되었다. ArF 193-nm 엑시머 레이저 빔(1301)이 광학시스템상에 형성된 마스크를 통하여 채널부가 될 영역위로만 조사된다. 상기 엑시머 레이저의 조사는 NH3가스를 포함하는 분위기하에서, 300 Torr의 압력, 에너지 밀도 30 mJ/㎠ 의 조건하에서 수행된다(도 13). 이와같이하여 단지 상기 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만이 게이트 절연막(13)으로서 역할을 하는 절연층(13)을 형성하도록 변형된다(도 14).
마지막으로, 절연층(3)이 상기 결과물 구조상에 플라즈마 CVD 방법에 의해 150 ℃에서 형성되어 TFT를 완성하게 된다(도 15). 본 실시예에서는 TFT가 저온에서 제조될 수 있으며, 즉 제조과정에서 최고온도가 250℃로 세팅된다. 게다가, 절연층(13)과 반도체층(4)의 접촉면이 깨끗하게 형성되어지며, 상기 절연층(13)이 저온에서 고품질 막으로서 형성되어진다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 여러가지 바람직한 결과가 얻어진다. 특히, 초기 전압 Vth은 1.5V이고, 전자이동도는 0.7 ㎤ / V·S이며, 신뢰성 테스트에 있어서 1000 시간 동작 후 Vth변화는 1.0 V이었다. 전술한 바와 같이 매우 바람직한 결과가 얻어졌다.
절연층(13)을 형성함에 있어서 분위기 가스로서 N2O 가스를 사용하여 SiO2막이 형성된 TFT에서조차도 바람직한 결과, 즉 1.5V의 전압 Vth을 얻을 수 있다.
[제 2 실시예]
도 16은 본 발명의 다른 실시예를 보여준다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 전극(2)이 상기 절연기판(1)상에 형성된 후, SiNx로 구성된 절연층(3), a-Si:H으로 이루어진 반도체층(4) 및 도핑된 반도체층(5)이 패터닝에 의해 형성된다. 전극(6) 및 채널이 상기 결과물 구조상에 형성되어지고, 반도체층(4)의 표면이 엑시머 레이저에 의해 절연층(13)으로 변형되어 TFT를 완성한다.
상기 TFT의 제조단계를 도 17 내지 도 20을 참조하여 이하에서 설명한다. 1000Å 크롬막이 적어도 그 표면이 절연성을 갖는, 즉 상기 절연기판(1)의 전 표면에 스퍼터링 방법으로 증착되어지고 게이트 전극(2)으로 패터닝된다. SiNx으로 된 절연층(3), 상기 a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 상기 결과물 구조상에 플라즈마 CVD 방법에 의해 각기 두께 3000Å, 3000Å 및 500Å을 갖도록 증착된다. 상기 절연층(3)에 대한 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 350 ℃로 세팅되며, 소오스 가스 역할을 하는 SiH4/ H2(10 %)와 NH3가스가 50 SCCM과 140 SCCM의 유량으로 중간막 공간으로 공급되며, 압력은 0.2 Torr로 세팅되고, 전력 밀도는 0.034 W/㎠ 으로 세팅되었다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃로 세팅되고, 소오스 가스 역할을 하는 SiH4/ H2(10 %) 가스가 300 SCCM의 낮은 유량으로 공급되어지며, 압력은 0.5 Torr로 세팅되고, 전력 밀도는 0.012 W/㎠ 으로 세팅되었다. 상기 도핑된 반도체층(5)의 증착조건은 다음과 같이 세팅된다. 즉, 기판온도(Ts)는 250 ℃로 세팅되고, 소오스 가스로 공급되는 PH3가스는 PH3/ SiH4의 비가 5000 ppm으로 세팅되도록 공급되며, 압력은 0.5 Torr로 세팅되고, 전력 밀도는 0.097 W/㎠ 으로 세팅된다(도 17).
이어서, 상기 절연층(3), 반도체층(4) 및 도핑된 반도체층(5)은 CF4+ O2가스를 사용하여 건식식각에 의해 섬 형상을 갖도록 패터닝된다(도 18).
이어서 5000Å의 알루미늄막이 스퍼터링 방법에 의해 상기 결과물 구조상에 증착되고 패턴되어 전극(6)을 형성한다. 또한 상기 도핑된 반도체층(5)과 반도체층(4)은 CF4+ O2가스를 사용하여 건식식각에 의해 부분적으로 제거된다. 마지막으로, ArF 193-nm 엑시머 레이저 빔(1301)이 광학시스템상에 형성된 마스크를 통하여 채널부가 될 영역 위로만 조사된다. 상기 엑시머 레이저의 조사는 NH3가스를 포함하는 분위기하에서, 300 Torr의 압력, 에너지 밀도 30 mJ/㎠ 의 조건하에서 수행된다(도 19). 이와같이 하여 단지 상기 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만이 채널 보호층으로서 역할을 하는 절연층(13)을 형성하도록 변형된다(도 20). 본 실시예에서는 채널 보호를 위한 절연층(13)이 마지막 단계로 형성된다. 그러나, 본 실시예에서는 마스크의 수가 도 4에서 보여진 예와 비교하여 감소되었으며, 상기 절연층(13)과 반도체층(4) 사이의 접촉면이 깨끗하게 형성되었으며, 상기 절연층(13)이 저온에서 고품질 막으로서 형성되었다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 매우 바람직한 결과가 얻어진다. 초기 특성으로서 전압 Vth은 1.0V이고, 전자이동도는 0.5 ㎤/V·S 이었다. 특히, 전압 Vth, 전자이동도 및 온도 특성에서의 변화는 마스크수의 증가없이 상당한 정도로 감소되었다.
[제 3 실시예]
도 21은 본 발명의 또다른 실시예를 보여주는 전형적인 부분 단면도이다. 본 실시예는 제1 실시예에서 보여준 배열의 변경에 관한 것이다. 본 변경에서는, 절연기판(1)과 반도체층(4) 사이의 점착성을 향상시키기 위하여 a-Si:H 반도체층 또는 SiNx 절연층이 상기 절연기판(1)의 전 표면상에 하부층(11)으로서 500Å의 두께를 갖도록 증착되며, 연속하여 상기 a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 진공상태를 유지하면서 증착된다. 상기 하부층(11)으로서 역할을 하는 상기 a-Si:H 반도체층은, 기판온도(Ts)가 250 ℃로 세팅되고, 소오스 가스 역할을 하는 SiH4가스(100 %)가 유량 40 SCCM으로 공급되며, 압력은 0.05 Torr로 세팅되고, 전력 밀도는 0.15 W/㎠으로 세팅된 상태에서 형성된다. 상기 SiNx 절연막은, 기판온도(Ts)가 250 ℃로 세팅되고, 소오스 가스 역할을 하는 SiH4/ H2(10 %) 가스가 50 SCCM의 유량으로 공급되며, NH3가스가 140 SCCM의 유량으로 공급되며, 압력은 0.2 Torr로 세팅되고, 전력 밀도는 0.034 W/㎠ 으로 세팅된 상태에서 형성된다.
본 실시예에서 얻어진 상기 TFT는 상기 절연기판(1)상에 증착된 하부층(11)을 가지기 때문에 상기 절연기판(1)과 반도체층(4) 사이의 점착성은 TFT 특성을 저하시킴이 없이 향상되어지며, 또한 생산량도 다른 예비공정을 사용하지 않고도 증가된다. 따라서, TFT가 저비용으로 제조될 수 있다.
[제 4 실시예]
도 22는 코-플레너형(co-planar) a-Si:H 포토센서를 보여주는 전형적인 부분 단면도이며, 이는 TFT가 제1 실시예에서 보여준 본 발명에 따른 제조과정에서 제조될 때 엑시머 레이저에 의해 절연층(13)을 형성함에 있어서 상기 엑시머 레이저의 에너지가, 광학시스템상에 형성된 마스크가 나머지 영역을 제외하고 변형하기 위하여 오픈된 동안에 TFT가 될 영역 위로만 조사되는 방식으로 얻어진다.
포토센서와 TFT는 동일 제조과정에서 동일 기판상에 형성될 수 있기 때문에 저비용의 고성능 이미지 판독장치가 높은 수율을 가지고 제조될 수 있다.
본 실시예에서, 포토센서를 위한 상기 a-Si:H 반도체층(4)은 S/N비 향상을 위해 약 5000Å의 두께를 갖도록 요구되어지며, TFT를 위한 a-Si:H 반도체층(4)은 고속 동작을 얻기 위해 또는 TFT가 광에 기인하여 오동작이 되지 않도록 하기 위해 상기 a-Si:H 반도체층(4)의 증착시 5000Å의 두께를 갖는다. 상기 TFT부의 게이트 절연층이 엑시머 레이저에 의해 변형될 때 상기 a-Si:H 반도체층(4)은 4000Å의 깊이를 갖도록 변형되어진다.
도23은 제1 실시예의 TFT를 사용한 이미지 판독장치를 보여주는 대표적인 부분 단면도이다. 참조부호 "S1"은 엑시머 레이저가 조사되지 않은 상기 a-Si:H 반도체층(4)에 의해 형성된 코-플레너형 a-Si:H 포토센서부를 나타내며, "C1"은 상기 포토센서부 S1에 의해 발생된 전하를 집적하기 위한 커패시터부를 나타내며, "TFTl"은 상기 집적된 전하들을 전달하기 위한 전달 TFT로서 역할을 하며, 채널부 위로 엑시머 레이저를 조사시킴으로써 변형된 a-Si:H TFT를 나타낸다. 도 23을 참조하면, 1728 비트로 소자들을 조합하여 얻어진 1차원의 이미지 판독장치가 낮은 비용과 높은 신뢰도를 갖고 이미지 판독을 수행할 수 있다. 비록 보여지진 않았지만, 당연히 2차원의 이미지 판독장치가 이러한 소자들을 조합시킴으로서 형성될 수 있다.
본 실시예에 따르면, 구동시스템 역할을 하는 TFT와 쉬프트 레지스터가 상기 코-플레너형 포토센서에서와 같은 기판상에 형성될 때 이러한 소자들은 TFT에서와 같은 수의 마스크에 의해 형성될 수 있다. 고출력 포토센서가 고성능의 TFT와 쉬프트 레지스터와 결합된 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 5 실시예]
도 24는 코-플레너형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제3 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될때 제4 실시예에서와 같이 마스크수의 증가 없이 형성될 수 있다. 본 실시예에서 상기 a-Si:H 포토센서는 하부층(11)의 효과에 의해 동일한 a-Si:H 반도체층의 광출력에 비해 3배 이상의 광출력을 얻을 수 있다. 그러므로, 고출력의 포토센서가 고성능의 TFT와 쉬프트 레지스터와 결합된 고성능 이미지 판독장치가 저비용으로 제조될수 있다.
[제 6 실시예]
도 25는 MIS형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제2 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 마스크수의 증가없이 형성될 수 있다. 본 실시예에 따른 상기 a-Si:H 센서는 고속 응답을 얻을 수 있기 때문에 상기 a-Si:H 센서가 TFT와 쉬프트 레지스터와 결합될 때 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 7 실시예]
제1, 실시예에서 설명된 TFT가 액정 표시장치에 적용된 경우를 이하에서 설명한다.
도 26은 액정 표시장치를 보여주는 대표적인 평면도이다. 도 26을 참조하면, 참조번호 "7"은 여기에서 화소전극인 불연속 전극을 나타낸다. 참조번호 "206"은 전극(6)의 일측에 연결된 데이터선을 나타내고, "202"는 게이트 역할을 하는 전극에 연결된 게이트선을 나타낸다. 전극(도시안됨)은 상기 불연속 전극(7)에 대향하여 배열되어 있으며, 액정 재료는 이러한 전극들 사이로 삽입된다.
본 실시예에 따른 액정 표시장치에서 높은 콘트라스트를 갖는 균일한 이미지가 대면적내에 표시될 수 있다.
액정 표시장치의 생산수율이 높고, 저비용으로 제조될 수 있다.
[제 8 실시예]
도27은 본 발명의 또다른 실시예에 따른 TFT를 보여주는 대표적인 부분 단면도이다. 참조번호 "1"은 적어도 그 표면이 유리기판과 같은 절연성질(절연기판)을 갖는 기판을 나타낸다. a-Si:H 반도체충(4)이 상기 절연기판(1)상에 형성되고, TFT의 채널이 될 영역(제1 영역의 역할을 하며 도 27에서 X1으로 나타낸 영역)은 엑시머 레이저에 의해 변형되어 SiO2, SiNx 등 이와 유사한 것으로 구성된 절연층(13)으로 되며, 소오스/드레인으로 될 영역(제2 영역으로서 역할을 하며 도 27에서 X2로 나타낸 영역)은 엑시머 레이저 도핑에 의해 상기 반도체층(4)을 도핑된 반도체층(12)으로 변형시킴으로써 변형된다. 이어서 주전극(6)이 형성되고, 절연층(3)과 게이트 전극(2)이 형성된다. 참조번호 "7"은 불연속 전극을 나타낸다.
상기 TFT의 제조단계를 도 28 내지 도 33을 참조하여 이하에서 설명한다. 절연기판(1) 반도체층(4)에 대한 점착성을 향상시키기 위해 예비처리되어 있고, 상기 a-Si:H 반도체층(4)은 상기 절연기판(1)의 전표면에 플라즈마 CVD방법에 의해 증착된다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 기판온도(Ts)는 250 ℃이고, SiH4/ H2(10 %)의 유량은 300 SCCM이며, 압력은 0.5 Torr이고, 전력 밀도는 0.012 W/㎠이며, 두께는 3000Å으로 세팅되었다. 이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 NH3가스 분위기하에서 300 Torr의 압력과 에너지 밀도 30 mJ/㎠으로 TFT의 채널부가 될 영역 위로만 조사되며, 상기 a-Si:H 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역을 변형시켜서 게이트 절연막으로서 역할을 하는 절연층(13)을 형성하게 된다(도 28).
연속하여, 분위기가 PCl3가스를 함유하며 압력이 5 Torr이 되도록 변화되며, 상기 ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 소오스/드레인이 될 영역에만 조사된다(도 29). 이와 같이 하여 P 원자들이 표면측으로부터 2000Å의 깊이로 오믹콘택층 역할을 하는 도핑된 반도체층(12)을 형성하기 위하여 상기 엑시머 레이저가 조사된 영역의 상기 반도체층(4) 속으로 확산된다. 이어서, 상기 반도체층(4)과 도핑된 반도체층(12)은 CF4+ O2가스를 사용한 건식식각에 의해 섬형상을 갖도록 패터닝된다(도 30).
이어서 5000Å의 알루미늄막이 스퍼터링 방법에 의해 상기 결과물 구조상에 증착된 후 패터닝되어 전극(6)을 형성한다(도 31). 연속하여, 절연층(3)이 플라즈마CVD 방법에 의해 150 ℃에서 형성된다(도 32).
나아가, 알루미늄막이 스퍼터링 방법으로 증착된 후 패터닝되어 게이트 전극역할을 하는 전극(2)을 형성하여 TFT를 완성한다(도 33).
본 실시예에서는, TFT가 저온에서 형성될 수 있으며, 즉 제조과정에서 최고 온도는 251 ℃로 세팅되며, 상기 절연층(13)과 반도체층(4) 사이의 접촉면은 본질적으로 깨끗하게 형성된다. 또한 상기 절연층(13)이 저온에서 고품질의 막으로 형성된다. 게다가, 상기 도핑된 반도체층(12)은 전 기판을 통하여 균일한 두께와 바람직한 막질을 가지며 형성된다. 본 실시예에서 마스크는 엑시머 레이저의 광학시스템상에 형성되며, 레이저 에너지가 마스크를 통하여 조사될 필요가 있는 영역에만 조사된다. 이런 이유로 인하여 TFT는 포토마스크수의 증가없이 그리고 상기 도핑된 반도체층(12)을 식각하는 단계에 따른 불균일성 없이 완성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 다음과 같은 여러가지 바람직한 결과들이 얻어진다. 즉, 온/오프비가 종래의 것에 비하여 약 10배 정도 증가되며, 상기 절연층(13)의 품질이 개선되고 상기 절연층(13)과 a-Si:H층(4) 사이의 접촉면이 깨끗하기 때문에 1.5 V의 초기 전압 Vth과 0.7 ㎤ / V·S의 전자이동도가 얻어진다. 게다가, 신뢰성 테스트에 있어서 1000 시간 동작 후 Vth변화는 1.0 V이었다.
상기 절연층(13)을 형성함에 있어서 분위기 가스로서 N2O 가스를 사용하여 SiO2막이 형성된 TFT에서조차도 바람직한 결과, 즉 1.5V의 전압 Vth을 얻을 수 있다.
[제 9 실시예]
도34는 본 발명의 또다른 실시예를 보여주는 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 게이트 전극(2)이 상기 절연기판(1)상에 형성된 후 SiO2, 또는 SiNx으로 구성된 절연층(3)과 a-Si:H 반도체층(4)이 형성되고, TFT의 채널이 될 영역이 엑시머 레이저에 의해 변형되어 SiO2, SiNx 등 이와 유사한 것으로 구성된 절연층(13)으로 되며, 소오스/드레인으로 될 영역은 엑시머 레이저 도핑에 의해 상기 반도체층(4)을 도핑된 반도체층(12)으로 변형시킴으로써 변형된다. 이어서 주전극(6)이 형성되고, TFT는 완성된다.
상기 TFT의 제조단계를 도 35 내지 도 38을 참조하여 이하에서 설명한다. 1000Å의 크롬막이 스퍼터링 방법에 의해 상기 절연기판(1)상의 전 표면에 증착된 후 게이트 전극(2)으로 패터닝된다. SiNx로 구성된 절연층(3)과 a-Si:H 반도체층(4)이 플라즈마 CVD 방법에 의해 각기 3000Å의 두께를 갖도록 증착된다. 상기 절연층(3)의 증착조건은 다음과 같다. 기판온도(Ts)가 350 ℃; SiH4/ H2(10 %) 가스가 50 SCCM; NH3가스가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠ 으로 세팅된다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠ 로 세팅된다. 이어서, ArF 193-nm 엑시머 레이거 빔(1301)이 NH3가스 분위기하에서 300 Torr의 압력과 에너지 밀도 30 mJ/㎠으로 TFT의 채널부가 될 영역 위로만 조사된다(도 35).
이와 같은 방식으로, 상기 a-Si:H 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만이 Si3N4로 변형되어, 채널 보호층으로서 역할을 하는 절연층(13)을 형성하게 된다. 연속하여, PCl3가스를 함유하며 압력이 5 Torr이 되도록 분위기가 세팅되며, 상기 ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 소오스/드레인 전극이 될 영역에만 조사된다(도 36). 이와 같이 하여 P 원자들이 표면측으로부터 2000Å의 깊이로 오믹콘택층 역할을 하는 상기 도핑된 반도체층(12)을 형성하기 위하여 상기 엑시머 레이저가 조사된 영역의 상기 반도체층(4) 속으로 확산된다. 이어서, 상기 반도체층(4)과 도핑된 반도체층(12)은 CF4+ O2가스를 사용한 건식식각에 의해 섬형상을 갖도록 패터닝된다(도 37). 이어서 5000Å의 알루미늄막이 스퍼터링 방법에 의해 상기 결과물 구조상에 증착된 후 패터닝되어 전극(6)을 형성하여 TFT를 완성 한다(도38).
본 실시예에서는, 도 4에 도시된 구조를 가지는 TFT에 사용된 마스크수와 비교하여 마스크수가 감소될 수 있으며, 상기 절연층(13)과 반도체층(4) 사이의 접촉면은 본질적으로 깨끗하게 형성된다. 또한 상기 절연층(13)이 저온에서 고품질의 막으로 형성된다. 게다가, 상기 도핑된 반도체층(12)은 전 기판을 통하여 균일한 두께와 바람직한 막질을 가지며 형성된다. 그러므로, TFT가 상기 도핑된 반도체층(12)을 식각하는 단계에 따라 발생할 수 있는 불균일성 없이 완성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 다음과 같은 결과들이 얻어진다. 즉, 상기 도핑된 반도체층(12)의 품질개선과 함께 온/오프비가 증가되며, 상기 절연층(13)의 품질이 개선되고 상기 절연층(13)과 a-Si:H층(4) 사이의 접촉면이 깨끗하기 때문에 1.5 V의 초기 전압 Vth과 0.7 ㎤ / V·S의 전자이동도가 얻어진다. 게다가, 전압 Vth, 전자이동도 및 온도 특성에서의 변화가 마스크수의 증가없이 상당히 감소될 수 있었다.
[제 10 실시예]
도 39는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 본 실시예는 제8 실시예에서 보여준 배열을 변경한 것이다. 본 변경에서는, 절연기판(1)과 반도체층(4) 사이의 점착성을 향상시키기 위하여 a-Si:H 반도체층 또는 SiNx 절연층이 상기 절연기판(1)의 전 표면상에 하부층(11)으로서 500Å의 두께를 갖도록 증착되며, 연속하여 상기 a-Si:H 반도체층(4)이 진공상태를 유지하면서 증착된다. 상기 하부층(11)으로서 역할을 하는 상기 a-Si:H 반도체층은, 기판온도(Ts)가 250 ℃; SiH4(100 %)가 40 SCCM;압력은 0.05 Torr; 전력 밀도는 0.15 W/㎠ 인 증착조건 하에서 형성된다. 상기 SiNx 절연막은, 기판온도(Ts)가 250 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠ 인 증착 조건하에서 형성된다.
본 실시예에서 얻어진 상기 TFT는 상기 절연기판(1)상에 증착된 하부층(11)을 가지기 때문에 상기 절연기판(1)과 반도체층(4) 사이의 점착성은 TFT 특성을 저하시킴이 없이 향상될 수 있으며, 또한 생산량도 다른 예비공정을 사용하지 않고도 증가된다. 따라서, TFT가 저비용으로 제조될 수 있다.
[제 11실시예]
도 40은 코-플레너형(co-planar) a-Si:H 포트센서를 보여주는 전형적인 부분 단면도이며, 이는 TFT가 제8 실시예에서 보여준 본 발명에 따른 제조과정에서 제조될 때 엑시머 레이저에 의해 절연층(13)을 형성함에 있어서 상기 엑시머 레이저의 에너지가, 광학시스템상에 형성된 마스크가 나머지 영역을 제외한 영역을 변형하기 위하여 오픈된 동안에 TFT가 될 영역 위로만 조사되는 방식으로 얻어진다.
이러한 배열에 따르면, 포트센서와 TFT는 동일 제조과정에서 동일 기판상에 형성될 수 있기 때문에 저비용의 고성능 이미지 판독장치가 높은 생산량으로 제조될 수 있다.
본 실시예에서는, 포토센서를 위한 상기 a-Si:H 반도체층(4)은 S/N비 향상을 위해 약 5000Å의 두께를 갖도록 요구되어지며, TFT를 위한 a-Si:H 반도체층(4)은 고속 동작을 얻기 위해 또는 TFT가 광에 기인하여 오동작이 되지 않도록 하기 위해 상기 a-Si:H 반도체층(4)의 증착시 5000Å의 두께를 갖는다. 상기 TFT부의 게이트 절연층이 엑시머 레이저에 의해 변형될 때 상기 a-Si:H 반도체층(4)은 4000Å의 깊이를 갖도록 변형되어진다.
도 41은 제8 실시예의 TFT를 사용한 이미지 판독장치를 보여주는 대표적인 부분 단면도이다. 참조부호 "S1"은 단지 상기 도핑된 반도체층(12)이 엑시머 레이저 도핑에 의해 형성되는 식으로 형성된 코-플레너형 a-Si:H 포토센서부를 나타내며, "C1"은 상기 포토센서부 S1에 의해 발생된 전하를 집적하기 위한 커패시터부를 나타내며, "TFT1"은 상기 집적된 전하들을 전달하기 위한 전달 TFT로서 역할을 하며, 채널부 위로 엑시머 레이저를 조사시킴으로써 변형된 a-Si:H TFT를 나타낸다. 도41을 참조하면, 1728 비트로 소자들을 결합하여 얻어진 1차원의 이미지 판독장치가 낮은 비용과 높은 신뢰도를 갖고 이미지 판독을 수행할 수 있다. 비록 보여지진 않았지만, 당연히 2차원의 이미지 판독장치가 이러한 소자들을 결합시킴으로서 형성될 수 있다.
본 실시예에 따르면, 구동시스템 역할을 하는 TFT와 쉬프트 레지스터가 상기 코-플레너형 포트센서에서의 것과 동일 기판상에 형성될 때 이러한 소자들은 TFT 형성에서와 같은 수의 마스크에 의해 형성될 수 있으며, 또한 상기 코-플레너형 포트 센서의 상기 도핑된 반도체층을 식각하는 단계가 필요없게 된다. 이런 이유로 인하여, 포토센서의 특성 변화가 줄어들고, 고성능의 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 12 실시예]
도 42는 코-플레너형 a-Si:H 포트센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제10 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 제11 실시예에서와 같이 마스크수의 증가 없이 형성될 수 있다. 본 실시예에서 상기 a-Si:H 포토센서는 하부층(11)의 효과에 의해 동일한 a-Si:H 반도체층의 광출력에 비하 3배 이상의 광출력을 얻을 수 있다. 그러므로, 고출력의 포토센서가 고성능의 TFT와 쉬프트 레지스터와 결합된 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 13-1 실시예]
도 43은 MIS형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제9 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 마스크수의 증가없이 형성될 수 있다. 참조번호 "15"는 컨트롤 전극을 나타낸다. 본 실시예에 따른 상기 a-Si:H 센서는 고속 응답을 얻을 수 있기 때문에 상기 a-Si:H 센서가 TFT와 쉬프트 레지스터와 결합될 때 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 13-2 실시예]
도 26에서 보여준 액정 표시장치가 제7 실시예에서와 같은 방식으로 도 27에서 보여준 TFT를 사용하여 제조되면, 전 스크린 영역을 통하여 불균일성이 없는 우수한 이미지 표시가 제7 실시예에서와 같이 수행될 수 있다.
[제 14 실시예]
도 44는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 비정질 실리콘(이하 a-Si:H라고함)으로 구성된 반도체층(4), 도핑된 반도체층(5) 및 전극(6)이 패턴,형성되어 있다. 또한 TFT의 채널으로 사용될 상기 반도체층(4)의 영역이 엑시머 레이저에 의해 SiO2, Si3N4등 이와 유사한 것으로 구성된 절연층(13)으로 변형된다. 연속하여, 상기 절연층(13) 하부의 반도체층(4)은 엑시머 레이저에 의해 폴리실리콘(P-Si라고도함)으로 구성된 반도체층(14)으로 변형된다. 이어서, 절연층(3)과 게이트 전극(2)이 형성된다. 참조번호 "7"은 불연속 전극을 나타낸다.
상기 TFT의 제조단계를 도 45 내지 도 49를 참조하여 이하에서 설명한다. 절연기판(1)은 반도체층(4)에 대한 점착성을 향상시키기 위해 예비처리되어 있고, 상기 a-Si:H 반도체층(4)과 도핑된 반도체층(5)은 상기 절연기판(1)의 전표면에 플라즈마 CVD방법에 의해 각기 3000Å 및 500Å의 두께를 갖도록 증착된다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같이 세팅된다: 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠. 상기 도핑된 반도체층(5)의 증착조건은 다음과 같이 세팅된다: 기판온도(Ts)는 250 ℃; PH3/ SiH4(도핑가스)은 5000 ppm; 압력은 0.5 Torr; 전력 밀도는 0.097 W/㎠ (도 45). 이어서, 상기 반도체층(4)과 도핑된 반도체층(5)은 CF4+ O2가스를 사용한 건식식각에 의해 섬형상을 갖도록 패터닝된다(도 46).
이어서 5000Å의 알루미늄막이 스퍼터링 방법으로 상기 결과물 구조상에 증착되고 패터닝되어 전극(6)을 형성한다. 그리고 상기 도핑된 반도체층(5)과 반도체층(4)이 CF4+ O2가스를 사용한 건식식각에 의해 부분적으로 제거된다. 이어서, ArF 193-nm 엑시머 레이저가 광학시스템상에 형성된 마스크를 통하여 채널부로 될 영역위로만 조사된다. 상기 엑시머 레이저 빔의 조사는 다음과 같은 조건, 즉 NH3가스분위기하에서 300 Torr의 압력과 에너지 밀도 30 mJ/㎠으로 상기 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만을 변형시키도록 수행되어 게이트 절연막으로서 역할을 하는 절연층(13)을 형성하게 된다(도 47).
연속하여, 분위기가 NH3분위기에서 진공 분위기로 변경되고, 엑시머 레이저의 파장이 KrF : 248 nm로 변경된다. 이런 상태에서 상기 엑시머 레이저는 전술한 바와 동일한 위치상으로 200 mJ/㎠의 에너지 밀도로 조사되어 채널이 될 상기 반도체층(4)을 폴리실리콘 반도체층(14)으로 변형시킨다(도 48).
마지막으로, 절연층(3)이 플라즈마 CVD 방법에 의해 150 ℃의 기판온도(Ts)에서 형성되고, 알루미늄막이 스퍼터링 방법으로 형성되어 TFT를 완성한다(도 49).
본 실시예에서는, TFT가 낮은 기판온도(Ts)에서 형성될 수 있으며, 즉 제조과정에서 최고 온도는 250 ℃로 세팅된다. 게다가, 상기 고품질의 절연층(13)과 폴리 실리콘 반도체층(4) 사이의 접촉면이 본질적으로 깨끗하게 형성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 여러가지 바람직한 결과들이 얻어진다. 전자이동도가 30 ㎤ / V·S로 현저히 증가될 수 있다.
또한 상기 절연층(13)을 형성함에 있어서 분위기 가스로서 N2O 가스를 사용하여 SiO2막이 형성된 TFT에서조차도 전술한 바와 같은 바람직한 결과를 얻을 수 있다.
[제 15 실시예]
도 50은 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 전극(2)이 상기 절연기판(1)상에 형성된 후 SiNx으로 구성된 절연층(3), a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 패터닝에 의해 형성된다. 이어서, 전극(6)과 채널이 상기 결과물 구조상에 형성되고, 상기 반도체층(4)의 표면이 엑시머 레이저에 의해 절연층(13)으로 변형되며, 연속하여 상기 절연층(13) 하부의 상기 반도체층(4)이 폴리실리콘 반도체층(4)으로 변형되어 TFT를 완성한다.
상기 TFT의 제조단계를 도 51 내지 도 44를 참조하여 이하에서 설명한다. 1000Å의 크롬막이 스퍼터링 방법에 의해 기판의 전 표면상에 증착된 후 게이트 전극(2)으로 패터닝된다. SiNx로 구성된 절연층(3), a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 플라즈마 CVD 방법에 의해 각기 3000Å, 3000Å, 500Å의 두께를 갖도록 증착된다. 상기 절연층(3)의 증착조건은 다음과 같다. 즉 기판온도(Ts)가 350 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠이다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr 전력 밀도는 0.012 W/㎠이다. 상기 도핑된 반도체층(5)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃; PH3/ SiH4(도핑가스 역할)은 500ppm; 압력은 0.5 Torr 전력 밀도는 0.097 W/㎠이다(도 51).
이어서, 상기 절연층(3), 반도체층(4) 및 도핑된 반도체층(5)이 CF4+ O2가스를 사용한 건식식각에 의해 섬 형상을 갖도록 패터닝된다(도 52). 이어서 5000Å의 알루미늄막이 스퍼터링 방법으로 상기 결과물 구조상에 증착되고 패터닝되어 전극(6)을 형성한다. 그리고 상기 도핑된 반도체층(5)과 반도체층(4)이 CF4+ O2가스를 사용한 건식식각에 의해 부분적으로 제거된다. 이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 광학시스템상에 형성된 마스크를 통하여 채널부로 될 영역 위로만 조사된다(도 53). 상기 엑시머 레이저 빔의 조사는 다음과 같은 조건, 즉 NH3가스 분위기하에서 300 Torr의 압력과 상기 엑시머 레이저 빔(1301)의 에너지 밀도 30 mJ/㎠으로 상기 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만을 변형시키도록 수행되어 채널 보호층으로서 역할을 하는 절연층(13)을 형성하게 된다.
연속하여, 분위기가 NH3분위기에서 진공 분위기로 변경되고, 엑시머 레이저의 파장도 KrF : 248 nm로 변경된다. 이런 상태에서 상기 엑시머 레이저는 전술한 바와 동일한 위치상으로 200 mJ/㎠의 에너지 밀도로 조사되어 채널이 될 상기 반도체층(4)을 폴리실리콘 반도체층(14)으로 변형시킨다(도 54). 본 실시예에서는, 상기 고품질의 절연층(13)과 폴리실리콘 반도체층(4) 사이의 접촉면이 본질적으로 깨끗하게 형성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 여러가지 바람직한 결과들이 얻어진다. 특히, 종래 기술에서 문제점이었던 전자이동도가 30 ㎤ / V·S로 현저히 증가될 수 있다. 이와 같은 방식으로 고성능의 TFT가 사용되는 마스크수의 증가없이 낮은 비용으로 제조될 수 있다.
[제 16 실시예]
도 55는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 본 실시예는 제14 실시예에서 보여준 배열을 변경한 것이다. 본 변경에서는, 절연기판(1)과 반도체층(4) 사이의 점착성을 향상시키기 위하여 a-Si:H 반도체층 또는 SiNx 절연층이 상기 절연기판(1)의 전 표면상에 하부층(11)으로서 500Å의 두께를 갖도록 증착되며, 연속하여 상기 a-Si:H 반도체층(4) 및 도핑된 반도체층(5)이 진공상태를 유지하면서 증착된다. 상기 하부층(11)으로서 역할을 하는 상기 a-Si:H 반도체층은, 기판온도(Ts)가 250 ℃; SiH4(100 %)가 40 SCCM; 압력은 0.05 Torr 전력 밀도는 0.15 W/㎠ 인 조건하에서 형성된다. 상기 SiNx 절연막은, 기판온도(Ts)가 250 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr; 전력 밀도는 0.034 W/㎠ 인 조건하에서 형성된다.
본 실시예에서 얻어진 상기 TFT는 상기 절연기판(1)상에 증착된 상기 하부층(11)을 가지기 때문에 상기 절연기판(1)과 a-Si:H 반도체층(4) 사이의 점착성은 다른 예비 공정을 사용하지 않고도 향상될 수 있으며, 또한 높은 생산량을 가지는 고성능 TFT가 저비용으로 제조될 수 있다.
[제 17 실시예]
도 56은 코-플레너형(co-planar) a-Si:H 포토센서를 보여주는 전형적인 부분 단면도이며, 이는 TFT가 제14 실시예에서 보여준 본 발명에 따른 제조과정에서 제조될 때 엑시머 레이저에 의해 절연층(13)을 형성함에 있어서 상기 엑시머 레이저의 에너지가, 광학시스템상에 형성된 마스크가 나머지 영역을 제외한 영역을 변형하기 위하여 오픈된 동안에 TFT가 될 영역 위로만 조사되는 방식으로 얻어진다.
포토센서와 TFT는 동일 제조과정에서 동일 기판상에 쉽게 형성될 수 있기 때문에 저비용의 고성능 이미지 판독장치가 높은 생산량으로 제조될 수 있다.
본 실시예에서는, 포토센서를 위한 상기 a-Si:H 반도체층(4)은 S/N비 향상을 위해 약 5000Å의 두께를 갖도록 요구되어지며, 증착시 상기 a-Si:H 반도체층(4)의 두께는 5000Å으로 세팅된다. 또한 TFT부를 변경함에 있어서는, 상기 절연층(13)과 폴리실리콘 반도체층(4)은 각기 3000Å 및 2000Å의 두께를 갖도록 형성된다.
도 57은 제14 실시예에서 설명된 TFT를 사용한 이미지 판독장치를 보여주는 대표적인 부분 단면도이다. 참조부호 "S1"은 단지 상기 도핑된 반도체층(12)이 엑시머 레이저 빔이 조사되지 않은 상기 a-Si:H 반도체층(4)에 의해 형성되는 식으로 형성된 코-플레너형 a-Si:H 포토센서부를 나타내며, "C1"은 상기 포토센서부 S1에 의해 발생된 전하를 집적하기 위한 커패시터부를 나타내며, "TFTl"은 상기 집적된 전하들을 전달하기 위한 전달 TFT로서 역할을 하며, 채널부 위로 엑시머 레이저를 조사시킴으로써 변형된 a-Si:H TFT를 나타낸다. 도 57을 참조하면, 1728 비트로 소자들을 결합하여 얻어진 1차원의 이미지 판독장치가, 상기 TFT가 고속으로 동작하기 때문에 고속으로 이미지 판독을 수행할 수 있다. 비록 보여지진 않았지만, 당연히 2차원의 이미지 판독장치가 이러한 소자들을 결합시킴으로서 형성될 수 있다.
전술한 것처럼, 본 발명에 따르면, 제조과정에서 최고 온도는 낮아 250 ℃이며, 사용된 마스크의 수는 일반적인 a-Si:H TFT에서와 같다. 이런 이유로 인하여 종래의 TFT에 비하여 성능이 향상된 TFT가 제조될 수 있다.
본 실시예에 따르면, 구동시스템 역할을 하는 고성능 폴리실리콘 TFT와 쉬프트 레지스터를 사용하는 코-플레너형 포토센서가 TFT가 형성될 때 사용된 것과 같은 수의 마스크에 의해 동일 기판상에 형성될 수 있기 때문에, 고출력 포토센서가 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동될 수 있는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 18 실시예]
도 58은 코-플레너형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제16 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 제17 실시예에서와 같이 마스크수의 증가 없이 형성될 수 있다. 본 실시예에서 상기 a-Si:H 포토센서는 하부층(11)의 효과에 의해 동일한 a-Si=H 반도체층의 광출력에 비해 3배 이상의 광출력을 얻을 수 있다. 그러므로, 고출력의 포토센서가 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 19 실시예]
도 59는 MIS형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제2 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 마스크수의 증가없이 형성될 수 있다. 본 실시예에 따른 상기 a-Si:H 센서는 고속 응답을 얻을 수 있기 때문에 상기 a-Si:H 센서가 고성능 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 20 실시예]
도 60과 도 61은 대스크린에 대처할 수 있으며, 제1 실시예에서 형성된 TFT가 매트릭스 형태로 배열되고 구동되는 액정 표시장치의 한 화소의 어레이부를 보여주는 대표적인 평면도와 부분 단면도이다. TFT부는 유리 기판과 같은 절연기판(1), 게이트 전극 / 게이트 배선(2), 게이트 절연층(3), a-Si:H 반도체층(4), 도핑된 반도체층(5), 엑시머 레이거에 의해 변형 및 형성된 채널보호 절연층(13), 엑시머 레이저에 의해 변형 및 형성된 폴리실리콘 반도체층(13) 및 전극(6)에 의해 구성된다. 화소부는 상기 전극(6)에 연결된 투명 전극으로 이루어진 불연속 전극(여기서는 화소전극)(7)에 의해 구성된다. 전술한 바와 같이 형성된 폴리실리콘 TFT는 종래의 일반적인 a-Si:H TFT에 비하여 약 10배의 전자이동도를 가지기 때문에, 상기 폴리실리콘 TFT의 성능은 기입시간이 스크린 크기의 증가와 높은 선명도에 따라 짧아지더라도 충분히 확보될 수 있다.
게다가, 상기 TFT는 크기가 줄어들기 때문에 상기 화소의 개구율은 증가될 수 있으며, 스크린의 밝기도 증진될 것이다. 나아가, 일반적인 a-Si:H TFT에서 TFT 가 입사광에 의해 오동작되는 것을 방지할 수 있도록 요구되어지는 광차단층이 불필요하게 된다. 이런 이유로 제조단계의 수가 줄어들고, 수율도 증가하여 고선명성과 대스크린을 갖는 고성능의 액정 표시장치가 제조될 수 있다.
전술한 바와 같이 본 실시예에 따르면, TFT가 종래의 a-Si:H TFT에 비하여 같거나 적은 수의 마스크로 제조될 수 있으며, 고성능 TFT와 그 위에 TFT가 탑재된 전자장치가 종래 기술에 비하여 적은 비용으로 제조될 수 있다.
비록 도시되지 않았지만, 카운터 전극이 상기 불연속 전극(7)에 대향하여 배열되며, 액정 재료가 이들 전극 사이로 삽입된다.
[제 21 실시예]
도 62는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 비정질 실리콘(a-Si:H)으로 구성된 반도체층(4) 및 TFT의 채널로서 사용될 상기 반도체층(4)의 영역이 엑시머 레이저에 의해 SiO2, Si3N4등 이와 유사한 것으로 구성된 절연층(13)으로 변형된다. 연속하여, 상기 절연층(13) 하부의 반도체층(4)은 엑시머 레이저에 의해 폴리실리콘(P-Si)으로 구성된 반도체층(14)으로 변형된다. 다음으로, 소오스/드레인 전극이 될 반도체층(4)의 영역은 엑시머 레이저 도핑에 의해 변형되어 도핑된 반도체층(12)을 형성한다. 전극(6)이 형성된 후 게이트 전극 역할을 하는 절연층(3)과 전극이 형성된다. 참조번호 "7"은 불연속 전극을 나타낸다.
상기 TFT의 제조단계를 도 63 내지 도 68을 참조하여 이하에서 설명한다. 절연기판(1)은 반도체층(4)에 대한 점착성을 향상시키기 위해 예비처리되어 있고, 상기 a-Si:H 반도체층(4)이 상기 절연기판(1)의 전표면상에 플라즈마 CVD방법에 의해 증착된다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같이 세팅된다: 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠ 두께는 3000Å이다.
이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 채널부로 될 영역 위로만 조사되며, 이는 에너지 밀도 30 mJ/㎠으로 300 Torr의 압력 및 NH3가스 분위기하에서 상기 반도체층(4)의 표면측으로부터 2000Å의 깊이를 갖는 영역만을 변형시키도록 수행되어 게이트 절연막으로서 역할을 하는 절연층(13)을 형성하게 된다.
연속하여, 분위기가 NH3분위기에서 진공 분위기로 변경되고, 엑시머 레이저의 파장이 KrF : 248 nm로 변경된다. 이런 상태에서 상기 엑시머 레이저는 전술한 바와 동일한 위치상으로 200 mJ/㎠의 에너지 밀도로 조사되어 채널이 될 상기 반도체층(4)을 폴리실리콘 반도체층(14)으로 변형시킨다. 분위기가 PCl3가스를 함유하며 5 Torr의 압력을 갖도록 변경된다. 상기 ArF 193 nm 엑시머 레이저 빔(1301)이 TFT의 소오스/드레인 전극이 될 영역만으로 조사되어(도 64) P 원자들이 이 영역으로 확산된다. 따라서, 오믹콘택 역할을 하는 상기 도핑된 반도체층(4)이 표면측으로부터 2000Å의 깊이로 형성된다.
이어서, 상기 반도체층(4) 및 (14)와 도핑된 반도체층(12)은 CF4+ O2가스를 사용한 건식식각에 의해 섬 형상을 갖도록 패터닝된다(도 65). 이어서 5000Å의 알루미늄막이 스퍼터링 방법으로 상기 결과물 구조상에 증착되고 패터닝되어 전극(6)을 형성한다(도 66). 연속하여, 상기 절연층(3)이 플라즈마 CVD 방법에 의해 150 ℃에서 형성된다(도 67). 나아가, 알루미늄막이 스퍼터링 방법으로 증착되고 패턴되어 게이트 전극(2)을 형성하여 TFT를 완성한다(도 68).
본 실시예에서는, TFT가 낮은 기판온도(Ts)에서 형성될 수 있으며, 즉 제조과정에서 최고 온도는 250 ℃로 세팅된다. 게다가, 상기 고품질의 절연층(13)과 폴리 실리콘 반도체층(4) 사이의 접촉면이 본질적으로 깨끗하게 형성될 수 있으며, 기판전체를 통하여 균일한 두께와 고품질을 갖는 도핑된 반도체층(12)이 형성된다. 본 실시예에서는 마스크가 엑시머 레이저의 광학시스템상에 형성되며, 레이저 에너지가 마스크를 통하여 조사될 필요가 있는 영역 위로만 조사된다. 이런 이유로 포토마스크수의 증가없이 그리고 상기 도핑된 반도체층(12)에 대한 식각에 따른 불균일성 없이 TFT가 완성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 다음과 같은 결과들이 얻어진다. 즉, 온/오프비와 전압 Vth등의 특성들이 대면적을 통하여 균일하며, 종래기술에서 제기되었던 전자이동도는 30 ㎤ / V·S로 현저히 증가될 수 있다. 이와 같은 방식으로 본 실시예에 따르면, 제조과정에서 최고 기판온도가 250 ℃로 낮으며, 사용된 마스크 수가 보다 작아진 고성능 TFT가 저비용으로 제조될 수 있다.
또한 상기 절연층(13)을 형성함에 있어서 분위기 가스로서 N2O 가스를 사용하여 SiO2막이 형성된 TFT에서조차도 전술한 바와 같은 바람직한 결과를 얻을 수 있다.
[제 22 실시예]
도 69는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 참조번호 "1"은 유리기판과 같은 절연기판을 나타낸다. 게이트 전극(2)이 상기 절연기판(1)상에 형성된 후, SiO2, SiNx 또는 이와 유사한 것으로 구성된 절연층(3), a-Si:H 반도체층(4)이 형성된다. 그리고, 상기 반도체층(4)의 표면이 엑시머 레이저에 의해 SiO2, SiNx 또는 이와 유사한 것으로 구성된 절연층(13)으로 변형된다. 게다가, 상기 절연층(13) 하부의 상기 반도체층(4)이 엑시머 레이저에 의해 폴리실리콘 반도체층(14)으로 변형된다. 소오스/드레인 전극이 될 상기 반도체층(4)의 영역은 엑시머 레이거 도핑에 의해 변형되어 도핑된 반도체층(12)을 형성한다. 이어서, 전극(6)이 형성되고 TFT가 완성된다.
상기 TFT의 제조단계를 도 70 내지 도 73을 참조하여 이하에서 설명한다. 1000Å의 크롬막이 스퍼터링 방법에 의해 기판의 전 표면상에 증착된 후 게이트 전극(2)으로 패터닝된다. SiNx로 구성된 절연층(3) 및 a-Si:H 반도체층(4)이 플라즈마 CVD 방법에 의해 각기 3000Å의 두께를 갖도록 상기 결과물 구조상에 증착된다. 상기 절연층(3)의 증착조건은 다음과 같다. 즉 기판온도(Ts)가 350 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠ 이다. 상기 a-Si:H 반도체층(4)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠ 이다.
이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 채널부로 될 영역 위로만 300 Torr의 압력과 에너지 밀도 30 mJ/㎠으로 NH3가스를 포함하는 분위기하에서 조사되어 2000Å의 깊이를 갖는 영역만을 Si3N4로 변형시켜 채널 보호층으로서 역할을 하는 절연층(13)을 형성하게 된다.
연속하여, 분위기가 NH3분위기에서 진공 분위기로 변경되고, 엑시머 레이저빔(1301)의 파장도 KrF : 248 nm로 변경된다. 이런 상태에서 상기 엑시머 레이저는 전술한 바와 동일한 위치상으로 200 mJ/㎠의 에너지 밀도로 조사되어 채널이 될 상기 반도체층(4)을 폴리실리콘 반도체층(14)으로 변형시킨다.
이어서 분위기가 PCl3가스를 함유하며 5 Torr의 압력을 갖도록 변경된다. 상기 ArF 193 nm 엑시머 레이저 빔(1301)이 TFT의 소오스/드레인 전극이 될 영역만으로 조사되어(도 71) P 원자들이 이 영역으로 확산된다. 따라서, 오믹콘택 역할을 하는 상기 도핑된 반도체층(4)이 표면측으로부터 2000Å의 깊이로 형성된다.
이어서, 상기 반도체층(4) 및 (14)와 도핑된 반도체층(12)은 CF4+ O2가스를 사용한 건식식각에 의해 섬 평상을 갖도록 패터닝된다(도 72). 이어서 5000Å의 알루미늄막이 스퍼터링 방법으로 상기 결과물 구조상에 증착되고 패터닝되어 전극(6)을 형성하여 TFT를 완성한다(도 73).
본 실시예에서는, 고품질의 채널보호 절연층(13)과 고품질의 풀리실리콘 반도체층(14)이 저온에서 형성될 수 있으며, 상기 고품질의 절연층(13)과 고품질의 폴리실리콘 반도체층(4) 사이의 접촉면이 본질적으로 깨끗한 상태로 형성될 수 있으며, 또한 기판 전체를 통하여 균일한 두께와 고품질을 갖는 도핑된 반도체층(12)이 형성된다.
본 실시예에서는 마스크가 엑시머 레이저의 광학시스템상에 형성되며, 레이저 에너지가 마스크를 통하여 조사될 필요가 있는 영역 위로만 조사된다. 이런 이유로 포토마스크수의 증가없이 그리고 상기 도핑된 반도체층(12)에 대한 식각에 따른 불균일성 없이 TFT가 완성될 수 있다.
전술한 바에 따라 얻어진 TFT의 특성을 평가하면, 여러 가지 바람직한 결과들이 얻어진다. 특히, 종래기술에서 문제점이었던 전자이동도는 30 ㎤ / V·S로 현저히 증가될 수 있다. 이와 같은 방식으로 사용될 마스크 수의 증가 없이 고성능 TFT가 저비용으로 제조될 수 있다.
[제 23 실시예 ]
도 74는 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 본 실시예는 제1 실시예에서 보여준 배열을 변경한 것이다. 본 변경에서는, 절연기판(1)과 반도체층(4) 사이의 점착성을 향상시키기 위하여 a-Si:H 반도체층 또는 SiNx 절연층이 상기 절연기판(1)의 전 표면상에 하부층(11)으로서 500Å의 두께를 갖도록 증착되며, 연속하여 상기 a-Si:H 반도체층(4)이 진공상태를 유지하면서 증착된다. 상기 하부층(11)으로서 역할을 하는 상기 a-Si:H 반도체층은, 기판온도(Ts)가 250 ℃; SiH4(100 %)가 40 SCCM; 압력은 0.05 Torr; 전력 밀도는 0.15 W/㎠ 인 조건하에서 형성된다. 상기 SiNx 절연막은, 기판온도(Ts)가 250 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠ 인 조건하에서 형성된다.
본 실시예에서 얻어진 상기 TFT는 상기 절연기판(1)상에 증착된 상기 하부층(11)을 가지기 때문에 상기 절연기판(1)과 a-Si:H 반도체층(4) 사이의 점착성은 다른 예비 공정을 사용하지 않고도 향상될 수 있으며, 또한 높은 생산량을 가지는 고성능 TFT가 저비용으로 제조될 수 있다.
[제 24 실시예]
도 75는 코-플레너형(co-planar) a-Si:H 포토센서를 보여주는 전형적인 부분 단면도이며, 이는 TFT가 제1 실시예에서 보여준 본 발명에 따른 제조과정에서 제조될 때 엑시머 레이저에 의한 절연층(13)의 형성과 폴리실리콘 반도체층(14)의 형성에 있어서 상기 엑시머 레이저의 에너지가, 광학시스템상에 형성된 마스크가 나머지 영역을 제외한 영역을 변형하기 위하여 오픈된 동안에 TFT가 될 영역 위로만 조사되는 방식으로 얻어진다. 포토센서와 TFT는 동일 제조과정에서 동일 기판상에 형성될수 있기 때문에 저비용의 고성능 이미지 판독장치가 높은 생산량으로 제조될 수 있다.
본 실시예에서는, 포토센서를 위한 상기 a-Si:H 반도체층(4)은 S/N비 향상을 위해 약 5000Å의 두께를 갖도록 요구되어지며, 증착시 상기 a-Si:H 반도체층(4)의 두께는 5000Å으로 세팅된다. 또한 TFT를 변경함에 있어서는, 상기 절연층(13)과 폴리실리콘 반도체층(4)은 각기 3000Å 및 2000Å의 두께를 갖도록 형성된다.
도 76은 제21 실시예에서 설명된 TFT를 사용한 이미지 판독장치를 보여주는 대표적인 부분 단면도이다. 참조부호 "S1"은 단지 상기 도핑된 반도체층(12)이 엑시머 레이저 도핑에 의해 형성되는 식으로 형성된 코-플레너형 a-Si:H 포토센서부를 나타내며, "C1"은 상기 포토센서부 S1에 의해 발생된 전하를 집적하기 위한 커패시터부를 나타내며, "TFTl"은 상기 집적된 전하들을 전달하기 위한 전달 TFT로서 역할을 하며, 채널부 위로 엑시머 레이저를 조사시킴으로써 변형된 폴리실리콘 TFT를 나타낸다. 도 76을 참조하면, 1728 비트로 소자들을 결합하여 얻어진 1차원의 이미지 판독장치가, 상기 TFT가 고속으로 동작하기 때문에 고속으로 이미지 판독을 수행할수 있다. 비록 보여지진 않았지만, 당연히 2차원의 이미지 판독장치가 이러한 소자들을 결합시킴으로서 형성될 수 있다.
본 실시예에 따르면, 구동시스템 역할을 하는 고성능 TFT와 쉬프트 레지스터를 사용하는 코-플레너형 포토센서가 TFT가 형성될 때 사용된 것과 같은 수의 마스크에 의해 동일 기판상에 형성될 수 있고, 상기 도핑된 반도체층에 대한 식각단계가 불필요하게 된다. 이런 이유로 포토센서에서 특성의 변화가 감소되고, 고출력 포토센서가 고성능 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동될 수 있는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 25 실시예]
도 77은 코-플레너형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제23 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 제24 실시예에서와 같이 마스크수의 증가 없이 형성될 수 있다. 본 실시예에서 상기 a-Si:H 포토센서는 하부층(11)의 효과에 의해 동일한 a-Si:H 반도체층의 광출력에 비해 3배 이상의 광출력을 얻을 수 있다. 그러므로, 고출력의 포토센서가 고성능 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 26-1 실시예]
도 78은 MIS형 a-Si:H 포토센서의 대표적인 부분 단면도를 보여주는 것으로서, 이는 TFT가 제22 실시예에서 보여진 본 발명에 따른 제조과정으로 제조될 때 마스크수의 증가없이 형성될 수 있다. 본 실시예에 따른 상기 a-Si:H 센서는 고속 응답을 얻을 수 있기 때문에 상기 a-Si:H 센서가 고성능 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
[제 26-2 실시예]
액정 표시장치가 제22 실시예에서 설명된 TFT가 사용되는 경우를 제외하고 제20 실시예에서와 같은 방식으로 제조될 때, 상기 액정 표시장치는 고수율로 제조될 수 있다. 이와 같이 제조된 액정 표시장치의 전 스크린은 높은 콘트라스트와 S/N비를 가지며, 움직이는 이미지를 깨끗하게 표시할 수 있다.
[제 27 실시예]
도 80은 본 발명의 또다른 실시예를 보여주는 대표적인 부분 단면도이다. 참조번호 "131"은 유리기판과 같은 절연기판을 나타낸다. 전극(62)이 상기 절연기판(61)상에 형성된 후, SiO2또는 Si3N4으로 구성된 절연층(63)과 a-Si:H 반도체층과 같은 수소화 비정질 실리콘 반도체층(64)이 형성된다. 엑시머 레이저에 의해 SiO2, Si3N4등 이와 유사한 것으로 변형된 절연층(13)이 TFT의 채널이 될 영역상에 형성되고, 도핑된 반도체층(12)으로 될 영역은 상기 비정질 실리콘 반도체층(64)이 상기 도핑된 반도체층(12)으로 변형되는 식으로 엑시머 레이저 도핑에 의해 변형된다.
본 실시예에서는, 소오스/드레인이 형성될 상기 도핑된 반도체층(12)의 영역은 엑시머 레이저 도핑을 수행함으로써 다시 큰 두께를 갖는 상기 도핑된 반도체층(12)으로 변형된다. 그리고 전극(66)이 그 위에 형성된다.
상기 반도체 장치의 제조단계를 도 81 내지 도 85를 참조하여 이하에서 설명한다. 1000Å의 크롬막이 스퍼터링 방법에 의해 상기 절연기판(61)의 전 표면상에 증착된 후 게이트 전극(62)으로 패터닝된다. 상기 전극(62)에서와 같이 SiNx로 구성된 절연층(63) 및 a-Si:H 반도체층(64)이 플라즈마 CVD 방법에 의해 각기 3000Å, 3300Å의 두께를 갖도록 상기 결과물 구조상에 증착된다.
상기 절연층(63)의 증착조건은 다음과 같다. 즉 기판온도(Ts)가 350 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr 전력 밀도는 0.034 W/㎠ 이다. 상기 a-Si:H 반도체층(64)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠ 이다.
이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 채널부로 될 영역 위로만 기판온도(Ts) 250 ℃, 300 Torr의 압력, 에너지 밀도 30 mJ/㎠으로 NH3가스를 포함하는 분위기하에서 조사되어(도 81), 2300Å의 깊이를 갖는 영역만을 Si3N4로 변형시켜 채널 보호층으로서 역할을 하는 절연층(13)을 형성하게 된다.
연속하여, 분위기가 PCl3가스를 함유하며 5 Torr의 압력을 갖도록 변경되고, 엑시머 레이저의 광학시스템상에 마스크가 형성된다. 상기 ArF 193 nm 엑시머 레이저 빔(1301)이, 전술한 Si3N4로 변형된 영역 이외의 영역의 상기 a-Si:H 반도체층(64)이 표면측으로부터 300Å의 깊이로 변형되도록 200 mJ/㎠의 에너지 밀도로 조사되어, 상기 도핑된 반도체층(12)을 형성한다(도 82).
이어서, 상기 엑시머 레이저의 광학시스템에 형성된 마스크가 변경되고, 엑시머 레이저가 상기 조건하에서 표면측으로부터 전체 2500Å의 깊이로 도핑된 반도체층(12)을 형성하기 위하여 TFT의 소오스/드레인 전극이 될 영역만으로 조사된다(도 83). 이어서, 상기 결과물 구조는 CF4+ O2가스를 사용하여 예정된 크기를 갖는 섬형상으로 패터닝된다. 이어서 1 ㎛의 알루미늄막이 스퍼터링 방법으로 증착되고 패터닝되어 전극으로 된다(도 84). 마지막으로, 보호층(68)으로서 역할을 하는 SiNx 막이 플라즈마 CVD 방법으로 형성되어 어레이 공정을 완성한다(도 85).
본 실시예에서는, MIS 형 센서 역할을 하는 상기 도핑된 반도체층(12)이 작은 두께, 즉 300Å로 형성될 수 있으며, TFT상에서 상기 도핑된 반도체층(12)은 큰 두께를 갖도록 형성될 수 있다. 더욱이, 기판온도 200 ℃에서 엑시머 레이저를 사용하여 변형된 상기 도핑된 반도체층(12)은 0.2 Ω·cm의 낮은 비저항을 가지며, 상기 MIS형 센서는 도핑된 반도체에서 낮은 흡수율을 갖는다. 상기 도핑된 반도체층(12)이 TFT의 채널 근처에 형성될 수 있기 때문에 채널 저항이 감소한다.
이런 식으로 하여 대면적에 대처하며, 고성능 TFT와 종래의 광출력에 비하여 1.3배의 광출력을 갖는 포토센서로 구성된 고성능 방사선 검출장치가 형성될 수 있다.
본 발명에 따르면, 종래의 채널-식각형 소오스/드레인 전극을 형성하기 위한 적어도 하나의 포토마스크를 생략할 수 있으며, 대면적의 식각에서 불균일성에 기인한 전압 Vth의 변화가 향상될 수 있다. 더구나, 엑시머 레이저에 의해 수행된 변형은 막 두께 분포의 양호한 균일성과 높은 생산량을 달성할 수 있기 때문에 대면적에서 양호한 평면 균일성을 갖는 고성능의 방사선 검출장치가 저비용으로 제공될 수 있다. 상기 TFT부의 a-Si:H층이 본질적으로 작은 두께로 형성될 수 있기 때문에 TFT 상으로의 광조사에 기인한 오동작이 감소하고, 종래 기술에서 요구되던 광차단층이 생략될 수 있다. 따라서, 방사선 검출장치가 보다 낮은 비용으로 제조될 수 있다.
[제 28 실시예]
도 86은 본 발명의 또다른 실시예를 설명하기 위한 대표적인 부분 단면도이다. 참조번호 "61"은 유리기판과 같은 절연기판을 나타낸다. 전극(62)이 상기 절연기판(6l)상에 형성된 후, SiO2또는 Si3N4으로 구성된 절연층(63)과 a-Si:H 반도체층(64)이 형성된다. TFT의 채널이 될 상기 반도체층(64)의 영역을 엑시머 레이저에 의해 SiO2, Si3N4등 이와 유사한 것으로 변형시킴으로써 절연층(13)이 형성되고, 상기 절연층(13) 하부의 반도체층(12)을 엑시머 레이저로 변형시킴으로써 폴리실리콘 반도체층(14)이 형성된다. 도핑된 반도체층(12)으로 될 영역은 상기 반도체층(64)이 상기 도핑된 반도체층(12)으로 변형되는 식으로 엑시머 레이저 도굉에 의해 변형된다. 게다가, TFT의 소오스/드레인이 형성될 상기 도핑된 반도체층(12)의 영역은 상기 도핑된 반도체층(12)에 다시 엑시머 레이저 도핑을 수행함으로써 두께가 증가되며, 전극(66)이 그 위에 형성된다.
상기 본 발명의 실시예를 실현하기 위한 형성방법을 도 87 내지 도 91을 참조하여 이하에서 설명한다. 1000Å의 크롬막이 스퍼터링 방법에 의해 상기 절연기판(61)의 전 표면상에 증착된 후 게이트 전극(62)으로 패터닝된다. 상기 SiNx로 구성된 절연층(63) 및 a-Si:H 반도체층(64)이 플라즈마 CVD 방법에 의해 각기 3000Å, 3300Å의 두께를 갖도록 상기 결과물 구조상에 증착된다.
상기 절연층(63)의 증착조건은 다음과 같다. 즉 기판온도(Ts)가 350 ℃; SiH4/ H2(10 %)가 50 SCCM; NH3가 140 SCCM; 압력은 0.2 Torr; 전력 밀도는 0.034 W/㎠ 이다. 상기 a-Si:H 반도체층(64)의 증착조건은 다음과 같다. 즉, 기판온도(Ts)는 250 ℃; SiH4/ H2(10 %)은 300 SCCM; 압력은 0.5 Torr; 전력 밀도는 0.012 W/㎠ 이다.
이어서, ArF 193-nm 엑시머 레이저 빔(1301)이 TFT의 채널부로 될 영역 위로만 기판온도(Ts) 200 ℃, 300 Torr의 압력, 에너지 밀도 30 mJ/㎠으로 NH3가스를 포함하는 분위기하에서 조사되어(도 87), 2300Å의 깊이를 갖는 영역만을 Si3N4로 변형시켜 채널 보호층으로서 역할을 하는 절연층(13)을 형성하게 된다.
연속하여, 분위기가 진공 분위기로 변경되고, 엑시머 레이저의 파장도 KrF : 248 nm로 변경된다. 이런 상태에서 상기 엑시머 레이저 빔(1301)은 전술한 바와 동일한 위치상으로 200 mJ/㎠의 에너지 밀도로 조사되어 상기 반도체층(64)을 폴리 실리콘 반도체층(14)으로 변형시킨다. 이어서, 엑시머 레이저 빔(1301)의 파장이 ArF : 193 nm로 변경되고, 광학시스템상에 형성된 마스크가 변경된다. 그리고 분위기가 PCl3가스를 함유하며 5 Torr의 압력을 갖도록 변경된다. 이런 상태에서 상기 ArF 193 nm 엑시머 레이저 빔(1301)이, 전술한 바와 같이 Si3N4및 폴리실리콘으로 변형된 영역 이외의 영역의 상기 a-Si:H 반도체층(64)이 표면측으로부터 300Å의 깊이까지 변형되도록 200 mJ/㎠의 에너지 밀도로 조사되어, 상기 도핑된 반도체층(12)을 형성한다(도 88).
이어서, 상기 엑시머 레이저의 광학시스템에 형성된 마스크가 변경되고, 엑시머 레이저가 상기 조건하에서 표면측으로부터 전체 2500Å의 깊이로 도핑된 반도체층(12)을 형성하기 위하여 TFT의 소오스/드레인 전극이 될 영역만으로 조사된다(도 89). 이어서, 상기 결과물 구조는 CF4+ O2가스를 사용하여 섬 형상으로 패터닝된다. 이어서 1 ㎛의 알루미늄막이 스퍼터링 방법으로 증착되고 패터닝되어 전극(66)으로 된다(도 90). 마지막으로, 보호층(68)으로서 역할을 하는 SiNx 막이 플라즈마 CVD 방법으로 형성된다(도 91).
본 실시예에서는, MIS 형 센서 역할을 하는 상기 도핑된 반도체층(12)이 작은 두께, 즉 300Å로 형성될 수 있으며, TFT상에서 상기 도핑된 반도체층(12)은 큰 두께를 갖도록 형성될 수 있다. 더욱이, 기판온도가 200 ℃로 감소될 수 있으며, 엑시머 레이저를 사용하여 변형된 상기 도핑된 반도체층(12)은 0.2 Ω·cm의 낮은 비저항을 가지며, 상기 TFT의 채널부는 30 ㎠/V.S로 현저히 향상된 전자이동도를 갖는다. 이런 이유로 MIS형 센서는 도핑된 반도체에서 낮은 흡수율을 가지며, TFT는 종래의 TFT에 비하여 보다 작은 크기를 가지며 충분한 전달능력을 갖는다. 그러므로, 포토센서의 개구율이 종래의 포토센서에 비하여 10 % 만큼 증가될 수 있다.
이런 식으로 하여 대면적에 대처하며, 고속 응답을 수행할 수 있는 고성능 폴리실리콘 TFT와 종래의 광출력에 비하여 1.5배의 광출력을 갖는 포토센서로 구성된 고성능 방사선 검출장치가 형성될 수 있다.
본 발명에 따르면, 종래의 채널-식각형 소오스/드레인 전극을 형성하기 위한 적어도 하나의 포토마스크를 생략할 수 있으며, 전압 Vth이동에 대한 신뢰성을 확보할 수 있다. 이 때문에 안정된 고성능 폴리실리콘 TFT에 의해 구성되는 방사선 검출장치가 제공될 수 있다.
종래의 a-Si:H 반도체층(4)을 사용하는 박막 트랜지스터에서 관찰되며 TFT 상으로의 광조사에 기인한 오동작이 본 발명에서는 제거될 수 있다.
상기 본 발명의 각 실시예는 인광물질(phosphor)을 갖는 방사선 검출장치를 설명하고 있다. 그러나, 본 발명은 또한 당연히 인광물질을 사용함이 없이 가시광을 직접 수용할 수 있는 2차원 또는 1차원의 이미지 판독장치에 적용될 수 있다.
자연히, 제27 또는 28 실시예에서 설명한 도핑층의 추가 형성은 다른 말로, 도핑된 반도체층의 두께의 증가는 필요에 따라 엑시머 레이저 빔을 사용한 도핑층의 형성에 적용될 수 있다.
전술한 바와 같이, 본 발명에 따르면, 반도체층이 형성된 후, 상기 반도체층은 엑시머 레이저를 사용하여 절연층으로 변형되어 고품질의 절연층이 거온에서 형성되어 질 수 있다. 절연층이 부분적으로 상기 반도체층을 층방향으로 변형시킴에 따라 형성될 때 상기 반도체층과 절연층의 접촉면은 깨끗하게 형성되며, 품질저하가 없는 고품질의 절연층과 반도체층이 저온에서 마스크수의 증가 없이 서로 접촉되도록 형성될 수 있다. 따라서, 고성능의 TFT 또는 포토센서와 같은 반도체소자를 갖는 반도체 장치가 마스크수의 증가 없이 낮은 비용으로 제조될 수 있다.
본 발명에 따르면, 반도체층이 형성된 후, 절연층이 엑시머 레이저를 사용하여 상기 반도체층을 변형시킴으로써 형성되고, 도핑된 반도체층이 엑시머 레이저를 사용하여 형성되며, 고품질의 절연층과 도핑된 반도체층이 저온에서 형성될 수 있다. 상기 반도체층과 절연층과의 접촉면은 상기 반도체층을 층 방향으로 부분적으로 변형시킴으로써 깨끗하게 형성될 수 있다.
본 발명에 따르면, 상기 절연층이 상기 반도체층의 일부에서 층 방향으로 형성되며, 층 방향으로 상기 절연층으로 변형되지 않은 반도체층 영역은 박막 트랜지스터의 채널부로서 사용된다. 그리고 도굉된 반도체층은 박막 트랜지스터의 오믹콘택층으로서 사용된다. 이와 같은 방식으로 저비용의 고성능 TFT 또는 포토센서와 같은 소자를 구비하는 반도체 장치가 마스크수의 증가 없이 형성될 수 있다.
고성능의 포트센서가 TFT에서와 동일 제조공정에서 동일 기판상에 형성될 수 있기 때문에, 변화없는 고성능 포토센서가 고성능의 TFT와 쉬프트 레지스터에 의해 구동되는 액정 표시장치 또는 고성능 이미지 판독장치(이미지 픽업장치)와 같은 반도체 장치가 저비용으로 제조될 수 있다.
본 발명에 따르면, 상기 도핑된 반도체층과 절연층이 본질적으로 동일 평탄면을 이루기 때문에 게이트 절연막 또는 패시베이션막이 형성될 때 평탄하지 않음에 기인한 막질의 불균일성 없이 고품질의 막이 형성될 수 있으며, 상기 도핑된 반도체층이 채널부 근처에 형성될 수 있어서, 낮은 채널 저항과 우수한 고주파 특성을 갖는 TFT 또는 포토센서와 같은 반도체소자가 저온에서 형성될 수 있다.
게다가, 본 발명에 따르면, 반도체층이 형성된 후, 반도체층이 엑시머레이저를 사용함에 의해 층 방향으로 부분적으로 변형되어 절연층이 형성되고, 엑시머 레이저를 사용하여 절연층으로 변형되지 않은 상기 반도체층의 영역은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되어져, 고품질의 절연층과 고품질의 폴리실리콘 반도체층이 저온에서 형성될 수 있으며, 동시에 상기 반도체층과 절연층 사이의 접촉면이 깨끗하게 형성될 수 있다. 따라서, 고성능 폴리실리콘 TFT가 a-Si:H TFT 또는 포토센서에서의 마스크 수와 거의 같은 마스크를 사용하여 형성될 수 있으며, 저비용의 고성능 TFT와 포트센서를 포함하는 반도체 장치가 제조될 수 있다.
본 발명에 따르면, 고성능 포토센서가 TFT에서와 동일 제조공정에서 동일 기판상에 형성될 수 있기 때문에 고성능의 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치를 포함하는 반도체 장치가 저비용으로 제조될 수 있다.
게다가, 본 발명에 따르면, 반도체층이 형성된 후, 반도체층이 엑시머레이저를 사용함에 의해 층 방향으로 부분적으로 변형되어 절연층이 형성되고, 엑시머 레이저를 사용하여 층 방향으로 절연층으로 변형되지 않은 상기 반도체층의 영역은 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형되어져, 고품질의 절연층과 고품질의 폴리실리콘 반도체층이 저온에서 형성될 수 있으며, 동시에 상기 반도체층과 절연층 사이의 접촉면이 깨끗하게 형성될 수 있다. 도핑된 반도체층은 엑시머 레이저 도핑에 의해 상기 반도체층을 부분적으로 변형시킴으로써 형성되어지고, 따라서 고품질의 오믹콘택층이 저온에서 형성된다.
따라서, 고성능 폴리실리콘 TFT가 a-Si:H TFT 또는 포토센서에서의 마스크수와 거의 같은 마스크를 사용하여 형성될 수 있으며, 저비용의 고성능 TFT와 포트센서를 포함하는 반도체 장치가 제조될 수 있다.
더구나, 고성능 포토센서가 TFT에서와 동일 제조공정에서 동일 기판상에 형성될 수 있기 때문에 변화없는 고성능 포트센서가 고성능의 폴리실리콘 TFT와 쉬프트 레지스터에 의해 구동되는 고성능 이미지 판독장치가 저비용으로 제조될 수 있다.
상기 도핑된 반도체층과 절연층이 본질적으로 동일 평탄면을 이루기 때문에 게이트 절연막 또는 패시베이션막이 형성될 때 평탄하지 않음에 기인한 막질의 불균일성 없이 고품질의 막이 형성될 수 있기 때문에, 그리고 상기 도핑된 반도체층이 채널부 근처에 형성될 수 있어서, 낮은 채널 저항과 우수한 고주파 특성을 갖는 TFT 또는 포토센서와 같은 반도체소자가 저온에서 형성될 수 있다.
본 발명에 따르면, 엑시머 레이저를 사용하여 형성된 상기 도핑층이 엑시머 레이저를 사용함으로써 두께가 증가될 때, 요구되어지는 두께가 서로 다른 도핑층을 갖는 반도체 장치라도 높은 수율과 높은 정밀도로 균일하게 제조될 수 있다. 배열이 최적화되기 때문에 각 소자들의 특성의 향상뿐만 아니라 전체적으로도 우수한 특성을 얻을 수 있는 반도체 장치가 제공될 수 있다.
게다가, 본 발명에 따르면, 반도체층이 형성된 후 반도체층이 엑시머 레이저를 사용함에 의해 절연층으로 변형되어지고, MIS 센서를 위한 도핑된 반도체층과 TFT를 위한 도핑된 반도체층이 본질적으로 서로 다른 두께를 갖도록 형성된 방식으로 평행하게 배열되며, 충분히 큰 광출력을 갖는 MIS센서와 충분한 전달능력을 갖는 TFT를 가지며, 방사선을 포함하는 전자기파를 검출하는 장치와 같은 반도체 장치가 형성될 수 있다.
본 발명에 따르면, 우수한 평면 균일성을 가지며 대면적에 대처할 수 있는 방사선 검출장치를 포함하는 반도체 장치가 종래의 채널-식각형 반도체 장치에서 사용된 마스크 보다 적은 수의 마스크를 사용하여 저비용으로 제조될 수 있다.
본 발명에 따르면, TFT와 포토센서가 동일 공정에서 형성될 수 있기 때문에 TFT부에 있는 반도체층은 두께가 본질적으로 감소될 수 있으며, 따라서 TFT 상으로의 광조사에 기인한 단점이 감소될 수 있다.
본 발명에 따르면, 반도체층이 형성된 후, 반도체층이 엑시머 레이저를 사용함에 의해 층 방향으로 부분적으로 변형되어 절연층이 형성되고, 상기 반도체층이 레이저 어닐링에 의해 상기 절연층 하부에서 폴리실리콘 반도체층으로 변형될 때, 고품질의 절연층과 고품질의 폴리실리콘 반도체층이 저온에서 형성될 수 있으며, 동시에 상기 반도체층과 절연층 사이의 접촉면이 깨끗하게 형성될 수 있다. 더구나, 도핑된 반도체층은 엑시머 레이저 도핑에 의해 상기 반도체층을 부분적으로 변형시킴으로써 형성될 수 있고, 따라서 저온에서 낮은 비저항을 갖는 고품질의 도핑된 반도체층이 형성 된다.
그러므로, 광조사에 의해 오동작하지 않는 고성능의 폴리실리콘 TFT와 높은 광출력을 갖는 포토센서 사이의 조합이 이루어질 수 있고, 이러한 조합을 갖는 고성능 방사선 검출장치가 제조될 수 있다. 상기 고성능 폴리실리콘 TFT와 포트센서는 동시에 형성되며, 따라서 포트센서부의 개구율을 향상시킬 수 있다.
본 발명에 따르면, 높은 균일성, 높은 콘트라스트, 높은 S/N비 등을 가지며, 본 발명에 따른 TFT가 화소 전극에 연결되는 매트릭스 형태로 배열되는 방식으로 적은 수의 마스크에 의해 얻어지는 고성능, 고선명성, 대스크린의 액정 표시장치가 낮은 비용으로 제공될 수 있다.
본 발명은 전술한 실시예들에 한정되지 않으며, 본 발명의 사상과 범위를 벗어남이 없이 다양한 변경과 수정이 이루어질 수 있을 것이다.

Claims (25)

  1. 반도체 장치의 제조 방법에 있어서,
    절연 표면 상에 반도체층을 형성하는 단계;
    상기 반도체층의 제1 영역에 인접한 도핑층을 형성하는 단계;
    상기 도핑층 상에 소스/드레인 전극을 형성하기 위한 도전층을 형성하는 단계;
    상기 도전층을 패터닝하여 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극 사이의 상기 도핑층을 제거하는 단계;
    산화 또는 질화 분위기 하에서 상기 소스/드레인 전극층에 엑시머 레이저를 조사하여 상기 소스/드레인 전극 사이에 노출된 상기 반도체층의 적어도 상기 제1 영역의 상기 엑시머 레이저가 조사된 측 상의 일부를 절연 물질로 변형하여 절연층을 형성하는 단계; 및
    상기 절연층 상에 게이트 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 절연층은 상기 반도체층의 층 두께 방향의 일부로서 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 절연층으로 변형되지 않은 상기 반도체층의 상기 제1 영역의 층 두께 방향의 나머지 부분은 박막 트랜지스터의 채널부로서 이용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 불순물 함유 분위기하에서 엑시머 레이저를 이용하여 상기 제1 영역에 인접한 상기 반도체층의 제2 영역을 조사하여 불순물을 도핑시켜 변형시킴으로써 상기 도핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 절연층을 형성한 이후에, 레이저 어닐링을 수행하여 상기 엑시머 레이저에 의해 상기 절연층으로 변형되지 않은 상기 반도체층의 상기 제1 영역의 적어도 일부를 폴리실리콘 반도체층으로 변형시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 절연층을 형성한 이후에, 레이저 어닐링을 수행하여 상기 엑시머 레이저에 의해 상기 절연층으로 변형되지 않은 상기 반도체층의 상기 제1 영역의 적어도 일부를 폴리실리콘 반도체층으로 변형하는 단계; 및
    상기 제1 영역에 인접한 상기 반도체층의 제2 영역을 불순물 함유 분위기하에서 엑시머 레이저로 조사하여 상기 제2 영역을 도핑시켜 변형시킴으로써, 상기 도핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서, 상기 반도체층은 적어도 2개의 반도체 소자를 포함하며, 상기 적어도 2개의 반도체 소자의 상기 도핑층의 형성을 위한 상기 엑시머 레이저 조사 조건은 상기 적어도 2개의 반도체 소자의 상기 도핑층이 서로 실질적으로 상이한 두께를 갖도록 상이한 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 절연층으로 변형시키기 위해 이용되는 상기 엑시머 레이저는 상기 폴리실리콘 반도체층으로 변형하기 위한 상기 레이저 어닐링에 이용되는 레이저의 파장과는 상이한 파장을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제6항에 있어서, 상기 절연층으로 변형시키는데 이용되는 상기 엑시머 레이저는 상기 폴리실리콘 반도체층으로 변형하기 위한 상기 레이저 어닐링에 이용되는 레이저의 파장과는 상이한 파장을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 반도체층은 비-단결정 반도체인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 비-단결정 반도체는 비정질 반도체인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 절연층은 게이트 절연막의 기능을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 절연층을 형성하기 위한 상기 엑시머 레이저의 파장과는 상이한 파장을 갖는 제2 엑시머 레이저로 상기 제1 영역을 더 조사하여, 상기 변형된 영역 아래의 변형되지 않은 반도체 영역을 변형하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 변형된 영역 아래의 변형되지 않은 상기 반도체 영역을 변형하는 상기 단계는 상기 반도체 영역을 폴리실리콘으로 변환하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 반도체 장치에 있어서,
    절연 표면 상에 형성된 게이트 전극, 상기 게이트 전극 상에 게이트 절연층을 개재해서 제공된 반도체층, 상기 게이트 절연층과 접하는 측에 대향하는 상기 반도체층의 측 상에 제공된 도핑된 반도체층, 및 상기 게이트 절연층에 접하는 측에 대향하는 상기 반도체층의 측 상의 상기 게이트 전극에 대응하는 부분에서 상기 도핑된 반도체층에 인접하게 제공된 절연층을 포함하는 반도체 소자를 포함하되, 상기 반도체 소자의 상기 도핑된 반도체층과 상기 절연층의 표면들이 실질적으로 동일 평면 상에 있는 것을 특징으로 하는 반도체 장치.
  16. 제15항에 있어서, 상기 반도체 소자는 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제15항에 있어서, 상기 반도체 소자는 포토센서를 포함하는 것을 특징으로 하는 반도체 장치.
  18. 제15항에 있어서, 상기 절연층에 인접한 상기 반도체층은 폴리실리콘으로 제조된 것을 특징으로 하는 반도체 장치.
  19. 제15항에 있어서, 상기 반도체층은 비-단결정 반도체를 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서, 상기 비-단결정 반도체는 비정질 반도체인 것을 특징으로 하는 반도체 장치.
  21. 제13항에 있어서, 상기 제2 엑시머 레이저는 상기 절연층을 형성하는데 이용되는 상기 엑시머 레이저의 파장보다 더 긴 파장을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 반도체 장치의 제조 방법에 있어서,
    절연 표면 상에 반도체층을 형성하는 단계;
    산화 또는 질화 분위기 하에서 엑시머 레이저로 상기 반도체층의 제1 영역을 선택적으로 조사하여 상기 반도체층의 적어도 상기 제1 영역의 상기 엑시머 레이저가 조사된 측 상의 일부를 절연 물질로 변형하여 절연층을 형성하는 단계;
    상기 제1 영역에 인접하고 상기 제1 영역을 샌드위치하는 상기 반도체층의 영역을 불순물-함유 분위기 하에서 엑시머 레이저로 조사하여, 상기 반도체층의 상기 엑시머 레이저로 조사된 측 상의 부분에 불순물을 포함하는 도핑층을 형성하는 단계;
    상기 도핑층 상에 소스/드레인 전극의 형성을 위해 도전층을 형성하는 단계; 및
    상기 절연층 상에 게이트 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 게이트 전극, 게이트 절연층, 반도체층, 도핑된 반도체층 및 주전극이 박막트랜지스터와 포토센서를 평행하게 배열하도록 기판상에 형성되어 있는 반도체 장치의 제조 방법에 있어서,
    상기 반도체층을 증착한 후, 상기 반도체층의 표면측으로부터 엑시머 레이저를 부분적으로 조사하여 상기 반도체층을 상기 박막 트랜지스터의 절연층으로 변형시키는 단계; 및
    상기 엑시머 레이저를 다른 영역상에 조사하여 상기 반도체층을 도핑된 반도체층으로 변형시키는 단계 - 상기 도핑된 반도체층은 적어도 2개의 다른 막 두께를 가짐-
    를 포함하되,
    상기 도핑된 반도체층의 적어도 일부는 상기 박막 트랜지스터의 오믹 콘택층(ohmic contact layer)으로서 사용되며, 적어도 상기 도핑된 반도체층의 나머지 부분은 상기 포토센서의 전극으로서 사용되는 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제23항에 있어서,
    상기 박막 트랜지스터의 상기 절연층 하부의 영역을 레이저 어닐링에 의해 폴리실리콘 반도체층으로 변형시키는 단계를 더 포함하되, 상기 폴리실리콘 반도체층은 상기 박막 트랜지스터의 채널부로서 사용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제23항에 있어서,
    상기 도핑된 반도체층은 상기 포토센서의 두께가 상기 박막 트랜지스터의 두께보다 작도록 형성된 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019960042850A 1995-09-29 1996-09-30 반도체 장치와 그 제조방법 KR100265871B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP25220695 1995-09-29
JP95-252206 1995-09-29
JP95-252207 1995-09-29
JP95-252204 1995-09-29
JP25220795 1995-09-29
JP25220595 1995-09-29
JP25220495 1995-09-29
JP95-252205 1995-09-29
JP96-141510 1996-06-04
JP14151096 1996-06-04
JP96-243087 1996-09-13
JP8243087A JPH1056180A (ja) 1995-09-29 1996-09-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR100265871B1 true KR100265871B1 (ko) 2000-09-15

Family

ID=27552947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042850A KR100265871B1 (ko) 1995-09-29 1996-09-30 반도체 장치와 그 제조방법

Country Status (4)

Country Link
US (1) US6214684B1 (ko)
EP (1) EP0766294A3 (ko)
JP (1) JPH1056180A (ko)
KR (1) KR100265871B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
DE69839005T2 (de) * 1997-10-29 2009-01-08 Xerox Corp., Rochester Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
WO2009081775A1 (ja) 2007-12-25 2009-07-02 Ulvac, Inc. 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2009198703A (ja) * 2008-02-20 2009-09-03 Sony Corp 液晶表示装置およびその製造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390791A (en) * 1980-03-31 1983-06-28 Canon Kabushiki Kaisha Solid-state photoelectric transducer
JPS5914672A (ja) * 1982-07-16 1984-01-25 Nec Corp 薄膜トランジスタの製造方法
EP0655774A2 (en) * 1993-11-02 1995-05-31 Sony Corporation Method of forming polycrystalline silicon layer and surface treatment apparatus therefor
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895830A (ja) 1981-12-01 1983-06-07 Nec Corp 半導体装置の製造方法
JPS59201422A (ja) * 1983-04-30 1984-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH0612826B2 (ja) * 1984-10-22 1994-02-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPS61105870A (ja) * 1984-10-30 1986-05-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0728042B2 (ja) * 1986-02-20 1995-03-29 富士通株式会社 Ｓｏｉ型ｍｏｓｆｅｔの製造方法
US4724219A (en) * 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JPS6450558A (en) 1987-08-21 1989-02-27 Canon Kk Photoelectric converter and manufacture thereof
JPH01212481A (ja) * 1988-02-20 1989-08-25 Fujitsu General Ltd 薄膜半導体装置の製造方法
JP2600827B2 (ja) * 1988-07-23 1997-04-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JPH0516372A (ja) 1991-07-16 1993-01-26 Rohm Co Ltd インクジエツトプリントヘツドの製造方法
JPH0563172A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
JPH0669504A (ja) 1992-08-21 1994-03-11 Masatoshi Utaka 高移動度薄膜トランジスタ（ｔｆｔ）の構造及び製造方法
US5315144A (en) 1992-09-18 1994-05-24 Harris Corporation Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor
JP3173747B2 (ja) 1992-10-09 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
US5316969A (en) * 1992-12-21 1994-05-31 Board Of Trustees Of The Leland Stanford Junior University Method of shallow junction formation in semiconductor devices using gas immersion laser doping
JPH0758712B2 (ja) * 1993-02-18 1995-06-21 日本電気株式会社 配線の形成方法
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3066944B2 (ja) 1993-12-27 2000-07-17 キヤノン株式会社 光電変換装置、その駆動方法及びそれを有するシステム
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390791A (en) * 1980-03-31 1983-06-28 Canon Kabushiki Kaisha Solid-state photoelectric transducer
JPS5914672A (ja) * 1982-07-16 1984-01-25 Nec Corp 薄膜トランジスタの製造方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
EP0655774A2 (en) * 1993-11-02 1995-05-31 Sony Corporation Method of forming polycrystalline silicon layer and surface treatment apparatus therefor

Also Published As

Publication number Publication date
EP0766294A2 (en) 1997-04-02
JPH1056180A (ja) 1998-02-24
US6214684B1 (en) 2001-04-10
EP0766294A3 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
KR100265871B1 (ko) 반도체 장치와 그 제조방법
US7164164B2 (en) Display device and photoelectric conversion device
US6504175B1 (en) Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US5712494A (en) Thin film field effect transistor having an extension portion acting as a light shield and back gate
US7498189B2 (en) Method of producing a radiation detector with a polysilicon converting layer
EP0523768A2 (en) Thin-film transistor manufacture
US6380009B1 (en) Method of manufacturing thin film transistors
KR100621488B1 (ko) 박막 트랜지스터와 이를 포함하는 전자 장치
JPH05243547A (ja) 薄膜光センサ
US6777685B2 (en) Imaging array and methods for fabricating same
US7061019B2 (en) Semiconductor circuit array substrate with a photo-electric sensor portion
JP2003347556A (ja) 薄膜トランジスタ平面ディスプレイパネル及びその製造方法
JP4559036B2 (ja) 撮影アレイ及びその製造方法
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP3059514B2 (ja) 光電変換装置ならびにイメージセンサおよびそれらの作製方法
JP2865284B2 (ja) 薄膜半導体デバイス
KR20020056000A (ko) 엑스-선 검출소자 및 그 제조방법
JP3029288B2 (ja) 液晶表示装置
KR100308750B1 (ko) 박막반도체장치및그제조방법
JP3410411B2 (ja) イメージセンサ及びその作製方法
KR100856864B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터
JPH0933944A (ja) 液晶表示装置
JP3234201B2 (ja) 半導体装置
KR20020056001A (ko) 엑스-선 검출소자의 제조방법
JP3229304B2 (ja) 絶縁ゲート型電界効果トランジスタおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080523

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee