JP2003347556A - 薄膜トランジスタ平面ディスプレイパネル及びその製造方法 - Google Patents
薄膜トランジスタ平面ディスプレイパネル及びその製造方法Info
- Publication number
- JP2003347556A JP2003347556A JP2003024064A JP2003024064A JP2003347556A JP 2003347556 A JP2003347556 A JP 2003347556A JP 2003024064 A JP2003024064 A JP 2003024064A JP 2003024064 A JP2003024064 A JP 2003024064A JP 2003347556 A JP2003347556 A JP 2003347556A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- gate
- tft
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005286 illumination Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタ（ＴＦＴ）平面ディスプレ
イパネル構造において、素子の漏電電流の増加や画質の
劣化の原因となる、ＴＦＴがオフのときのバックライト
光源からの照明光に起因するチャンネル領域中の光電流
の発生を防止する。 【解決手段】 透光性基板３００上に形成されたバッフ
ァ層３０２と、バッファ層３０２の上に形成され、チャ
ンネル領域３１２を含むトップゲートＴＦＴ構造と、バ
ックライト光源とトップゲートＴＦＴ構造との間に形成
され、バックライト光源による照明光からチャンネル領
域３１２を保護するために、実質的にチャンネル領域３
１２と位置合わせされた遮光構造３０１を備える。
イパネル構造において、素子の漏電電流の増加や画質の
劣化の原因となる、ＴＦＴがオフのときのバックライト
光源からの照明光に起因するチャンネル領域中の光電流
の発生を防止する。 【解決手段】 透光性基板３００上に形成されたバッフ
ァ層３０２と、バッファ層３０２の上に形成され、チャ
ンネル領域３１２を含むトップゲートＴＦＴ構造と、バ
ックライト光源とトップゲートＴＦＴ構造との間に形成
され、バックライト光源による照明光からチャンネル領
域３１２を保護するために、実質的にチャンネル領域３
１２と位置合わせされた遮光構造３０１を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、平面ディスプレイ
パネルの構成、特に薄膜トランジスタ（ＴＦＴ）平面デ
ィスプレイパネルの構成に関する。また、本発明は、薄
膜トランジスタ（ＴＦＴ）平面ディスプレイパネルの構
成製造方法に関する。
パネルの構成、特に薄膜トランジスタ（ＴＦＴ）平面デ
ィスプレイパネルの構成に関する。また、本発明は、薄
膜トランジスタ（ＴＦＴ）平面ディスプレイパネルの構
成製造方法に関する。
【０００２】
【従来の技術】製造技術の進歩により、近い将来、液晶
ディスプレイ（ＬＣＤ）は、従来の陰極線管（ＣＲＴ）
ディスプレイにとって代わり、ディスプレイ分野のリー
ダーとなることが期待されている。薄膜トランジスタ
（ＴＦＴ）ＬＣＤは、その中でも特に一般的である。従
来のＴＦＴ−ＬＣＤの１画素の概略的な回路図を図１に
示す。１画素は、ＴＦＴスイッチユニット１１、液晶デ
ィスプレイユニット１２及び電化蓄積用コンデンサ１３
を含む。電化蓄積用コンデンサ１３は、液晶ディスプレ
イユニット１２のバックアップとして機能すると同時
に、電化を蓄積するためのコンデンサとしても機能す
る。そのため、ＴＦＴがオフしたときに生じる液晶ディ
スプレイユニット１２の急激な電圧降下を回避すること
ができる。
ディスプレイ（ＬＣＤ）は、従来の陰極線管（ＣＲＴ）
ディスプレイにとって代わり、ディスプレイ分野のリー
ダーとなることが期待されている。薄膜トランジスタ
（ＴＦＴ）ＬＣＤは、その中でも特に一般的である。従
来のＴＦＴ−ＬＣＤの１画素の概略的な回路図を図１に
示す。１画素は、ＴＦＴスイッチユニット１１、液晶デ
ィスプレイユニット１２及び電化蓄積用コンデンサ１３
を含む。電化蓄積用コンデンサ１３は、液晶ディスプレ
イユニット１２のバックアップとして機能すると同時
に、電化を蓄積するためのコンデンサとしても機能す
る。そのため、ＴＦＴがオフしたときに生じる液晶ディ
スプレイユニット１２の急激な電圧降下を回避すること
ができる。
【０００３】図２（ａ）〜（ｃ）は、ＴＦＴ−ＬＣＤの
低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ−ＴＦ
Ｔ）の従来の製造方法のステップを描いた図である。図
２（ａ）に示すように、例えばシリコンの二酸化物でで
きたバッファ層２１がガラス基板２０上に形成されてい
る。イントリンシックアモルファスシリコン（ｉ−ａ−
Ｓｉ）層がバッファ層２１上に形成されており、レーザ
結晶化によりイントリンシック多結晶シリコン（Ｉ−ｐ
ｏｌｙ−Ｓｉ）層２２に変換される。イントリンシック
多結晶シリコン層２２の上面には、フォトレジストマス
ク構造２３が、マスキング及びマイクロフォトリトグラ
フ手順によって形成されている。さらに、イントリンシ
ック多結晶シリコン層２２のうちフォトレジストマスク
構造２３から露出している部分は、ＮチャンネルＴＦＴ
のソース／ドレイン領域を形成するために、例えばヒ素
（Ａｓ）又はリン（Ｐ）ドーパントと共にＮ型インプラ
ンテーション（着床）手順により処理されている。
低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ−ＴＦ
Ｔ）の従来の製造方法のステップを描いた図である。図
２（ａ）に示すように、例えばシリコンの二酸化物でで
きたバッファ層２１がガラス基板２０上に形成されてい
る。イントリンシックアモルファスシリコン（ｉ−ａ−
Ｓｉ）層がバッファ層２１上に形成されており、レーザ
結晶化によりイントリンシック多結晶シリコン（Ｉ−ｐ
ｏｌｙ−Ｓｉ）層２２に変換される。イントリンシック
多結晶シリコン層２２の上面には、フォトレジストマス
ク構造２３が、マスキング及びマイクロフォトリトグラ
フ手順によって形成されている。さらに、イントリンシ
ック多結晶シリコン層２２のうちフォトレジストマスク
構造２３から露出している部分は、ＮチャンネルＴＦＴ
のソース／ドレイン領域を形成するために、例えばヒ素
（Ａｓ）又はリン（Ｐ）ドーパントと共にＮ型インプラ
ンテーション（着床）手順により処理されている。
【０００４】図２（ｂ）に示すように、フォトレジスト
マスク２３を除去した後、ゲート絶縁体２４を形成する
ために、例えばシリコン二酸化物でできた絶縁層が、結
果的に生じた基板上に供給される。次に、スパッタリン
グにより、ゲート絶縁体２４の上にゲート導電層を塗布
し、別のマスキング及びマイクロフォトリトグラフ手順
により、ゲート導電構造２５を形成する。ゲート導電構
造２５は、イントリンシックポリシリコン層２２中にト
レースＮ型ドーパントを供給するために、以下のインプ
ランテーション手順においてマスクとして用いられる。
それゆえ、軽くドープされたドレイン（ＬＤＤ）領域２
２２がそれらの間のＮチャンネル２８と共に形成され
る。
マスク２３を除去した後、ゲート絶縁体２４を形成する
ために、例えばシリコン二酸化物でできた絶縁層が、結
果的に生じた基板上に供給される。次に、スパッタリン
グにより、ゲート絶縁体２４の上にゲート導電層を塗布
し、別のマスキング及びマイクロフォトリトグラフ手順
により、ゲート導電構造２５を形成する。ゲート導電構
造２５は、イントリンシックポリシリコン層２２中にト
レースＮ型ドーパントを供給するために、以下のインプ
ランテーション手順においてマスクとして用いられる。
それゆえ、軽くドープされたドレイン（ＬＤＤ）領域２
２２がそれらの間のＮチャンネル２８と共に形成され
る。
【０００５】図２（ｃ）に示すように、その後、中間の
誘電体層２６が、結果的に生じた基板の上面に塗布さ
れ、コンタクトホール２６１が適切な位置に決められ
る。そして、金属導電層がスパッタリングにより形成さ
れ、かつソース／ドレイン結線構造２７となるようにコ
ンタクトホール２６１中に充填される。
誘電体層２６が、結果的に生じた基板の上面に塗布さ
れ、コンタクトホール２６１が適切な位置に決められ
る。そして、金属導電層がスパッタリングにより形成さ
れ、かつソース／ドレイン結線構造２７となるようにコ
ンタクトホール２６１中に充填される。
【０００６】
【発明が解決しようとする課題】ＬＴＰＳ−ＴＦＴは変
形されたＴＦＴ構造、すなわちボトムゲート構造からト
ップゲート構造に変更されたものであるので、ＬＴＰＳ
−ＴＦＴは、より優れた素子特性を有している。しかし
ながら、このようなトップゲートＬＴＰＳ−ＴＦＴ構造
は、バックライトに照らされたチャンネル２８によって
もたらされる欠点を有している。ＬＴＰＳ−ＴＦＴがオ
フ状態にあるとき、バックライト光源からの照明光によ
りチャンネル領域２８中に大きな光電流が生じる。この
ような状況下で、素子の漏電電流が増加し、液晶のグレ
ースケールの変化に悪影響を及ぼしたり、画質を劣化さ
せるようなエラーが起こりやすい。
形されたＴＦＴ構造、すなわちボトムゲート構造からト
ップゲート構造に変更されたものであるので、ＬＴＰＳ
−ＴＦＴは、より優れた素子特性を有している。しかし
ながら、このようなトップゲートＬＴＰＳ−ＴＦＴ構造
は、バックライトに照らされたチャンネル２８によって
もたらされる欠点を有している。ＬＴＰＳ−ＴＦＴがオ
フ状態にあるとき、バックライト光源からの照明光によ
りチャンネル領域２８中に大きな光電流が生じる。この
ような状況下で、素子の漏電電流が増加し、液晶のグレ
ースケールの変化に悪影響を及ぼしたり、画質を劣化さ
せるようなエラーが起こりやすい。
【０００７】そこで、従来技術において遭遇する上記状
況に対処するために、本発明の目的は、薄膜トランジス
タ（ＴＦＴ）平面ディスプレイパネル及びＴＦＴ平面デ
ィスプレイパネルの製造方法を提供することにある。
況に対処するために、本発明の目的は、薄膜トランジス
タ（ＴＦＴ）平面ディスプレイパネル及びＴＦＴ平面デ
ィスプレイパネルの製造方法を提供することにある。
【０００８】また、本発明の目的は、トップゲートＴＦ
Ｔ構造のチャンネル領域における光電流の発生を効果的
に減少させると共に素子の漏電電流を防止するためのＴ
ＦＴ−ＬＣＤパネル構造及びＴＦＴ−ＬＣＤパネル構造
の製造方法を提供することにある。
Ｔ構造のチャンネル領域における光電流の発生を効果的
に減少させると共に素子の漏電電流を防止するためのＴ
ＦＴ−ＬＣＤパネル構造及びＴＦＴ−ＬＣＤパネル構造
の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、薄膜トランジスタ（ＴＦＴ）平
面ディスプレイパネル構造であって、透光性基板と、前
記透光性基板の上に形成されたバッファ層と、前記バッ
ファ層の上に形成され、チャンネル領域を含むトップゲ
ートＴＦＴ構造と、バックライト光源と前記トップゲー
トＴＦＴ構造との間に形成され、前記バックライト光源
による照明光から前記チャンネル領域を保護するため
に、実質的に前記チャンネル領域と位置合わせされた遮
光構造を備える。
め、請求項１の発明は、薄膜トランジスタ（ＴＦＴ）平
面ディスプレイパネル構造であって、透光性基板と、前
記透光性基板の上に形成されたバッファ層と、前記バッ
ファ層の上に形成され、チャンネル領域を含むトップゲ
ートＴＦＴ構造と、バックライト光源と前記トップゲー
トＴＦＴ構造との間に形成され、前記バックライト光源
による照明光から前記チャンネル領域を保護するため
に、実質的に前記チャンネル領域と位置合わせされた遮
光構造を備える。
【００１０】例えば、透光性基板はガラス基板とするこ
とができる。また、例えば、バッファ層は窒化珪素、シ
リコン酸化物又はそれらの組み合わせで形成することが
できる。
とができる。また、例えば、バッファ層は窒化珪素、シ
リコン酸化物又はそれらの組み合わせで形成することが
できる。
【００１１】請求項２の発明は、請求項１の構造におい
て、前記遮光構造は、前記バックライト光源と前記バッ
ファ層の間に形成されているか又は前記バッファ層の中
に形成されていることを特徴とする。
て、前記遮光構造は、前記バックライト光源と前記バッ
ファ層の間に形成されているか又は前記バッファ層の中
に形成されていることを特徴とする。
【００１２】請求項３の発明は、請求項１又は請求項２
の構造において、前記遮光構造は、クロム（Ｃｒ）、モ
リブデン（Ｍｏ）、タングステン（Ｗ）及び有機材料か
らなるグループから選択されたいずれかの材料で形成さ
れていることを特徴とする。
の構造において、前記遮光構造は、クロム（Ｃｒ）、モ
リブデン（Ｍｏ）、タングステン（Ｗ）及び有機材料か
らなるグループから選択されたいずれかの材料で形成さ
れていることを特徴とする。
【００１３】請求項４の発明は、請求項１の構造におい
て、前記トップゲートＴＦＴ構造は、前記バッファ層の
上に形成され、またその中に前記チャンネル領域及びソ
ース／ドレイン領域が形成された半導体層と、前記半導
体層の上に形成されたゲート絶縁構造と、前記チャンネ
ル領域よりも上の前記ゲート絶縁構造上に形成されたゲ
ート導電構造と、前記ゲート導電構造及び前記ゲート絶
縁構造の上に形成された誘電体層と、前記誘電体層の上
に形成され、前記半導体層中の前記ソース／ドレイン領
域に接触するために、前記ゲート絶縁構造及び前記誘電
体層を貫通する導電線構造を含むことを特徴とする。
て、前記トップゲートＴＦＴ構造は、前記バッファ層の
上に形成され、またその中に前記チャンネル領域及びソ
ース／ドレイン領域が形成された半導体層と、前記半導
体層の上に形成されたゲート絶縁構造と、前記チャンネ
ル領域よりも上の前記ゲート絶縁構造上に形成されたゲ
ート導電構造と、前記ゲート導電構造及び前記ゲート絶
縁構造の上に形成された誘電体層と、前記誘電体層の上
に形成され、前記半導体層中の前記ソース／ドレイン領
域に接触するために、前記ゲート絶縁構造及び前記誘電
体層を貫通する導電線構造を含むことを特徴とする。
【００１４】請求項５の発明は、請求項４の構造におい
て、前記ソース／ドレイン領域の次に配置され、その間
に前記チャンネル領域を挟む、軽くドープされたドレイ
ン領域を更に備えたことを特徴とする。
て、前記ソース／ドレイン領域の次に配置され、その間
に前記チャンネル領域を挟む、軽くドープされたドレイ
ン領域を更に備えたことを特徴とする。
【００１５】例えば、半導体層は多結晶シリコン層とす
ることができる。好ましくは、ゲート導電構造は、クロ
ム（Ｃｒ）、タングステンモリブデン（ＷＭｏ）、タン
タル（Ｔａ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）で
形成されている。例えば、ゲート絶縁構造はシリコン酸
化物で形成することができる。
ることができる。好ましくは、ゲート導電構造は、クロ
ム（Ｃｒ）、タングステンモリブデン（ＷＭｏ）、タン
タル（Ｔａ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）で
形成されている。例えば、ゲート絶縁構造はシリコン酸
化物で形成することができる。
【００１６】請求項６の発明は、請求項１の構造におい
て、前記遮光構造によるブラックマトリックスを更に備
えたことを特徴とする。
て、前記遮光構造によるブラックマトリックスを更に備
えたことを特徴とする。
【００１７】例えば、トップゲートＴＦＴ構造は、低温
多結晶シリコン（ＬＴＰＳ）ＴＦＴとすることができ
る。
多結晶シリコン（ＬＴＰＳ）ＴＦＴとすることができ
る。
【００１８】請求項７の発明は、薄膜トランジスタ（Ｔ
ＦＴ）平面ディスプレイパネル構造の製造方法であっ
て、透光性基板を用意する工程と、前記透光性基板上に
遮光構造を形成する工程と、第１のバッファ層及びトッ
プゲートＴＦＴ構造を、前記トップゲートＴＦＴ構造の
チャンネル領域が前記遮光構造に対して実質的に位置合
わせされるように、結果的に生じた基板上に順に形成す
る工程とを備える。
ＦＴ）平面ディスプレイパネル構造の製造方法であっ
て、透光性基板を用意する工程と、前記透光性基板上に
遮光構造を形成する工程と、第１のバッファ層及びトッ
プゲートＴＦＴ構造を、前記トップゲートＴＦＴ構造の
チャンネル領域が前記遮光構造に対して実質的に位置合
わせされるように、結果的に生じた基板上に順に形成す
る工程とを備える。
【００１９】請求項８の発明は、請求項７に記載の方法
において、前記遮光構造は、前記透光性基板上の遮光層
をスパッタリングすることによって形成され、フォトリ
トグラフ処理により、前記遮光層を位置決め及びエッチ
ングすることを特徴とする。
において、前記遮光構造は、前記透光性基板上の遮光層
をスパッタリングすることによって形成され、フォトリ
トグラフ処理により、前記遮光層を位置決め及びエッチ
ングすることを特徴とする。
【００２０】請求項９の発明は、請求項８の方法におい
て、前記遮光構造を前記第１のバッファ層と第２のバッ
ファ層の間に配置するように、前記遮光構造の形成に先
立って、前記透光性基板上に第２のバッファ層を形成す
る工程を更に備えたことを特徴とする。
て、前記遮光構造を前記第１のバッファ層と第２のバッ
ファ層の間に配置するように、前記遮光構造の形成に先
立って、前記透光性基板上に第２のバッファ層を形成す
る工程を更に備えたことを特徴とする。
【００２１】請求項１０の発明は、請求項７の方法にお
いて、前記トップゲートＴＦＴ構造は、前記透光性基板
の第１の側の第１のバッファ層上に半導体層及びフォト
レジストを順に形成する工程と、前記フォトレジストの
露光された部分と露光されていない部分を位置決めする
ために、マスクとしての遮光構造を有する前記透光性基
板の第１の側とは反対側の第２の側から露光光源により
露光し、前記フォトレジストの露光された部分を除去す
る工程と、ソース／ドレイン領域を形成するために、前
記フォトレジストの露光されていない部分をマスクとし
て使用して、前記半導体層上に濃密にドーピングするイ
オンインプランテーション手順を続行する工程と、前記
半導体層上にゲート絶縁層及び第１の導電層を順に形成
し、前記トップゲートＴＦＴ構造のゲート導電構造を構
成するために、前記第１の導電層上に第１のマスキング
及びフォトリトグラフ処理を施す工程と、前記ゲート導
電構造が形成された前記ゲート絶縁層の上に誘電体層を
形成し、コンタクトホールを形成するために、前記ゲー
ト絶縁層及び前記誘電体層上に第２のマスキング及びフ
ォトリトグラフ処理を施す工程と、前記コンタクトホー
ルを通って前記ソース／ドレイン領域と接続するように
前記誘電体層上に第２の導電層を形成し、ソース／ドレ
イン結線構造を形成するために、前記第２の導電層上に
第３のマスキング及びフォトリトグラフ処理を施す工程
とによって作成されることを特徴とする。
いて、前記トップゲートＴＦＴ構造は、前記透光性基板
の第１の側の第１のバッファ層上に半導体層及びフォト
レジストを順に形成する工程と、前記フォトレジストの
露光された部分と露光されていない部分を位置決めする
ために、マスクとしての遮光構造を有する前記透光性基
板の第１の側とは反対側の第２の側から露光光源により
露光し、前記フォトレジストの露光された部分を除去す
る工程と、ソース／ドレイン領域を形成するために、前
記フォトレジストの露光されていない部分をマスクとし
て使用して、前記半導体層上に濃密にドーピングするイ
オンインプランテーション手順を続行する工程と、前記
半導体層上にゲート絶縁層及び第１の導電層を順に形成
し、前記トップゲートＴＦＴ構造のゲート導電構造を構
成するために、前記第１の導電層上に第１のマスキング
及びフォトリトグラフ処理を施す工程と、前記ゲート導
電構造が形成された前記ゲート絶縁層の上に誘電体層を
形成し、コンタクトホールを形成するために、前記ゲー
ト絶縁層及び前記誘電体層上に第２のマスキング及びフ
ォトリトグラフ処理を施す工程と、前記コンタクトホー
ルを通って前記ソース／ドレイン領域と接続するように
前記誘電体層上に第２の導電層を形成し、ソース／ドレ
イン結線構造を形成するために、前記第２の導電層上に
第３のマスキング及びフォトリトグラフ処理を施す工程
とによって作成されることを特徴とする。
【００２２】請求項１１の発明は、請求項１０の方法に
おいて、前記トップゲートＴＦＴ構造は、マスクとして
前記ゲート導電層を用い、前記半導体層上に軽くドープ
するイオンインプランテーション手順を施すことにより
形成された軽くドープされたドレイン領域を更に備えた
ことを特徴とする。
おいて、前記トップゲートＴＦＴ構造は、マスクとして
前記ゲート導電層を用い、前記半導体層上に軽くドープ
するイオンインプランテーション手順を施すことにより
形成された軽くドープされたドレイン領域を更に備えた
ことを特徴とする。
【００２３】
【発明の実施の形態】本発明について、特に以下の実施
の形態を参照しつつ具体的に説明する。以下に記載した
本発明の好適な実施の形態は、説明の目的のためだけに
例示されたものであって、発明を網羅するものでもな
く、記載されたその形態だけに限定されるものではな
い。
の形態を参照しつつ具体的に説明する。以下に記載した
本発明の好適な実施の形態は、説明の目的のためだけに
例示されたものであって、発明を網羅するものでもな
く、記載されたその形態だけに限定されるものではな
い。
【００２４】本発明は、チャンネル領域におけるバック
ライト光源からの照明光に起因する漏電電流の問題を解
決するためのＴＦＴ−ＬＣＤパネル構造及びＴＦＴ−Ｌ
ＣＤパネル構造の製造方法を提供する。本発明に係るＴ
ＦＴ−ＬＣＤパネル構造は、バックライト光源とトップ
ゲートＴＦＴ構造の間に形成され、バックライト光源に
よる照明光からチャンネル領域を保護するためにチャン
ネル領域と実質的に位置合わせされた遮光構造を含む。
それゆえ、ＴＦＴがオフのときに生じる素子の漏電電流
は、効果的に減少されるであろう。
ライト光源からの照明光に起因する漏電電流の問題を解
決するためのＴＦＴ−ＬＣＤパネル構造及びＴＦＴ−Ｌ
ＣＤパネル構造の製造方法を提供する。本発明に係るＴ
ＦＴ−ＬＣＤパネル構造は、バックライト光源とトップ
ゲートＴＦＴ構造の間に形成され、バックライト光源に
よる照明光からチャンネル領域を保護するためにチャン
ネル領域と実質的に位置合わせされた遮光構造を含む。
それゆえ、ＴＦＴがオフのときに生じる素子の漏電電流
は、効果的に減少されるであろう。
【００２５】図３〜図５は、本発明に係るＴＦＴ−ＬＣ
Ｄパネルの製造方法の各工程（ａ）〜（ｇ）を描いた断
面図である。図３における工程（ａ）に示すように、は
じめに、透光性基板３００の上に遮光層３０を形成す
る。そして、工程（ｂ）に示すように、遮光構造３０１
の位置決め及びエッチングをマスキング及びフォトリト
グラフ処理により行う。
Ｄパネルの製造方法の各工程（ａ）〜（ｇ）を描いた断
面図である。図３における工程（ａ）に示すように、は
じめに、透光性基板３００の上に遮光層３０を形成す
る。そして、工程（ｂ）に示すように、遮光構造３０１
の位置決め及びエッチングをマスキング及びフォトリト
グラフ処理により行う。
【００２６】工程（ｃ）に示すように、バッファ層３０
２及びアモルファスシリコン（ａ−Ｓｉ：Ｈ）層３１
を、結果的に生じた遮光層３０１を有する透光性基板３
００の上に連続的に形成する。そして、アモルファスシ
リコン層３１を、レーザ結晶化処理によりポリシリコン
層３０４に変換する。
２及びアモルファスシリコン（ａ−Ｓｉ：Ｈ）層３１
を、結果的に生じた遮光層３０１を有する透光性基板３
００の上に連続的に形成する。そして、アモルファスシ
リコン層３１を、レーザ結晶化処理によりポリシリコン
層３０４に変換する。
【００２７】図４における工程（ｄ）に示すように、フ
ォトレジスト層をポリシリコン層３０４の上に形成し、
遮光構造３０１をマスクとして用いて、バックライト光
源により露光する。フォトレジストの露光された部分を
除去する。フォトレジストの露光されていない部分は、
フォトレジストマスク構造３０５を形成する。
ォトレジスト層をポリシリコン層３０４の上に形成し、
遮光構造３０１をマスクとして用いて、バックライト光
源により露光する。フォトレジストの露光された部分を
除去する。フォトレジストの露光されていない部分は、
フォトレジストマスク構造３０５を形成する。
【００２８】そして、工程（ｅ）に示すように、フォト
レジストマスク構造３０５をマスクとして用いて、ポリ
シリコン層３０４中にソース／ドレイン領域３０６を形
成するために、濃密にドーピングするイオンインプラン
テーション手順を続行する。
レジストマスク構造３０５をマスクとして用いて、ポリ
シリコン層３０４中にソース／ドレイン領域３０６を形
成するために、濃密にドーピングするイオンインプラン
テーション手順を続行する。
【００２９】図５における工程（ｆ）に示すように、フ
ォトレジストマスク構造３０５を除去した後、ゲート絶
縁層３０７及び導電層が順に、結果的に生じた構造の上
に形成され、ゲート導電構造３０８を形成するために、
導電層は、さらにマスキング及びフォトリトグラフ処理
により、位置決め及びエッチングされる。そして、ゲー
ト導電構造３０８をマスクとして用いて、トレースＮ型
ドーパントインプランテーション手順により、軽くドー
プされたドレイン領域３０９が形成される。
ォトレジストマスク構造３０５を除去した後、ゲート絶
縁層３０７及び導電層が順に、結果的に生じた構造の上
に形成され、ゲート導電構造３０８を形成するために、
導電層は、さらにマスキング及びフォトリトグラフ処理
により、位置決め及びエッチングされる。そして、ゲー
ト導電構造３０８をマスクとして用いて、トレースＮ型
ドーパントインプランテーション手順により、軽くドー
プされたドレイン領域３０９が形成される。
【００３０】工程（ｇ）に示すように、結果的に生じた
工程（ｆ）の構造の上に中間の誘電体層３１０を形成し
た後、コンタクトホール３２を適切な位置に設けるため
に更なるマスキング及びフォトリトグラフ処理を実行す
る。そして、他の導電層を中間の誘電体層３１０の上に
形成し、かつコンタクトホール３２に充填し、さらにソ
ース／ドレイン結線構造３１１を形成するために、マス
キング及びフォトリトグラフ処理により、位置決め及び
エッチングされる。それゆえ、チャンネル領域３１２を
含むトップゲートＴＦＴ構造が、バックライト光源によ
る照明光からチャンネル層３１２を保護するために、チ
ャンネル領域３１２と実質的に位置合わせされた遮光構
造３０１を有するバッファ層３０２の上に形成される。
工程（ｆ）の構造の上に中間の誘電体層３１０を形成し
た後、コンタクトホール３２を適切な位置に設けるため
に更なるマスキング及びフォトリトグラフ処理を実行す
る。そして、他の導電層を中間の誘電体層３１０の上に
形成し、かつコンタクトホール３２に充填し、さらにソ
ース／ドレイン結線構造３１１を形成するために、マス
キング及びフォトリトグラフ処理により、位置決め及び
エッチングされる。それゆえ、チャンネル領域３１２を
含むトップゲートＴＦＴ構造が、バックライト光源によ
る照明光からチャンネル層３１２を保護するために、チ
ャンネル領域３１２と実質的に位置合わせされた遮光構
造３０１を有するバッファ層３０２の上に形成される。
【００３１】図６〜図８は、本発明に係るＴＦＴ−ＬＣ
Ｄパネルの別の製造方法の各工程（Ａ）〜（Ｆ）を描い
た断面図である。図６における工程（Ａ）に示すよう
に、透光性基板４００の上にバッファ層４０２１及び遮
光層を順に形成する。次に、遮光構造４０１を位置決め
するようにマスキング及びフォトリトグラフ処理を実行
する。
Ｄパネルの別の製造方法の各工程（Ａ）〜（Ｆ）を描い
た断面図である。図６における工程（Ａ）に示すよう
に、透光性基板４００の上にバッファ層４０２１及び遮
光層を順に形成する。次に、遮光構造４０１を位置決め
するようにマスキング及びフォトリトグラフ処理を実行
する。
【００３２】工程（Ｂ）に示すように、別のバッファ層
４０２２及びアモルファスシリコン（ｓ−Ｓｉ：Ｈ）層
を、遮光構造４０１を有するバッファ層４０２１の上に
順に形成する。そして、アモルファスシリコン層は、レ
ーザ結晶化処理によりポリシリコン層４０４に変換され
る。バッファ層４０２１及び４０２２を形成するための
材料は、同じものであってもよいし、異なるものであっ
てもよいことは理解されるであろう。
４０２２及びアモルファスシリコン（ｓ−Ｓｉ：Ｈ）層
を、遮光構造４０１を有するバッファ層４０２１の上に
順に形成する。そして、アモルファスシリコン層は、レ
ーザ結晶化処理によりポリシリコン層４０４に変換され
る。バッファ層４０２１及び４０２２を形成するための
材料は、同じものであってもよいし、異なるものであっ
てもよいことは理解されるであろう。
【００３３】図７及び図８における工程（Ｃ）〜（Ｆ）
に示すように、トップゲートＴＦＴ構造及び遮光構造機
能を製作するための以下のステップは、図４及び図５に
おける工程（ｄ）〜（ｇ）に示したステップと同様であ
るため、ここでは改めて記載しない。図７及び図８に付
した参照符号４０５、４０６、４０７、４０８、４０
９、４１０、４１１、４１２は、それぞれフォトレジス
トマスク構造、ソース／ドレイン領域、誘電体層、ソー
ス／ドレイン結線構造及びチャンネル領域を示す。
に示すように、トップゲートＴＦＴ構造及び遮光構造機
能を製作するための以下のステップは、図４及び図５に
おける工程（ｄ）〜（ｇ）に示したステップと同様であ
るため、ここでは改めて記載しない。図７及び図８に付
した参照符号４０５、４０６、４０７、４０８、４０
９、４１０、４１１、４１２は、それぞれフォトレジス
トマスク構造、ソース／ドレイン領域、誘電体層、ソー
ス／ドレイン結線構造及びチャンネル領域を示す。
【００３４】上記実施の形態において、透光性基板を透
光性ガラスとすることができる。導電層は、スパッタリ
ング手順により、クロム（Ｃｒ）、タングステンモリブ
デン（ＷＭｏ）、タンタル（Ｔａ）、アルミニウム（Ａ
ｌ）又は銅（Ｃｕ）で形成され、一般的には２００ｎｍ
程度の厚さを有する。バッファ層は、プラズマで促進さ
れたＣＶＤ（ＰＥＣＶＤ：Plasma Enhanced Chemical V
apor Deposition)法により、窒化珪素(silicon nitrid
e)、シリコン酸化物(silicon oxide)又はこれらの組み
合わせで形成され、一般的に６００ｎｍ程度の厚さを有
する。
光性ガラスとすることができる。導電層は、スパッタリ
ング手順により、クロム（Ｃｒ）、タングステンモリブ
デン（ＷＭｏ）、タンタル（Ｔａ）、アルミニウム（Ａ
ｌ）又は銅（Ｃｕ）で形成され、一般的には２００ｎｍ
程度の厚さを有する。バッファ層は、プラズマで促進さ
れたＣＶＤ（ＰＥＣＶＤ：Plasma Enhanced Chemical V
apor Deposition)法により、窒化珪素(silicon nitrid
e)、シリコン酸化物(silicon oxide)又はこれらの組み
合わせで形成され、一般的に６００ｎｍ程度の厚さを有
する。
【００３５】遮光層は、スパッタリング手順により、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）又はタングステン
（Ｗ）などの相対的に高い融点を有する不透明な材料で
形成され、好ましくは６００ｎｍ程度の厚さを有する。
遮光層は、また有機材料で形成することも可能である。
アモルファスシリコン層は、一般的にレーザ結晶化処理
の前に、高温加熱炉中で３０分間アニール及び脱水素処
理される。レーザ結晶化は、４００ｍＪ／ｃｍ２のエネ
ルギーで１００ショット実行される。アモルファスシリ
コン層の厚さは、一般的に５０ｎｍ程度である。
ロム（Ｃｒ）、モリブデン（Ｍｏ）又はタングステン
（Ｗ）などの相対的に高い融点を有する不透明な材料で
形成され、好ましくは６００ｎｍ程度の厚さを有する。
遮光層は、また有機材料で形成することも可能である。
アモルファスシリコン層は、一般的にレーザ結晶化処理
の前に、高温加熱炉中で３０分間アニール及び脱水素処
理される。レーザ結晶化は、４００ｍＪ／ｃｍ２のエネ
ルギーで１００ショット実行される。アモルファスシリ
コン層の厚さは、一般的に５０ｎｍ程度である。
【００３６】濃密にドーピングするイオンインプランテ
ーション手順は、ドーパントとしてのＡｓ又はＰイオン
と共に、１×１０１５ｃｍ−２程度の吸収量の下で実行
される。トレースＮ型ドーパントインプランテーション
手順は、１×１０１３ｃｍ− ２程度の吸収量の下で実行
される。ゲート絶縁層は、ＰＥＣＶＤ法により形成さ
れ、また、一般的にシリコン酸化物で形成され、一般的
に１００ｎｍ程度の厚さを有する。
ーション手順は、ドーパントとしてのＡｓ又はＰイオン
と共に、１×１０１５ｃｍ−２程度の吸収量の下で実行
される。トレースＮ型ドーパントインプランテーション
手順は、１×１０１３ｃｍ− ２程度の吸収量の下で実行
される。ゲート絶縁層は、ＰＥＣＶＤ法により形成さ
れ、また、一般的にシリコン酸化物で形成され、一般的
に１００ｎｍ程度の厚さを有する。
【００３７】さらに、本発明に係る遮光構造は、バック
ライト光源からの照明光を遮るために用いられるだけで
なく、ブラックマトリックスとしても用いられる。その
ため、ブラックマトリックスを設けるための特別な生成
ステップや位置決めステップは不要である。
ライト光源からの照明光を遮るために用いられるだけで
なく、ブラックマトリックスとしても用いられる。その
ため、ブラックマトリックスを設けるための特別な生成
ステップや位置決めステップは不要である。
【００３８】本発明は、現在最も現実的で好ましい実施
の形態に置き換えて記載したけれども、この発明は開示
された実施の形態に限定する必要はないと理解されるべ
きである。それどころか、全ての変形や類似の構成を包
含するように最も広い解釈を与える請求項の精神及び範
囲に含まれる様々な変形及び類似の配置をカバーするよ
うに意図されている。
の形態に置き換えて記載したけれども、この発明は開示
された実施の形態に限定する必要はないと理解されるべ
きである。それどころか、全ての変形や類似の構成を包
含するように最も広い解釈を与える請求項の精神及び範
囲に含まれる様々な変形及び類似の配置をカバーするよ
うに意図されている。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
チャンネル層に悪影響を及ぼすバックライト光源からの
照明光を遮るために、光の進行方向のバッファ層よりも
上流側に位置する又はバッファ層構造の中に一体化され
た遮光構造を提供することができる。それゆえ、チャン
ネル領域における光電流の発生を効果的に抑制すること
ができ、漏電電流の問題を回避することができる。さら
に、背面露光技術を応用したので、マスキングの回数を
増加させることなく、低温多結晶シリコン（ＬＴＰＳ）
ＴＦＴ構造を製造することができる。
チャンネル層に悪影響を及ぼすバックライト光源からの
照明光を遮るために、光の進行方向のバッファ層よりも
上流側に位置する又はバッファ層構造の中に一体化され
た遮光構造を提供することができる。それゆえ、チャン
ネル領域における光電流の発生を効果的に抑制すること
ができ、漏電電流の問題を回避することができる。さら
に、背面露光技術を応用したので、マスキングの回数を
増加させることなく、低温多結晶シリコン（ＬＴＰＳ）
ＴＦＴ構造を製造することができる。
【図１】 従来の薄膜トランジスタ液晶表示素子（ＴＦ
Ｔ−ＬＣＤ）の１つの画素の回路図である。
Ｔ−ＬＣＤ）の１つの画素の回路図である。
【図２】 ＴＦＴ−ＬＣＤの低温ポリシリコン薄膜トラ
ンジスタ（ＬＴＰＳ−ＴＦＴ）を製造するための従来の
方法の工程（ａ）〜（ｃ）を描いた断面図である。
ンジスタ（ＬＴＰＳ−ＴＦＴ）を製造するための従来の
方法の工程（ａ）〜（ｃ）を描いた断面図である。
【図３】 本発明に係るＴＦＴ−ＬＣＤパネルの製造方
法の好適な一実施の形態における工程（ａ）〜（ｃ）を
描いた断面図である。
法の好適な一実施の形態における工程（ａ）〜（ｃ）を
描いた断面図である。
【図４】 上記一実施の形態における方法の工程の続き
（ｄ）及び（ｅ）を描いた断面図である。
（ｄ）及び（ｅ）を描いた断面図である。
【図５】 上記一実施の形態における方法の工程の続き
（ｆ）及び（ｇ）を描いた断面図である。
（ｆ）及び（ｇ）を描いた断面図である。
【図６】 本発明に係るＴＦＴ−ＬＣＤパネルの製造方
法の好適な別の実施の形態における工程（Ａ）及び
（Ｂ）を描いた断面図である。
法の好適な別の実施の形態における工程（Ａ）及び
（Ｂ）を描いた断面図である。
【図７】 上記一実施の形態における別の方法の工程の
続き（Ｃ）及び（Ｄ）を描いた断面図である。
続き（Ｃ）及び（Ｄ）を描いた断面図である。
【図８】 上記一実施の形態における別の方法の工程の
続き（Ｅ）及び（Ｆ）を描いた断面図である。
続き（Ｅ）及び（Ｆ）を描いた断面図である。
３０ 遮光層
３１ アモルファスシリコン層
３００、４００ 透光性基板
３０１、４０１ 遮光構造
３０２、４０２１、４０２２ バッファ層
３０４、４０４ ポリシリコン層
３０５、４０５ フォトレジストマスク構造
３０６、４０６ ソース／ドレイン領域
３０７、４０７ ゲート絶縁層
３０８、４０８ ゲート導電構造
３０９、４０９ 軽くドープされたドレイン領域
３１０、４１０ 誘電体層
３１１、４１１ ソース／ドレイン結線構造
３１２、４１２ チャンネル領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 石 安
台湾 516 チャングホア プゥイエン
シャング ファンチン ロード Ｎｏ．98
−１
Ｆターム(参考） 2H091 FA34Y FB02 FB08 FC02
FC10 FC26 FD02 GA13 LA03
2H092 JA25 JA38 JB51 JB52 JB56
KA04 KB25 MA05 MA06 MA15
MA16 MA30 MA42 NA22 PA09
5F110 AA06 AA16 AA21 BB01 CC02
DD02 DD13 DD14 DD17 EE02
EE03 EE04 EE06 FF02 FF30
GG02 GG13 GG25 HJ01 HJ04
HJ13 HM15 NN46 NN49 NN54
NN72 PP03 PP05 PP35 QQ11
QQ12
Claims (11)
- 【請求項１】 透光性基板と、 前記透光性基板の上に形成されたバッファ層と、 前記バッファ層の上に形成され、チャンネル領域を含む
トップゲートＴＦＴ構造と、 バックライト光源と前記トップゲートＴＦＴ構造との間
に形成され、前記バックライト光源による照明光から前
記チャンネル領域を保護するために、実質的に前記チャ
ンネル領域と位置合わせされた遮光構造を備えた薄膜ト
ランジスタ（ＴＦＴ）平面ディスプレイパネル構造。 - 【請求項２】 前記遮光構造は、前記バックライト光源
と前記バッファ層の間に形成されているか又は前記バッ
ファ層の中に形成されていることを特徴とする請求項１
に記載の構造。 - 【請求項３】 前記遮光構造は、クロム（Ｃｒ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）及び有機材料から
なるグループから選択されたいずれかの材料で形成され
ていることを特徴とする請求項１又は請求項２に記載の
構造。 - 【請求項４】 前記トップゲートＴＦＴ構造は、 前記バッファ層の上に形成され、その中に前記チャンネ
ル領域及びソース／ドレイン領域が形成された半導体層
と、 前記半導体層の上に形成されたゲート絶縁構造と、 前記チャンネル領域よりも上の前記ゲート絶縁構造上に
形成されたゲート導電構造と、 前記ゲート導電構造及び前記ゲート絶縁構造の上に形成
された誘電体層と、 前記誘電体層の上に形成され、前記半導体層中の前記ソ
ース／ドレイン領域に接触するために、前記ゲート絶縁
構造及び前記誘電体層を貫通する導電線構造を含むこと
を特徴とする請求項１に記載の構造。 - 【請求項５】 前記ソース／ドレイン領域の次に配置さ
れ、その間に前記チャンネル領域を挟む、軽くドープさ
れたドレイン領域を更に備えたことを特徴とする請求項
４に記載の構造。 - 【請求項６】 前記遮光構造によるブラックマトリック
スを更に備えたことを特徴とする請求項１に記載の構
造。 - 【請求項７】 透光性基板を用意する工程と、 前記透光性基板上に遮光構造を形成する工程と、 第１のバッファ層及びトップゲートＴＦＴ構造を、前記
トップゲートＴＦＴ構造のチャンネル領域が前記遮光構
造に対して実質的に位置合わせされるように、結果的に
生じた基板上に順に形成する工程を備えた薄膜トランジ
スタ（ＴＦＴ）平面ディスプレイパネル構造の製造方
法。 - 【請求項８】 前記遮光構造は、前記透光性基板上の遮
光層をスパッタリングすることによって形成され、フォ
トリトグラフ処理により、前記遮光層を位置決め及びエ
ッチングすることを特徴とする請求項７に記載の方法。 - 【請求項９】 前記遮光構造を前記第１のバッファ層と
第２のバッファ層の間に配置するように、前記遮光構造
の形成に先立って、前記透光性基板上に第２のバッファ
層を形成する工程を更に備えたことを特徴とする請求項
８に記載の方法。 - 【請求項１０】 前記トップゲートＴＦＴ構造は、 前記透光性基板の第１の側の第１のバッファ層上に半導
体層及びフォトレジストを順に形成する工程と、 前記フォトレジストの露光された部分と露光されていな
い部分を位置決めするために、マスクとしての遮光構造
を有する前記透光性基板の第１の側とは反対側の第２の
側から露光光源により露光し、前記フォトレジストの露
光された部分を除去する工程と、 ソース／ドレイン領域を形成するために、前記フォトレ
ジストの露光されていない部分をマスクとして使用し
て、前記半導体層上に濃密にドーピングするイオンイン
プランテーション手順を続行する工程と、 前記半導体層上にゲート絶縁層及び第１の導電層を順に
形成し、前記トップゲートＴＦＴ構造のゲート導電構造
を構成するために、前記第１の導電層上に第１のマスキ
ング及びフォトリトグラフ処理を施す工程と、 前記ゲート導電構造が形成された前記ゲート絶縁層の上
に誘電体層を形成し、コンタクトホールを形成するため
に、前記ゲート絶縁層及び前記誘電体層上に第２のマス
キング及びフォトリトグラフ処理を施す工程と、 前記コンタクトホールを通って前記ソース／ドレイン領
域と接続するように前記誘電体層上に第２の導電層を形
成し、ソース／ドレイン結線構造を形成するために、前
記第２の導電層上に第３のマスキング及びフォトリトグ
ラフ処理を施す工程とによって作成されることを特徴と
する請求項７に記載の方法。 - 【請求項１１】 前記トップゲートＴＦＴ構造は、マス
クとして前記ゲート導電層を用い、前記半導体層上に軽
くドープするイオンインプランテーション手順を施すこ
とにより形成された軽くドープされたドレイン領域を更
に備えたことを特徴とする請求項１０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091111422A TW554538B (en) | 2002-05-29 | 2002-05-29 | TFT planar display panel structure and process for producing same |
| TW91111422 | 2002-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347556A true JP2003347556A (ja) | 2003-12-05 |
Family
ID=29729931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024064A Pending JP2003347556A (ja) | 2002-05-29 | 2003-01-31 | 薄膜トランジスタ平面ディスプレイパネル及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6888161B2 (ja) |
| JP (1) | JP2003347556A (ja) |
| TW (1) | TW554538B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101029395B1 (ko) * | 2004-04-29 | 2011-04-15 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050260804A1 (en) * | 2004-05-24 | 2005-11-24 | Tae-Wook Kang | Semiconductor device and method of fabricating the same |
| KR100645718B1 (ko) * | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| US7495258B2 (en) * | 2006-05-17 | 2009-02-24 | Tpo Displays Corp. | N-channel TFT and OLED display apparatus and electronic device using the same |
| US7592628B2 (en) * | 2006-07-21 | 2009-09-22 | Tpo Displays Corp. | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
| US8686951B2 (en) | 2009-03-18 | 2014-04-01 | HJ Laboratories, LLC | Providing an elevated and texturized display in an electronic device |
| KR100984256B1 (ko) * | 2009-08-17 | 2010-09-30 | (주) 파루 | 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법 |
| US20110199342A1 (en) | 2010-02-16 | 2011-08-18 | Harry Vartanian | Apparatus and method for providing elevated, indented or texturized sensations to an object near a display device or input detection using ultrasound |
| KR101949225B1 (ko) | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
| CN104536192A (zh) * | 2014-12-31 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种液晶面板基板及其制造方法 |
| TW201721623A (zh) * | 2015-12-03 | 2017-06-16 | 群創光電股份有限公司 | 具有混合電晶體的主動矩陣有機發光二極體之驅動電路 |
| US9911762B2 (en) | 2015-12-03 | 2018-03-06 | Innolux Corporation | Display device |
| KR102402599B1 (ko) * | 2015-12-16 | 2022-05-26 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 그 제조 방법 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
| CN105742240B (zh) * | 2016-04-05 | 2019-09-13 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
| CN106371253A (zh) * | 2016-08-26 | 2017-02-01 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及制造方法 |
| CN107046003B (zh) * | 2017-06-02 | 2019-05-03 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板及其制作方法 |
| US11121263B2 (en) * | 2019-08-27 | 2021-09-14 | Apple Inc. | Hydrogen trap layer for display device and the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1161646C (zh) | 1994-06-02 | 2004-08-11 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| JP3082679B2 (ja) | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| US6307233B1 (en) | 1998-07-31 | 2001-10-23 | Texas Instruments Incorporated | Electrically isolated double gated transistor |
| US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
-
2002
- 2002-05-29 TW TW091111422A patent/TW554538B/zh not_active IP Right Cessation
- 2002-12-17 US US10/321,306 patent/US6888161B2/en not_active Expired - Lifetime
-
2003
- 2003-01-31 JP JP2003024064A patent/JP2003347556A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101029395B1 (ko) * | 2004-04-29 | 2011-04-15 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030230748A1 (en) | 2003-12-18 |
| TW554538B (en) | 2003-09-21 |
| US6888161B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727824B2 (en) | Liquid crystal display device and fabricating method thereof | |
| TWI383504B (zh) | 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法 | |
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US6888161B2 (en) | Structure of TFT planar display panel | |
| US6380009B1 (en) | Method of manufacturing thin film transistors | |
| US20160276376A1 (en) | Array substrate, method for fabricating the same, and display device | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| JP5111758B2 (ja) | 薄膜トランジスタ | |
| US9006059B2 (en) | CMOS transistor and method for fabricating the same | |
| WO2011065059A1 (ja) | 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US7704890B2 (en) | Method for fabricating thin film transistor and pixel structure | |
| US7123314B2 (en) | Thin-film transistor with set trap level densities, and method of manufactures | |
| JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2002141509A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| US7163868B2 (en) | Method for forming a lightly doped drain in a thin film transistor | |
| US20080105871A1 (en) | Thin film transistor array substrate having lightly doped amorphous silicon layer and method for fabricating same | |
| JP3215287B2 (ja) | 薄膜トランジスタ、その製造方法および液晶表示装置 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JP2001296551A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |